JP5381175B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5381175B2
JP5381175B2 JP2009053080A JP2009053080A JP5381175B2 JP 5381175 B2 JP5381175 B2 JP 5381175B2 JP 2009053080 A JP2009053080 A JP 2009053080A JP 2009053080 A JP2009053080 A JP 2009053080A JP 5381175 B2 JP5381175 B2 JP 5381175B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
bonded
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009053080A
Other languages
English (en)
Other versions
JP2010206132A (ja
Inventor
充 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009053080A priority Critical patent/JP5381175B2/ja
Publication of JP2010206132A publication Critical patent/JP2010206132A/ja
Application granted granted Critical
Publication of JP5381175B2 publication Critical patent/JP5381175B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年のCPU(Central Processing Unit)やGPU(Graphics Processing Unit)に代表される半導体素子の高速化及び高機能化に伴い、半導体素子からの発熱量が増大している。そして、半導体素子の性能維持のために半導体パッケージにおける放熱設計の重要性が増してきている。そこで、半導体パッケージの組立工程又はシステム組立工程において、半導体素子に放熱部材を装着することで、放熱性を高める手法が採られている(例えば、特許文献1を参照)。
図12は従来の半導体装置の構成を示す側断面図である。図示した半導体装置51は、大きくは、基板52と、半導体素子53と、放熱部材54とを備えた構成となっている。基板52は、両面プリント配線基板を用いて構成されている。半導体素子53は、例えばシリコンチップからなる半導体チップによって構成されている。半導体素子53の第1面には、図示しない半導体集積回路とともに、複数の接続端子55が設けられている。各々の接続端子55は、これを形成する導電材料として、例えばハンダ材料からなるハンダボールによって形成されている。半導体素子53は、回路形成面となる第1面(活性面)を下向きにした、いわゆるフェースダウン構造で、基板52の上面にフリップチップ方式で実装されている。
基板52の上面には、半導体素子53の実装位置や接続端子55の配置に合わせて複数の電極部(不図示)が設けられている。また、基板52の下面には、複数の外部接続端子56が設けられている。半導体素子53の接続端子55は、基板52上の電極部に電気的かつ機械的に接続されている。基板52と半導体素子53との間(隙間部分)には封止樹脂57が充填されている。放熱部材54は、金属板によって構成されている。放熱部材54は、熱硬化性樹脂からなる接着層58を介して半導体素子53の第2面に接着されている。
上記構成からなる半導体装置51を製造する場合は、まず、基板52に半導体素子53を実装し、その後、半導体素子53に放熱部材54を接着している。
特開2007−134472号公報
しかしながら、半導体素子53に放熱部材54を接着する前の工程では、エポキシ樹脂等の熱硬化性樹脂からなる封止樹脂57を加熱により硬化させるときに、半導体素子53に反りが生じた状態になる。半導体素子53の反りは、半導体素子53と基板52との熱膨張係数差や、半導体素子53と封止樹脂57との熱膨張係数差などにより発生する。基板52を有機系材料で構成した場合は、半導体素子53の第2面(上面)が凸面状となるような反りが生じやすくなる。
上述のように半導体素子53に反りが生じた状態で放熱部材54を接着すると、両者の間に介在する接着層58の厚みが部分的に異なるものとなる。具体的には、半導体素子53の中央部では接着層58の厚みが相対的に薄くなり、半導体素子53の端部(外周部)では接着層58の厚みが相対的に厚くなる。半導体素子53から放熱部材54への熱伝達率は、接着層58の厚みが増すほど低下する。このため、接着層58が厚くなる半導体素子53の端部側では熱伝導性が悪化し、このことが半導体装置51としての放熱性を阻害する1つの要因になっている。
本発明は、基板に実装された半導体素子に放熱部材を接着することにより、半導体素子で発生した熱を放熱部材に伝えて放熱する半導体装置において、半導体素子の反りに伴う接着層の厚みのバラツキを低減することができる技術を提供することを目的とする。
本発明に係る半導体装置は、基板と、前記基板に第1面を対向させた状態で実装された半導体素子と、前記半導体素子の第2面に接着層を介して接着された放熱部材とを備え、前記放熱部材は、前記半導体素子の第2面が接着される被接着面を有し、かつ当該被接着面が前記半導体素子の反りに合わせて湾曲した状態で形成された構成となっている。
本発明に係る半導体装置においては、基板に実装された半導体素子の反りに合わせて放熱部材の被接着面を湾曲状態で形成し、この被接着面に接着層を介して半導体素子の第2面を接着することにより、接着層の厚みが均一化される。
本発明によれば、基板に実装される半導体素子に反りが生じていても、半導体素子と放熱部材との間に均一な厚みで接着層を形成することができる。このため、接着層の厚みのバラツキに伴う熱伝導性の悪化を防止して、半導体装置の放熱性を向上させることができる。
本発明の第1の実施の形態に係る半導体装置の構成を示す側断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図(その1)である。 本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図(その2)である。 半導体素子の反りの状態例を示す図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図(その3)である。 半導体素子の反りの状態例を示す図である。 本発明の第2の実施の形態に係る半導体装置の構成を示す側断面図である。 本発明の第2の実施の形態に係る半導体装置に用いられる放熱部材の構造を説明する図である。 半導体素子の反りの状態例を示す図である。 本発明の第1変形例を説明する側断面図である。 本発明の第2変形例を説明する側断面図である。 従来の半導体装置の構成を示す側断面図である。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
本発明の実施の形態については、以下の順序で説明する。
1.第1の実施の形態
2.第2の実施の形態
3.変形例
<1.第1の実施の形態>
[半導体装置の構成]
図1は本発明の第1の実施の形態に係る半導体装置の構成を示す側断面図である。図示した半導体装置1は、大きくは、基板2と、半導体素子3と、放熱部材4とを備えた構成となっている。基板2は、例えばガラスエポキシなどの有機系材料を基材とした両面プリント配線基板を用いて構成されている。半導体素子3は、例えば平面視四角形のシリコンチップからなる半導体チップによって構成されている。半導体素子3の第1面(下面)には、図示しない半導体集積回路とともに、複数の接続端子5が設けられている。各々の接続端子5は、半導体素子3の第1面から突出する状態でボール状に形成されている。各々の接続端子5は、これを形成する導電材料として、例えばハンダ材料からなるハンダボールによって形成されている。ただし、これに限らず、例えば、ハンダ材料や他の導電材料からなる金属のバンプで接続端子5を突状に形成したものでもよい。また、接続端子5の形状は、ボール状に限らず、柱状であってもよい。半導体素子3は、回路形成面となる第1面(活性面)を下向きにした、いわゆるフェースダウン構造で、基板2の上面にフリップチップ方式で実装されている。
基板2の上面には、半導体素子3の実装位置や接続端子5の配置に合わせて複数の電極部(不図示)が設けられている。また、基板2の下面には、複数の外部接続端子6が設けられている。半導体素子3の接続端子5は、基板2上の電極部に電気的かつ機械的に接続されている。基板2と半導体素子3との間(隙間部分)には、複数の接続端子5の接続部分を覆うように封止樹脂7が充填されている。封止樹脂7は、アンダーフィル材と呼ばれるものである。封止樹脂7は、接続端子5の接続部分の応力緩和や補強などのために形成されるものである。放熱部材4は、例えばアルミニウム、銅等の金属板によって構成されている。放熱部材4は、接着層8を介して半導体素子3の第2面(上面)に接着されている。接着層8は、例えばシリコーン樹脂、エポキシ樹脂などの熱硬化性の有機系接着剤を用いて形成されている。なお、放熱部材4は、半導体素子3だけでなく、半導体装置1全体の剛性を高めるため、その一部(例えば、外周部)を基板2と接着してもよい。
放熱部材4は、全体的に平板状に形成されている。放熱部材4の下面の中央部には段付き構造で突出部9が形成されている。突出部9は、平板状をなす放熱部材4の一部(下面の中央部)を厚み方向に突出させた状態で形成されている。放熱部材4の厚み方向から見たときの突出部9の外形は、半導体素子3の外形に合わせて四角形に形成されている。また、突出部9の外形寸法は、半導体素子3の外形寸法とほぼ同じ寸法に設定されている。突出部9の表面(半導体素子3と対向する面)は被接着面10となっており、当該被接着面10に接着層8を介して半導体素子3の第2面(裏面)が接着されている。
ここで、基板2に実装された半導体素子3は断面弧状に反っている。具体的には、半導体素子3の第2面が凸面状となるような反りが半導体素子3に生じている。半導体素子3の反りは、半導体素子3と基板2との熱膨張係数差や、半導体素子3と封止樹脂7との熱膨張係数差などにより発生するものである。これに対して、放熱部材4の被接着面10は、半導体素子3の反りに合わせて湾曲した状態で形成されている。即ち、放熱部材4の被接着面10は、半導体素子3の第2面と平行に配置されるように、当該半導体素子3の第2面の凸面形状に合わせて凹面状に湾曲した状態で形成されている。
[半導体装置の製造方法]
(第1の工程)
第1の工程では、まず、図2(A)に示すように、基板2の上面に複数の接続端子5を介して半導体素子3をフリップチップ方式で実装する。次に、図2(B)に示すように、基板2と半導体素子3との間に液状の封止樹脂(熱硬化性樹脂)7を注入する。その後、封止樹脂7を加熱処理で硬化させる。このとき、半導体素子3と基板2との熱膨張係数差や、半導体素子3と封止樹脂7との熱膨張係数差などにより、図2(C)に示すように、半導体素子3に反りが生じる。特に、基板2をガラスエポキシなどで構成し、半導体素子3をシリコンなどで構成した場合は、封止樹脂7を硬化させるときに、基板2や封止樹脂7の熱収縮量が半導体素子3の熱収縮量よりも多くなる。このため、半導体素子3の第2面が凸面状となるような反りが生じる。
(第2の工程)
第2の工程では、図3に示すように、半導体素子3の第2面が接着される被接着面10を有する放熱部材4を作製する。この場合、放熱部材4の一部(下面の中央部)を厚み方向に突出させて突出部9とし、この突出部9に被接着面10を形成することにより、被接着面10の加工が容易になる。被接着面10は、上述した半導体素子3の反り(第2面の凸面形状)に合わせて凹面状に湾曲するように形成する。具体的な加工方法としては、例えば、プレス加工、圧延加工、絞り加工、切削加工などを用いることができる。こうした加工方法は、金属板を加工するにあたって、特殊な方法ではなく、一般的な方法である。このため、特に製造コストをアップさせることなく、所望の形状の放熱部材4を得ることができる。また、例えばプレス加工、絞り加工などでは、加工用の金型に被接着面10の面形状に合わせた湾曲を形成しておき、この金型を用いて金属板を加工することにより、被接着面10を有する放熱部材4を容易に得ることができる。
ここで、上記第1の工程で半導体素子3に生じる反りの状態は、半導体装置1の構成(全体の構造、各部の形成材料、半導体素子のサイズなど)によって変わる。また、1mm角程度の半導体素子3に生じる反りの量は、一般的に5〜100μm程度である。ただし、同一の構成の半導体装置1であれば、反りの形状が近似したものとなり、反りの量も±5μm程度の範囲に収まる。このため、放熱部材4の被接着面10をどのような形状で湾曲させるかに関しては、基板2に半導体素子3を実装したときに生じる半導体素子3の反りの状態(反りの量、形状など)をシミュレーションや実験で予め求め、その結果に基づいて半導体装置1ごとに決定すればよい。例えば、半導体素子3の反りの状態をシミュレーション又は実験的に求めたところ、図4に示すような結果が得られた場合は、半導体素子3の中央部から端部にかけての反りの形状と量に合わせて被接着面10の湾曲状態を決定すればよい。この場合、半導体素子3の反り量は、半導体素子3の第2面の端部を基準にして、そこからの第2面の中央部の突出量をもって規定されるものとなる。
また、放熱部材4をアルミニウム、銅などの金属板を用いて形成する場合は、金属板の表面に酸化等の劣化を防ぐための表面処理(例えば、ニッケル等の電気めっき処理)を行なってもよい。この表面処理に際しては、放熱部材4の一部にこれと一体に突出部9を形成し、当該突出部9に被接着面10を凹面状に湾曲した状態で形成しているため、表面処理後も被接着面10の湾曲形状がそのまま維持される。したがって、金属板の加工後に表面処理を行なっても何ら問題はない。また、第1の工程と第2の工程は、どちらを先に行なってもよいし、両方を並行して行なってもよい。
(第3の工程)
第3の工程では、図5に示すように、上記第1の工程で基板2に実装された半導体素子3の第2面に接着層8を介して放熱部材4を接着する。接着層8は、予め接着剤を塗布することにより、図例のように半導体素子3の第2面に形成しておいてもよいし、図示はしないが、放熱部材4の被接着面10に形成しておいてもよいし、その両方に形成しておいてもよい。また、熱硬化性樹脂を接着剤に用いて接着層8を形成した場合は、半導体素子3に放熱部材4を圧着した後で樹脂を硬化させる。
(第4の工程)
第4の工程では、上記図1に示すように、基板2の下面に複数の外部接続端子6を形成する。各々の外部接続端子6は、例えば、基板2の下面に設けられた電極部(不図示)にフラックスを塗布してハンダボールを搭載するか、適量のハンダ材料を印刷法等により供給した状態で、リフローすることにより、突状に形成される。以上の製造工程を経て、上記図1に示す構成の半導体装置1が得られる。
本発明の第1の実施の形態に係る半導体装置1においては、基板2に実装された半導体素子3の反りに合わせて放熱部材4の突出部9に被接着面10を湾曲状態で形成し、この被接着面10に接着層8を介して半導体素子3の第2面を接着した構成を採用している。このため、半導体素子3の第2面と放熱部材4の被接着面10が互いに平行に配置され、その間に介在する接着層8の厚みが均一になる。したがって、半導体素子3の第2面に放熱部材4を平面で接着する場合に比較して、接着層8の厚みを均一化することができる。また、半導体素子3の中央部と端部で接着層8の厚みを均一にすることができる。その結果、接着層8の厚みのバラツキに伴う熱伝導性の悪化を防止して、半導体装置1の放熱性を向上させることが可能となる。
なお、上記第1の工程で半導体素子3に生じる反りの状態は、前述したとおり半導体装置1の構成によって変わる。このため、半導体素子3の反りの状態をシミュレーション又は実験的に求めたときに、例えば図6に示すような結果が得られた場合は、それに合わせて被接着面10の湾曲状態を決定することになる。この場合、半導体素子3の反り量は、半導体素子3の第2面の端部を基準にして、そこからの第2面の中央部の凹み量をもって規定されるものとなる。また、半導体装置1の構成によっては、半導体素子3の反りの状態をシミュレーション又は実験的に求めたときに、半導体素子3の第2面が凸面状ではなく凹面状となるような反りが生じる場合もあり得る。具体的には、例えば基板2をセラミック基板で構成した場合に、半導体素子3の第2面が凹面状になるような反りが発生する場合があり得る。そのような場合に適用される本発明の実施の形態を次に説明する。
<2.第2の実施の形態>
図7は本発明の第2の実施の形態に係る半導体装置の構成を示す側断面図である。図示した半導体装置1において、放熱部材4は、全体的に平板状に形成され、その一部(下面の中央部)が厚み方向に突出する突出部9となっている。放熱部材4の厚み方向から見たときの突出部9の外形は、半導体素子3の外形に合わせて四角形に形成されている。また、突出部9の外形寸法は、半導体素子3の外形寸法とほぼ同じ寸法に設定されている。突出部9の表面(半導体素子3と対向する面)は被接着面10となっており、当該被接着面10に接着層8を介して半導体素子3の第2面が接着されている。
また、基板2に実装された半導体素子3は断面弧状に反っている。具体的には、半導体素子3の第2面が凹面状となるような反りが半導体素子3に生じている。これに対して、放熱部材4の被接着面10は、半導体素子3の反りに合わせて湾曲した状態で形成されている。即ち、放熱部材4の被接着面10は、半導体素子3の第2面と平行に配置されるように、当該半導体素子3の第2面の凹面形状に合わせて凸面状に湾曲した状態で形成されている。
本発明の第2の実施の形態に係る半導体装置1は、上述した第2の工程で放熱部材4を作製するときに、放熱部材4の被接着面10を図8に示すように凸面状に形成することことにより得られる。その場合も、基板2に半導体素子3を実装したときに生じる半導体素子3の反りの状態(反りの量、形状など)をシミュレーションや実験で予め求め、その結果に基づいて半導体装置1ごとに決定すればよい。例えば、半導体素子3の反りの状態をシミュレーション又は実験的に求めたところ、図9に示すような結果が得られた場合は、半導体素子3の中央部から端部にかけての反りの形状と量に合わせて被接着面10の湾曲状態を決定すればよい。
本発明の第2の実施の形態に係る半導体装置1においては、上記第1の実施の形態と同様に、基板2に実装された半導体素子3の反りに合わせて放熱部材4の突出部9に被接着面10を湾曲状態で形成し、この被接着面10に接着層8を介して半導体素子3の第2面を接着した構成を採用している。このため、半導体素子3と放熱部材4との間に介在する接着層8の厚みを均一化することができる。したがって、接着層8の厚みのバラツキに伴う熱伝導性の悪化を防止して、半導体装置1の放熱性を向上させることが可能となる。
<3.変形例>
[第1変形例]
第1変形例に係る半導体装置1においては、図10に示すように、半導体素子3の第2面に接着層8を介して接着される放熱部材4を放熱フィンで構成している。そして、放熱部材4の下面(フィン構造と反対側の面)の中央部に突出部9を有し、この突出部9に被接着面10を湾曲状態で形成している。
[第2変形例]
第2変形例に係る半導体装置1においては、図11に示すように、半導体素子3の第2面に接着層8を介して接着される放熱部材4を金属板(ヒートスプレッダ)で構成し、その上に放熱フィン11を搭載している。そして、放熱部材4の下面(フィン搭載面と反対側の面)の中央部に突出部9を有し、この突出部9に被接着面10を湾曲状態で形成している。
1…半導体装置、2…基板、3…半導体素子、4…放熱部材、8…接着層、9…突出部、10…被接着面

Claims (3)

  1. 基板と、
    前記基板に第1面を対向させた状態で実装された半導体素子と、
    前記半導体素子の第2面に接着層を介して接着された放熱部材とを備え、
    前記放熱部材は、前記半導体素子の第2面が接着される被接着面を有し、かつ当該被接着面が前記半導体素子の反りに合わせて凸面状に湾曲した状態で形成されている
    導体装置。
  2. 前記放熱部材は、全体的に平板状に形成されるとともに、当該平板状の一部を厚み方向
    に突出させた突出部を有し、当該突出部に前記被接着面が形成されている
    請求項1に記載の半導体装置。
  3. 基板に第1面を対向させた状態で半導体素子を実装する第1の工程と、
    前記半導体素子の第2面が接着される被接着面を有する放熱部材を作製する第2の工程と、
    前記基板に実装された前記半導体素子の第2面に接着層を介して前記放熱部材を接着する第3の工程とを有し、
    前記第2の工程では、前記第1の工程で前記基板に前記半導体素子を実装した場合に当該半導体素子に生じる反りに合わせて、前記放熱部材の被接着面を凸面状に湾曲した状態で形成する
    導体装置の製造方法。
JP2009053080A 2009-03-06 2009-03-06 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5381175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009053080A JP5381175B2 (ja) 2009-03-06 2009-03-06 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053080A JP5381175B2 (ja) 2009-03-06 2009-03-06 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010206132A JP2010206132A (ja) 2010-09-16
JP5381175B2 true JP5381175B2 (ja) 2014-01-08

Family

ID=42967295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053080A Expired - Fee Related JP5381175B2 (ja) 2009-03-06 2009-03-06 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5381175B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682951B2 (ja) * 2010-11-08 2015-03-11 Necプラットフォームズ株式会社 半導体パッケージの冷却装置
CN103339723B (zh) * 2011-02-08 2016-03-09 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
KR102455398B1 (ko) * 2015-11-24 2022-10-17 에스케이하이닉스 주식회사 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138671B2 (ja) * 1997-11-25 2001-02-26 三菱電機株式会社 ヒートシンク付き半導体装置
JP2003188320A (ja) * 2001-12-17 2003-07-04 Matsushita Electric Ind Co Ltd 電子部品用ヒートシンクおよびその製造方法
US7319591B2 (en) * 2005-05-26 2008-01-15 International Business Machines Corporation Optimized thermally conductive plate and attachment method for enhanced thermal performance and reliability of flip chip organic packages
JP2010135459A (ja) * 2008-12-03 2010-06-17 Nikon Corp 半導体パッケージおよび放熱器

Also Published As

Publication number Publication date
JP2010206132A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
US9087924B2 (en) Semiconductor device with resin mold
US6650006B2 (en) Semiconductor package with stacked chips
JP5387685B2 (ja) 半導体装置の製造方法
US20060249852A1 (en) Flip-chip semiconductor device
KR20170106260A (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
JP5980566B2 (ja) 半導体装置及びその製造方法
US8811031B2 (en) Multichip module and method for manufacturing the same
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP6048238B2 (ja) 電子装置
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5621712B2 (ja) 半導体チップ
JP2006093679A (ja) 半導体パッケージ
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP2011249398A (ja) 回路装置
JP2015056540A (ja) 半導体装置及びその製造方法
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011061055A (ja) 半導体装置の製造方法
JP2010010568A (ja) 回路装置
JP2017168486A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

LAPS Cancellation because of no payment of annual fees