JP5381175B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5381175B2 JP5381175B2 JP2009053080A JP2009053080A JP5381175B2 JP 5381175 B2 JP5381175 B2 JP 5381175B2 JP 2009053080 A JP2009053080 A JP 2009053080A JP 2009053080 A JP2009053080 A JP 2009053080A JP 5381175 B2 JP5381175 B2 JP 5381175B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- bonded
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
1.第1の実施の形態
2.第2の実施の形態
3.変形例
[半導体装置の構成]
図1は本発明の第1の実施の形態に係る半導体装置の構成を示す側断面図である。図示した半導体装置1は、大きくは、基板2と、半導体素子3と、放熱部材4とを備えた構成となっている。基板2は、例えばガラスエポキシなどの有機系材料を基材とした両面プリント配線基板を用いて構成されている。半導体素子3は、例えば平面視四角形のシリコンチップからなる半導体チップによって構成されている。半導体素子3の第1面(下面)には、図示しない半導体集積回路とともに、複数の接続端子5が設けられている。各々の接続端子5は、半導体素子3の第1面から突出する状態でボール状に形成されている。各々の接続端子5は、これを形成する導電材料として、例えばハンダ材料からなるハンダボールによって形成されている。ただし、これに限らず、例えば、ハンダ材料や他の導電材料からなる金属のバンプで接続端子5を突状に形成したものでもよい。また、接続端子5の形状は、ボール状に限らず、柱状であってもよい。半導体素子3は、回路形成面となる第1面(活性面)を下向きにした、いわゆるフェースダウン構造で、基板2の上面にフリップチップ方式で実装されている。
(第1の工程)
第1の工程では、まず、図2(A)に示すように、基板2の上面に複数の接続端子5を介して半導体素子3をフリップチップ方式で実装する。次に、図2(B)に示すように、基板2と半導体素子3との間に液状の封止樹脂(熱硬化性樹脂)7を注入する。その後、封止樹脂7を加熱処理で硬化させる。このとき、半導体素子3と基板2との熱膨張係数差や、半導体素子3と封止樹脂7との熱膨張係数差などにより、図2(C)に示すように、半導体素子3に反りが生じる。特に、基板2をガラスエポキシなどで構成し、半導体素子3をシリコンなどで構成した場合は、封止樹脂7を硬化させるときに、基板2や封止樹脂7の熱収縮量が半導体素子3の熱収縮量よりも多くなる。このため、半導体素子3の第2面が凸面状となるような反りが生じる。
第2の工程では、図3に示すように、半導体素子3の第2面が接着される被接着面10を有する放熱部材4を作製する。この場合、放熱部材4の一部(下面の中央部)を厚み方向に突出させて突出部9とし、この突出部9に被接着面10を形成することにより、被接着面10の加工が容易になる。被接着面10は、上述した半導体素子3の反り(第2面の凸面形状)に合わせて凹面状に湾曲するように形成する。具体的な加工方法としては、例えば、プレス加工、圧延加工、絞り加工、切削加工などを用いることができる。こうした加工方法は、金属板を加工するにあたって、特殊な方法ではなく、一般的な方法である。このため、特に製造コストをアップさせることなく、所望の形状の放熱部材4を得ることができる。また、例えばプレス加工、絞り加工などでは、加工用の金型に被接着面10の面形状に合わせた湾曲を形成しておき、この金型を用いて金属板を加工することにより、被接着面10を有する放熱部材4を容易に得ることができる。
第3の工程では、図5に示すように、上記第1の工程で基板2に実装された半導体素子3の第2面に接着層8を介して放熱部材4を接着する。接着層8は、予め接着剤を塗布することにより、図例のように半導体素子3の第2面に形成しておいてもよいし、図示はしないが、放熱部材4の被接着面10に形成しておいてもよいし、その両方に形成しておいてもよい。また、熱硬化性樹脂を接着剤に用いて接着層8を形成した場合は、半導体素子3に放熱部材4を圧着した後で樹脂を硬化させる。
第4の工程では、上記図1に示すように、基板2の下面に複数の外部接続端子6を形成する。各々の外部接続端子6は、例えば、基板2の下面に設けられた電極部(不図示)にフラックスを塗布してハンダボールを搭載するか、適量のハンダ材料を印刷法等により供給した状態で、リフローすることにより、突状に形成される。以上の製造工程を経て、上記図1に示す構成の半導体装置1が得られる。
図7は本発明の第2の実施の形態に係る半導体装置の構成を示す側断面図である。図示した半導体装置1において、放熱部材4は、全体的に平板状に形成され、その一部(下面の中央部)が厚み方向に突出する突出部9となっている。放熱部材4の厚み方向から見たときの突出部9の外形は、半導体素子3の外形に合わせて四角形に形成されている。また、突出部9の外形寸法は、半導体素子3の外形寸法とほぼ同じ寸法に設定されている。突出部9の表面(半導体素子3と対向する面)は被接着面10となっており、当該被接着面10に接着層8を介して半導体素子3の第2面が接着されている。
[第1変形例]
第1変形例に係る半導体装置1においては、図10に示すように、半導体素子3の第2面に接着層8を介して接着される放熱部材4を放熱フィンで構成している。そして、放熱部材4の下面(フィン構造と反対側の面)の中央部に突出部9を有し、この突出部9に被接着面10を湾曲状態で形成している。
第2変形例に係る半導体装置1においては、図11に示すように、半導体素子3の第2面に接着層8を介して接着される放熱部材4を金属板(ヒートスプレッダ)で構成し、その上に放熱フィン11を搭載している。そして、放熱部材4の下面(フィン搭載面と反対側の面)の中央部に突出部9を有し、この突出部9に被接着面10を湾曲状態で形成している。
Claims (3)
- 基板と、
前記基板に第1面を対向させた状態で実装された半導体素子と、
前記半導体素子の第2面に接着層を介して接着された放熱部材とを備え、
前記放熱部材は、前記半導体素子の第2面が接着される被接着面を有し、かつ当該被接着面が前記半導体素子の反りに合わせて凸面状に湾曲した状態で形成されている、
半導体装置。 - 前記放熱部材は、全体的に平板状に形成されるとともに、当該平板状の一部を厚み方向
に突出させた突出部を有し、当該突出部に前記被接着面が形成されている、
請求項1に記載の半導体装置。 - 基板に第1面を対向させた状態で半導体素子を実装する第1の工程と、
前記半導体素子の第2面が接着される被接着面を有する放熱部材を作製する第2の工程と、
前記基板に実装された前記半導体素子の第2面に接着層を介して前記放熱部材を接着する第3の工程とを有し、
前記第2の工程では、前記第1の工程で前記基板に前記半導体素子を実装した場合に当該半導体素子に生じる反りに合わせて、前記放熱部材の被接着面を凸面状に湾曲した状態で形成する、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053080A JP5381175B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053080A JP5381175B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206132A JP2010206132A (ja) | 2010-09-16 |
JP5381175B2 true JP5381175B2 (ja) | 2014-01-08 |
Family
ID=42967295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053080A Expired - Fee Related JP5381175B2 (ja) | 2009-03-06 | 2009-03-06 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5381175B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5682951B2 (ja) * | 2010-11-08 | 2015-03-11 | Necプラットフォームズ株式会社 | 半導体パッケージの冷却装置 |
CN103339723B (zh) * | 2011-02-08 | 2016-03-09 | 富士电机株式会社 | 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块 |
US8780561B2 (en) * | 2012-03-30 | 2014-07-15 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
KR102455398B1 (ko) * | 2015-11-24 | 2022-10-17 | 에스케이하이닉스 주식회사 | 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3138671B2 (ja) * | 1997-11-25 | 2001-02-26 | 三菱電機株式会社 | ヒートシンク付き半導体装置 |
JP2003188320A (ja) * | 2001-12-17 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 電子部品用ヒートシンクおよびその製造方法 |
US7319591B2 (en) * | 2005-05-26 | 2008-01-15 | International Business Machines Corporation | Optimized thermally conductive plate and attachment method for enhanced thermal performance and reliability of flip chip organic packages |
JP2010135459A (ja) * | 2008-12-03 | 2010-06-17 | Nikon Corp | 半導体パッケージおよび放熱器 |
-
2009
- 2009-03-06 JP JP2009053080A patent/JP5381175B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010206132A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9087924B2 (en) | Semiconductor device with resin mold | |
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
KR20170106260A (ko) | 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지 | |
JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
US8811031B2 (en) | Multichip module and method for manufacturing the same | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004253738A (ja) | パッケージ基板及びフリップチップ型半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP5621712B2 (ja) | 半導体チップ | |
JP2006093679A (ja) | 半導体パッケージ | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JP2011249398A (ja) | 回路装置 | |
JP2015056540A (ja) | 半導体装置及びその製造方法 | |
JP2009252956A (ja) | 実装フレーム、半導体装置及びその製造方法 | |
JP2007188930A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR102365004B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
JP2010010568A (ja) | 回路装置 | |
JP2017168486A (ja) | 電子装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110715 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
LAPS | Cancellation because of no payment of annual fees |