JP2007088045A - 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 - Google Patents

複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 Download PDF

Info

Publication number
JP2007088045A
JP2007088045A JP2005272373A JP2005272373A JP2007088045A JP 2007088045 A JP2007088045 A JP 2007088045A JP 2005272373 A JP2005272373 A JP 2005272373A JP 2005272373 A JP2005272373 A JP 2005272373A JP 2007088045 A JP2007088045 A JP 2007088045A
Authority
JP
Japan
Prior art keywords
substrate
heat sink
mounting
mounting portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005272373A
Other languages
English (en)
Other versions
JP4560645B2 (ja
Inventor
Hisatoshi Araki
久寿 荒木
Naoaki Nakamura
直明 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Holdings Co Ltd filed Critical Dowa Holdings Co Ltd
Priority to JP2005272373A priority Critical patent/JP4560645B2/ja
Publication of JP2007088045A publication Critical patent/JP2007088045A/ja
Application granted granted Critical
Publication of JP4560645B2 publication Critical patent/JP4560645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】Pbフリーはんだで複数の半導体基板を接合した後の放熱板形状を安定して精度良くフラット化することのできる放熱板を提供する。
【解決手段】 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、下記(1)式および(7)〜(9)式を満たすように、並設する半導体基板の搭載部分と、その間の部分とで曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板(選択図参照)。
A≦RB<RS ……(1)
10≦RA/(LA・t)≦70 ……(7)
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
【選択図】図3

Description

半導体素子から発生する熱を効率よく放散させるための手段として、半導体基板を熱伝導性の良い材料からなる「放熱板」の上に搭載する手段が広く採用されている。
図1に、放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる絶縁基板5の表面には銅パターン4が形成されており、その反対側の面には銅板などからなる導体層6が形成されている。絶縁基板5と銅パターン4および導体層6が一体となって半導体基板3を構成している。半導体基板3の銅パターン4が形成された面には、例えばはんだ層2を介して半導体素子7が搭載されている。銅パターン4と半導体素子7の間には必要に応じてAlなどの導電材料からなるリード線8が取り付けられ、回路を構成する。一方、半導体基板3の導体層6が形成された面は、はんだ層2を介して放熱板1と接合されている。
絶縁基板5は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、例えばパワー半導体用絶縁基板としてはセラミックスで作られる。これに対し、放熱板1は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性の方が優先される。このため、放熱板には熱伝導性の良好な銅、銅合金、アルミニウムまたはアルミニウム合金の板が主として使用される。
半導体基板を放熱板にはんだ接合する際、はんだ層が薄くなりすぎる箇所が生じると、その部分ではんだ層にクラックが入りやすい。その対策として、できるだけ均一なはんだ層厚みを実現するために、放熱板の半導体基板を搭載する面に複数の突起を設け、両者の間隙を確保しておくことが行われている(特許文献1、2)。
はんだの種類については、最近では環境問題からPbフリーはんだが主流になりつつある。PbフリーはんだとしてはSn−Ag系、Sn−Sb系などが実用に供されている。しかし、これらは従来のPbはんだに比べクリープに対する抵抗力が強い。このため、はんだ付け時の冷却過程において、放熱板は半導体基板との熱膨張差によって半導体基板側が凸になる「反り」を生じやすい。すなわち、従来のPbはんだの場合は、はんだ付け時の冷却過程で放熱板と半導体基板が異なる熱膨張挙動を呈すると、両者の間を埋めるPbはんだはクリープ現象によって変形することで歪を吸収し、放熱板の反りは大きくならずに済んでいた。ところがPbフリーはんだの場合はクリープ変形が生じにくいため、両者の熱膨張差に起因する歪は緩和されず、結果的により熱膨張係数の大きい放熱板(銅または銅合金)が半導体基板よりも大きく収縮して、上記のような反りが生じ、しばしば問題となっていた。この問題の対策として、はんだ接合前に予め放熱板に逆方向の反り(逆反り)を付けておく手法が採られることがある(特許文献3〜5)。すなわち、半導体基板側の面が凹面となる曲面形状を形成しておき、熱膨張差による反りが相殺されるようにするものである。
特開2000−277876号公報 特開2001−358267号公報 特開平2−77143号公報 特開平4−96355号公報 特開2003−68949号公報
上記のように、放熱板に予め「逆反り」を付けておくことにより、Pbフリーはんだを使用した場合に問題となる半導体基板搭載後の放熱板の反りを実用上問題のないレベルに抑えることが可能になった。また、放熱板に突起を形成する手法を併用することにより、はんだ層厚みが均一化され、欠陥の少ないはんだ層が実現されるようになった。
ところが、機器によっては複数の半導体基板を1枚の放熱板の上に搭載するタイプの半導体モジュールが採用されることがある。このタイプの放熱板では、予め「逆反り」を付けたとしても半導体基板をPbフリーはんだで接合した後の板形状が不均一になりやすい。放熱板を冷却フィンにねじ止めするような場合は、ねじによる拘束力である程度の形状修正は可能であるが、過大な拘束力が必要となったり、あるいは形状修正そのものが不可能な不均一変形を生じることもあり、製造性良く安定して冷却フィンとのフラットな接合を実現することは難しい。ねじ等による拘束力が利用できない使用態様の放熱板では、はんだ接合後の放熱板形状をより精度良くフラット化する必要があり、従来の逆反りを形成する手法では対応が極めて困難である。
図2には、従来の一様な曲率半径をもつ「逆反り」を形成した放熱板に複数の半導体基板をはんだ接合した際の放熱板断面の変形挙動の一例を模式的に示してある。図2(a)は半導体基板をはんだ接合する前の「逆反り」を付けた放熱板の断面形状および半導体基板搭載位置を示したものである。反り量については極めて誇張して描いてある。各半導体基板は放熱板表面に形成された突起(図の断面内にはない)によって放熱板表面との間隔(はんだ層が形成される隙間)が確保されている。図2(b)はPbフリーはんだで接合した後の断面である(はんだ層は省略してある)。図2中の半導体基板は図1の半導体基板3に相当する部分の断面を簡略化して示してある。はんだ接合後の反りの方向を、半導体基板搭載面が凹面になる場合を+(プラス)、凸面になる場合を−(マイナス)とするとき、この例では図2(b)に示すように半導体基板搭載部分で「−」の反りが生じ、半導体基板の間の部分では「+」の反りが残存している。全体としてはM字型の変形が生じたことになる。図2(c)は冷却フィンにこの放熱板をねじ止めすることにより密着を図ろうとした場合の断面である。放熱板にはいわばM字型の湾曲が残り、十分な密着が達成されていない。
このように、複数の半導体基板を搭載するタイプの放熱板では、Pbフリーはんだを用いて基板を接合した後の放熱板の反りを均一にフラット化することが難しく、その手法は未だ確立されていない。本発明は、Pbフリーはんだで複数の半導体基板を接合した後の放熱板形状を安定して精度良くフラット化することのできる放熱板を提供すること、およびその放熱板と半導体基板接合体の接合体を提供することを目的とする。
以下、「基板」というときは特に断らない限り「半導体基板」を意味する。
発明者らは種々検討の結果、複数の半導体基板を搭載する放熱板においては、半導体基板を搭載する部分と、その間の部分とで「逆反り」の大きさに差をつけることがPbフリーはんだ接合後の放熱板形状をフラット化するために極めて有効であることを見出した。
すなわち上記目的は、複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、当該各半導体基板をはんだ接合により搭載したのちの放熱板形状が下記(2)〜(6)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで下記(1)式のように曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板によって達成される。
A≦RB<RS ……(1)
−30≦δA≦+100 ……(2)
−30≦δB≦+100 ……(3)
−30≦δS≦+100 ……(4)
δS−δA≦90 ……(5)
δS−δB≦90 ……(6)
ここで、放熱板を半導体基板搭載面が上になるように水平面上に置いたとき、鉛直方向に平行で、かつ並設する2枚の半導体基板のそれぞれの搭載領域の中心を通る断面をZ断面と呼び、それら2枚の半導体基板のうちZ断面における長さが長くない方を基板A、他方を基板Bと呼ぶとき、はんだ接合前のZ断面において、
A:基板A搭載部分の平均曲率半径(mm)、
B:基板B搭載部分の平均曲率半径(mm)、
S:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
であり、はんだ接合後のZ断面において、放熱板裏面の両端部を結ぶ直線を基準線として、
δA:基板A搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δB:基板B搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δS:基板A搭載部分と基板B搭載部分に挟まれた部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
である。
「裏面」は放熱板における半導体基板搭載面の反対側の面である。「基準線より上にあるとき」とは、放熱板の半導体基板搭載面から裏面に向かう方向を正(+)、その反対の方向を負(−)とするとき、基準線に対して負の方向に位置する場合をいう。
基板の「搭載領域」は、基板を搭載した放熱板(はんだ接合前においては基板を所定の搭載位置に配置した放熱板)を、基板搭載面が上になるように水平面上に置いて、それを鉛直方向から平面的に見た投影図において、対象となる基板の、はんだ接合面の「投影図形の領域」として捉えられる。「搭載領域の中心」は、前記投影図形の重心に相当する位置とみなすことができる。
基板A、基板BのうちZ断面内での長さが「長くない」方を基板Aとするが、「長くない」には「等しい」場合と「短い」場合が含まれる。長さが「等しい」場合は隣り合ういずれの基板を「基板A」としても構わない。
また本発明では特に、前記(1)式および下記(7)〜(9)式あるいはさらに下記(10)式および(11)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで曲率半径に差を付けて反り付けした半導体基板用放熱板を提供する。
10≦RA/(LA・t)≦70 ……(7)
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
A/RS≧0.01 ……(10)
B/RS≦0.9 ……(11)
ここで、Z断面において、
A、RB、RS:上記のとおり、
A:基板Aの長さ(mm)、
B:基板Bの長さ(mm)、
S:基板Aと基板Bの間隔(mm)、
t:放熱板の板厚(mm)、
である。なお、上記各パラメータはδA、δB、δSを除き、いずれもはんだ接合前の初期の放熱板(本発明の対象となる放熱板)におけるものである。(7)式、(8)式および(9)式を適用するときの板厚tは、それぞれ基板A搭載部分、基板B搭載部分およびその間の部分における平均板厚が採用される。
この場合、特に25〜300℃の熱膨張係数が10×10-6〜20×10-6/Kであり、板厚が1〜5mmである銅または銅合金を素材に用いた放熱板が好適な対象となる。
図3に、本発明の放熱板の上に2枚の半導体基板を並設した場合のZ断面を模式的に例示する。これは、はんだ接合前の状態をイメージしたものであり、反りの大きさについては極めて誇張して描いてある。上記RA、RB、RS、LA、LB、LSの各パラメータを図3中に示してある。この図はZ断面における基板Aと基板Bの長さが等しい場合(すなわちLA=LBの場合)を例示している。
AおよびLBはそれぞれZ断面における基板Aおよび基板Bの長さであるが、より具体的には基板の裏面(放熱板側となる面)を構成する導体層(図1の符号6)部分の長さである。LSは基板Aと基板Bの間隔であるが、より具体的にはそれぞれの基板の裏面(放熱板側となる面)を構成する導体層(図1の符号6)部分の間隔である。放熱板の「基板A(基板B)搭載部分」とは、Z断面において基板A(基板B)の両端部からそれぞれ板厚方向に直線を引いたときの、それら2直線の間の領域を意味する。この場合、基板の「両端部」の距離が前記LA(LB)に相当するものである。
曲率半径は板厚中心部における値であるが、曲率半径が1000mm以上の場合は放熱板の表面(半導体基板搭載面またはその裏面)における曲率半径で近似することができる。
図4には、半導体基板をはんだ接合により搭載したのちの放熱板について、反り量δA、δB、δSを説明するためにZ断面を模式的に示した。反り量は極めて誇張して描いてある。Z断面において、放熱板裏面の両端部を結ぶ直線を基準線と定める。端面に面取りや丸め(R)が付けられている場合は、それらによる板厚の欠損が始まる点を裏面の端部と見ればよい。一方、「基板A搭載部分の裏面中央位置」、「基板B搭載部分の裏面中央位置」、および「それらに挟まれた部分の裏面中央位置」を定める。これらの各中央位置はそれぞれ図3に示した「基板A搭載部分」、「基板B搭載部分」、および「基板A搭載部分と基板B搭載部分に挟まれた部分」における放熱板裏面の輪郭線の長さで見た中央位置である。そして、それらの位置と基準線との距離を定め、前記位置が基準線より上にあるときは「−」の値、下にあるときは「+」の値として、δA、δBおよびδSが決定される。図4(a)はδA、δB、δSがいずれも「+」となる場合の例、図4(b)はそれらがいずれも「−」となる場合の例である。なお、裏面に例えば冷却フィンに設けられた凹凸に嵌合する突起または窪みが形成されているような場合は、その突起や窪みがない場合の裏面形状(Z断面における輪郭)を想定して基準線や上記各部の中央位置を定めればよい。δA、δB、δSの各値はダイヤルゲージや接触式またはレーザー等の光学系焦点による二次元または三次元形状測定器を用いて測定できる。
放熱板を前述のように平面的に見た投影図においてx−y座標系を想定するとき、基板のレイアウトはx方向のみに複数枚を並設する場合もあるし、x方向およびy方向の両方向に並設する場合もある。後者は例えば1枚の放熱板のx方向に2枚、y方向に2枚、計4枚の半導体基板を搭載するような場合である。x、y両方向に並設する場合は、少なくともそのいずれかの方向について上記各式の条件を適用する。また、x方向(またはy方向)に3枚以上の基板を配置する場合、隣り合う2枚の基板のすべての組み合わせにおいて上記の条件を適用すればよい。本発明では、これらの放熱板に複数の半導体基板を接合した接合体が提供される。これらの放熱板は、半導体基板を接合する際、Pbフリーはんだが好適に使用できる。
本発明によれば、複数の半導体基板を搭載する放熱板において、従来、Pbフリーはんだ接合後の放熱板に生じていた不均一な反り変形を顕著に抑制することが可能になった。したがって本発明は、半導体モジュールの設計自由度の拡大、および信頼性の向上に寄与するものである。
前述のように、基板をPbフリーはんだで接合したときの「反り」を低減するためには、予め放熱板に逆方向の反りを付けておくことが有効であり、複数の基板を1枚の放熱板に搭載する場合も、この手法は利用されている。通常、この「逆反り」を付ける際には、板面のx方向、y方向にそれぞれ一様な曲率半径をもつ曲面をプレスによって形成する。しかしながら、この一様な「逆反り」は、複数の半導体基板を搭載する際には、不均一変形を引き起こす要因となってしまう(図2)。
そこで本発明では基板を搭載する位置と、その間の位置とで「逆反り」の大きさに差をつける。具体的には、まず前記Z断面において(1)式が成立するようにする。
A≦RB<RS ……(1)
A、RB、RSの定義については上述のとおりである。
(1)式は、隣り合う基板どうしの間の部分の平均曲率半径RSを、基板搭載部分の平均曲率半径RA、RBより大きくすることを意味する。隣り合う2つの基板の長さが等しい場合、つまりLA=LBのときは、それらの搭載位置における平均曲率半径もRA=RBとすることが望ましい。放熱板の各部位における平均曲率半径RA、RB、RSは、それぞれの部位(図3参照)における微小領域の曲率半径を当該部位全体にわたって平均した値として捉えることができる。また、RA、RB、RSの各値は、接触式またはレーザー等による形状測定器により測定される基板等細部および基板間の反り量から、円弧近似により算出することができる。
SがRA、RBと等しくなるときは一様な曲率をもつ従来の放熱板と同様の場合である。この場合はPbフリーはんだを用いて基板を接合した際、隣り合う基板どうしの間の部分での逆反りの相殺効果が、基板搭載部分に比べかなり小さいため、はんだ接合後の放熱板はM字型(図2(b))、またはV字型の反り形状を有するものとなる。したがって、(1)式に示されるように、並設する基板の搭載部分に挟まれた部分における平均曲率半径が、基板搭載部分の平均曲率半径より大きくなるようにする。
次に、基板をPbフリーはんだで接合したときに半導体基板搭載部分の形状が「逆反り」の相殺効果によりできるだけフラットになるように平均曲率半径RA、RBを設定する必要がある。1枚の基板を搭載するタイプの放熱板では、はんだ接合後の反り形状が上で定義した「−」側に比較的大きな許容範囲をとることができる。しかしながら複数の基板を搭載するタイプの放熱板では、各基板搭載部分で「−」の大きな反りが生じると全体としてM字型の形状となり、冷却フィンとの密着性を確保するための矯正が難しくなるなどの問題が新たに生じることが明らかになった。したがって、1枚の基板を搭載するタイプとは異なり、「逆反り」の相殺効果が大きめに発揮されるようにすること、すなわち、「−」の反りよりもむしろ若干「+」の反りが残るように曲率を設定することが有利である。ただし、わずかな「−」反りは、冷却フィンとの隙間を導電性のコンパウンドで埋めることにより放熱性が確保できるため、許容される。
発明者らの検討によれば、目的の各半導体基板を実際にはんだを用いて所定の位置に接合してみたとき、はんだ接合後の放熱板の反り形状がZ断面において(2)〜(4)式を満たす形状となるように、前記RA、RBおよびRSを設定して予め「逆反り」を形成しておけば良いことがわかった。このとき、冷却フィンとのフラットな接触が実現できる。
−30≦δA≦+100 ……(2)
−30≦δB≦+100 ……(3)
−30≦δS≦+100 ……(4)
δS−δA≦90 ……(5)
δS−δB≦90 ……(6)
δA、δB、δSの定義については上述のとおりである。
図5には、本発明に従った場合の放熱板のZ断面を模式的に例示してある。反り量は極めて誇張して描いてある(以下の図6、図7において同じ)。図5(a)は、(1)式に従うように各部分の平均曲率半径を適正化したはんだ接合前の状態である。図5(b)は、はんだ接合後の放熱板形状を例示したものである。この例では前記(2)式〜(6)式を満たし、わずかなV字型の形状が得られた状態を示してある。図5(c)は、(b)のものをねじ止めにて冷却フィンに取り付けた状態である。(b)の状態での変形がわずかなV字型であることにより、ねじによる形状矯正効果が十分に得られ、フラットな形状でフィンに取り付けることが可能となる。
図6には、RA、RBが大きすぎ、RSが小さすぎた場合の放熱板のZ断面を模式的に例示してある。図6(a)は、はんだ接合前の状態である。図6(b)は、はんだ接合後の放熱板形状を例示したものであり、RA、RBが大きすぎたことにより基板搭載部分ではそれぞれ前記(2)式、(3)式を外れて「−」の大きな反り量δA、δBが生じ、RSが小さすぎたことにより基板搭載部分に挟まれた部分では前記(4)式を外れて「+」の大きな反り量δSが残った。その結果M字型のZ断面形状となり、図6(c)に示すように、ねじ止めによってフラットな形状を実現することができなかったものである。すなわち、冷却フィンとの間には隙間が生じてしまい、冷却効率に劣る結果となる。
ただし、δA、δBおよびδSがそれぞれ(2)〜(4)式を満たす値であっても、(5)式または(6)式を満たさない場合は、冷却フィンにねじ止めした場合にM字型の変形が残りやすいことがわかった。つまり、δSとδAの差、およびδSとδBの差が大きくなりすぎないように(5)式、(6)式を満たすことが重要である。
図7には、RA、RBが小さすぎ、RSが大きすぎた場合の放熱板のZ断面を模式的に例示してある。図7(a)は、はんだ接合前の状態である。図7(b)は、はんだ接合後の放熱板形状を例示したものであり、RA、RBが小さすぎたことにより基板搭載部分ではそれぞれ前記(2)式、(3)式を外れて「+」の大きな反り量δA、δBが残った。その結果U字型のZ断面形状となり、図7(c)に示すように、ねじ止めにより冷却フィンに取り付けてもフラットな接触形態は得られないものである。また、はんだが基板からはみ出して使用不可となる場合もある。
A、RBが適正であり、RSが小さすぎる場合は、大きなV字型のZ断面形状となり、この場合もねじによる矯正は不可能となる。またRA、RBが小さすぎ、RSも小さすぎる場合は、図7(b)に示したよりもさらに大きなU字型の形状となってしまう。
適正なRA、RB、RSの範囲は、予めシミュレーション実験を行うことによってはんだ接合後の放熱板形状が上記(2)〜(4)式を満たす反り形状となるように定めることが可能である。その際、はんだにはPbフリーはんだを使用することが好ましい。
なお、上記(2)〜(4)式に代えて、それぞれ下記(2)’〜(4)’式を満たすようにすることが一層好ましい。
0≦δA≦+50 ……(2)’
0≦δB≦+50 ……(3)’
0≦δS≦+50 ……(4)’
発明者らの更なる検討によれば、半導体基板搭載部分について、Pbフリーはんだを用いた基板接合によって生じる放熱板の変形量は当該基板の長さに依存することがわかった。つまり、Z断面における基板長さに応じて基板搭載部分の曲率半径を調整することにより、基板接合後の放熱板の形状を顕著にフラット化することが可能になる。その際、基板搭載部分で「−」の反りが大きくなりすぎないように配慮する必要がある。発明者らは詳細な研究の結果、(7)式および(8)式を満たすように基板搭載部分の曲率半径を調整し、かつ、基板搭載部分に挟まれた部分に関しては(9)式満たすように曲率半径を調整すれば、従来、半導体基板用の放熱板に使用されている銅または銅合金材料を用いて、複数の基板を搭載した際の放熱板の形状を安定して顕著にフラット化できることがを見出した。
10≦RA/(LA・t)≦70 ……(7)
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
A、RB、RS、LA、LB、LS、tの定義については上述のとおりである。
上記(7)式のRA/(LA・t)、(8)式のRB/(LB・t)が上限を外れて大きすぎ、(9)式のRS/(LS・t)が下限を外れて小さすぎる場合には、前述の図6に示したようにM字型の変形が生じてしまい、好ましくない。
逆に、上記(7)式のRA/(LA・t)、(8)式のRB/(LB・t)が下限を外れて小さすぎ、(9)式のRS/(LS・t)が上限を外れて大きすぎる場合には、前述の図7に示したようにU字型の変形が生じてしまい、好ましくない。
また、(7)式のRA/(LA・t)、(8)式のRB/(LB・t)が適正であるか、または下限を外れて小さすぎ、(9)式のRS/(LS・t)が下限を外れて小さすぎる場合には、大きなV字型またはU字型のZ断面形状となり、やはり好ましくない。
これら(7)〜(9)式の規定は、特に25〜300℃の熱膨張係数が10×10-6〜20×10-6/Kであり、板厚が1〜5mm好ましくは2〜4mmの銅または銅合金を素材に用いた放熱板において、好適に適用できる。このような素材としては、例えば、純Cu(純度99.99%以上)、Cu−Fe−P系合金(特にFe:0.001〜0.3質量%、P:0.001〜0.3質量%、残部実質的にCu)、Cu−Ni−B系合金(特にNi:3〜15質量%、B:0.1〜5質量%、残部実質的にCu)などが挙げられる。
なお、上記(7)〜(9)式に代えて、それぞれ下記(7)’〜(9)’式を満たすようにすることが一層好ましい。
20≦RA/(LA・t)≦60 ……(7)’
20≦RB/(LB・t)≦60 ……(8)’
300≦RS/(LS・t)≦5000 ……(9)’
基板搭載部分と、その部分に挟まれた部分の平均曲率半径の差に関しては、(10)式および(11)式を満たすようにすることが好ましい。
A/RS≧0.01 ……(10)
B/RS≦0.9 ……(11)
A/RSが0.01より小さいとU字型のZ断面形状となりやすく、RB/RSが0.9を超えて大きいと従来の一様な曲率半径を有する放熱板と同様にM字型やV字型のZ断面形状となりやすい。上記(10)式および(11)式に代えて、それぞれ下記(10)’式および(11)’式を満たすようにすることが一層好ましい。
A/RS≧0.05 ……(10)’
B/RS≦0.9 ……(11)’
このような形状をもつ本発明の放熱板は、一般的な銅または銅合金の製造プロセスにより、例えば板厚2〜4mmの条を得た後、これを順送金型によるプレス加工することにより製造できる。順送金型プレスにおいては、はんだ層厚みを確保するための突起を形成した後、1枚ずつに分離し、最終段で反り付けを行う手順が採用できる。
本発明の放熱板は、はんだとの濡れ性や、耐食性を改善する等の目的で、表面にNiめっき等のめっきを施してから使用することができる。はんだは、Sn−3.5Ag、Sn−5Sb、Sn−0.7Cu、Sn−9Zn、Sn−3.8Ag−0.7Cu等の融点が170〜250℃のPbフリーはんだが適用できる。板面に所定量のフラックスとはんだを配置し、その上に複数の半導体基板を設置した状態ではんだの融点より概ね50〜100℃高い温度の炉(例えばN2+H2雰囲気)に装入し、十分にはんだが溶けてから炉外に出して放冷する。
Cu−0.07Fe−0.02P合金(焼鈍後、約25%の冷間圧延を行ったもの)を用いて、順送金型によるプレスにより、基板配置の異なるイ、ロ、2種類の放熱板を作製した。この合金からなる放熱板は、25〜300℃の熱膨張係数が約17×10-6/Kである。図8および図9にそれぞれ放熱板イおよびロの半導体基板搭載位置を示す。また図中には対象とする基板Aおよび基板B、並びにZ断面の位置を示した。放熱板イは厚さ4mm、1辺100mmの正方形であり、放熱板ロは厚さ2mm、長辺120mm、短辺80mmの長方形である。いずれも、1枚の放熱板の上に4枚の半導体基板を搭載するものであり、放熱板ロはx方向において並設する2枚の基板長さが異なる。各基板搭載位置には、1枚の基板に対し4個の突起(径:約1.5mm、突起高さ:板面より約20μm)を形成してある。イ、ロとも、各基板搭載位置の中央が凹部になるように種々の形状の「逆反り」を形成したものを用意した。
表1に各放熱板のx方向におけるZ断面でのRA、RB、RS、LA、LB、LS、RA/RS、RB/RS、RA/(LA・t)、RB/(LB・t)、RS/(LS・t)を示す。y方向については、RAおよびRBはx方向のRAに概ね等しく、RSはx方向のRSに概ね等しく、LAおよびLBはx方向のLAに等しく、LSはx方向のLSに等しくなるようにした。
半導体基板として、窒化アルミニウム基板の表面に銅パターンを形成した厚さ約0.3mmのもので、図8および図9に示した搭載位置に合う寸法のもの(4種類)を用意した。LA、LB、LSの値は表1に示したとおりである。はんだはロジン系フラックスを含有したSn−3.5Ag合金ペーストを用意し、各放熱板の所定位置に上記はんだペーストを通常の手法で適正量塗布し、その上に半導体基板を載せて300℃、N2+H2雰囲気の炉に装入し、約10分経過後に炉外に出して放冷した。
はんだ接合を終えた各サンプルについて、x方向のZ断面における反り量δA、δB、δS(図4参照)を接触式表面形状測定器を用いて測定した。測定方法は、図4に示した基準線と放熱板両端との接点の間で放熱板の形状に沿って測定子を走査させ、そのうねりを検出する方法とした。その結果を表2に示す。表2中にはδS−δA、δS−δBの値も併記した。
また、はんだ接合後の各放熱板(基板を搭載したもの)を、厚さ5mmのアルミニウム板からなる冷却フィンの表面に、5mmφのねじにて固定することを試みた(一部のサンプルを除く)。なお、放熱板には予め4隅からx方向、y方向に約5mmの位置にねじの通る孔を形成してある。放熱板を冷却フィンに固定した後、両者の間にフラットな接触が実現できたものを◎(優秀)、若干隙間が生じたが導電性コンパウンドで埋めれば良好な放熱性が確保できるものを○(良好)、隙間が大きすぎ充分な放熱性が実現できないものを×(不良)と評価した。
結果を表2に示す。
Figure 2007088045
Figure 2007088045
表1、表2からわかるように、前記(1)式および(7)〜(11)式を満たす逆反りを付けたことにより(2)式〜(6)式を満たすような反り形状とした本発明の放熱板は、いずれも冷却フィンとのフラットな接触が実現できた。なかでも(7)’〜(9)’式を満たすNo.4、24は、δA、δB、δSが一層フラットに近く、特に良好な反りの相殺効果が得られた。
これに対し、比較例であるNo.1、No.21は一様な平均曲率半径の反り付けを行ったものであり、(5)式および(6)式を外れてδA、δBが「−」の反り量、δSが「+」の反り量となり、フィンに取り付け後に図2(c)のようにM字型の形状を解消できなかった。No.2、No.22はRA、RBが(7)式、(8)式を外れて大きく、RSが(9)式を外れて小さかったことにより、δA、δBが「−」の大きな反り量となり、δSが「+」の大きな反り量として残ったため、フィンに取り付け後に図6(c)のように大きなM字型の形状が残った。No.3、No.23はRA、RBは適正であるがRSが(9)式を外れて小さかったことにより、δSが「+」の大きな反り量として残ったため、フィンに取り付け後にV字型の形状が矯正できなかった。No.9、No.29はRSは適正であるがRA、RBが(7)式、(8)式を外れて小さかったことにより、δA、δBが「+」の大きな反り量として残り、U字型の形状が解消されなかった。No.10、30はRSは適正であるがRA、RBが(7)式、(8)式を外れて大きかったので、δA、δBが「−」の大きな反り量となり、フィンに取り付け後に逆U字型の形状が残った。No.11、31はRA、RBが(7)式、(8)式を外れて小さく、RSが(9)式を外れて大きかったことにより、δA、δBが「+」の非常に大きな反り量として残り、δSが「−」の反り量となったため、フィンに取り付け後に図7(c)のように大きなU字型の形状が残った。さらに放熱板と基板の間からはんだの「はみ出し」が生じ、はんだ接合そのものが不十分であった。
放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示した断面図。 一様な曲率半径の反りを付けた従来の放熱板に複数の半導体基板を搭載した場合における放熱板の反り挙動を模式的に示した断面図。 放熱板のZ断面における各パラメーターおよび各部分の名称を模式的に示した断面図。 反り量を説明するために、はんだ接合後の放熱板のZ断面を模式的に示した図。 適正な反りを付けた本発明の放熱板に複数の半導体基板を搭載した場合における放熱板の反り挙動を模式的に示したZ断面の図。 A、RBが大きすぎ、RSが小さすぎる反りを付けた比較例の放熱板に複数の半導体基板を搭載した場合における放熱板の反り挙動を模式的に示したZ断面の図。 A、RBが小さすぎ、RSが大きすぎる反りを付けた比較例の放熱板に複数の半導体基板を搭載した場合における放熱板の反り挙動を模式的に示したZ断面の図。 実施例に用いた放熱板イにおける基板搭載位置を模式的に示した平面図。 実施例に用いた放熱板ロにおける基板搭載位置を模式的に示した平面図。
符号の説明
1 放熱板
2 はんだ層
3 半導体基板
4 銅パターン
5 絶縁基板
6 導体層
7 半導体素子
8 リード線

Claims (6)

  1. 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、当該各半導体基板をはんだ接合により搭載したのちの放熱板形状が下記(2)〜(6)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで下記(1)式のように曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板。
    A≦RB<RS ……(1)
    −30≦δA≦+100 ……(2)
    −30≦δB≦+100 ……(3)
    −30≦δS≦+100 ……(4)
    δS−δA≦90 ……(5)
    δS−δB≦90 ……(6)
    ここで、放熱板を半導体基板搭載面が上になるように水平面上に置いたとき、鉛直方向に平行で、かつ並設する2枚の半導体基板のそれぞれの搭載領域の中心を通る断面をZ断面と呼び、それら2枚の半導体基板のうちZ断面における長さが長くない方を基板A、他方を基板Bと呼ぶとき、はんだ接合前のZ断面において、
    A:基板A搭載部分の平均曲率半径(mm)、
    B:基板B搭載部分の平均曲率半径(mm)、
    S:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
    であり、はんだ接合後のZ断面において、放熱板裏面の両端部を結ぶ直線を基準線として、
    δA:基板A搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
    δB:基板B搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
    δS:基板A搭載部分と基板B搭載部分に挟まれた部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
    である。
  2. 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、下記(1)式および(7)〜(9)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板。
    A≦RB<RS ……(1)
    10≦RA/(LA・t)≦70 ……(7)
    10≦RB/(LB・t)≦70 ……(8)
    200≦RS/(LS・t)≦10000 ……(9)
    ここで、放熱板を半導体基板搭載面が上になるように水平面上に置いたとき、鉛直方向に平行で、かつ並設する2枚の半導体基板のそれぞれの搭載領域の中心を通る断面をZ断面と呼び、それら2枚の半導体基板のうちZ断面における長さが長くない方を基板A、他方を基板Bと呼ぶとき、はんだ接合前のZ断面において、
    A:基板A搭載部分の平均曲率半径(mm)、
    B:基板B搭載部分の平均曲率半径(mm)、
    S:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
    A:基板Aの長さ(mm)、
    B:基板Bの長さ(mm)、
    S:基板Aと基板Bの間隔(mm)、
    t:放熱板の板厚(mm)、
    である。
  3. さらに下記(10)式および(11)式を満たす請求項2に記載の半導体基板用放熱板。
    A/RS≧0.01 ……(10)
    B/RS≦0.9 ……(11)
  4. 銅または銅合金は、25〜300℃の熱膨張係数が10×10-6〜20×10-6/Kであり、板厚が1〜5mmである請求項1〜3に記載の半導体基板用放熱板。
  5. Pbフリーはんだによって半導体基板を接合する請求項1〜4に記載の半導体基板用放熱板。
  6. 請求項1〜5のいずれかに記載の放熱板を使用した半導体基板と放熱板の接合体。
JP2005272373A 2005-09-20 2005-09-20 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 Active JP4560645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005272373A JP4560645B2 (ja) 2005-09-20 2005-09-20 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005272373A JP4560645B2 (ja) 2005-09-20 2005-09-20 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体

Publications (2)

Publication Number Publication Date
JP2007088045A true JP2007088045A (ja) 2007-04-05
JP4560645B2 JP4560645B2 (ja) 2010-10-13

Family

ID=37974760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272373A Active JP4560645B2 (ja) 2005-09-20 2005-09-20 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体

Country Status (1)

Country Link
JP (1) JP4560645B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114263A (ja) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd 半導体装置の製造方法および位置決め治具
WO2012108073A1 (ja) 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP2015170826A (ja) * 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
JP2016167548A (ja) * 2015-03-10 2016-09-15 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
DE102016120848A1 (de) 2015-11-02 2017-05-04 Dowa Metaltech Co., Ltd. Wärmeabstrahlende Platte und Verfahren zur Erzeugung derselben
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
WO2019138744A1 (ja) * 2018-01-10 2019-07-18 住友電気工業株式会社 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
DE102010063455B4 (de) * 2009-12-18 2020-10-08 Cree, Inc. Halbleitergehäuse, Verfahren zum Herstellen eines Halbleitergehäuses und Verfahren zum Herstellen einer Substratanordnung
US20210175148A1 (en) * 2019-12-06 2021-06-10 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2022059272A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置
JPH10150124A (ja) * 1996-03-21 1998-06-02 Furukawa Electric Co Ltd:The 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2005191149A (ja) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd 混成集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置
JPH10150124A (ja) * 1996-03-21 1998-06-02 Furukawa Electric Co Ltd:The 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2005191149A (ja) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd 混成集積回路装置の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114263A (ja) * 2008-11-06 2010-05-20 Fuji Electric Systems Co Ltd 半導体装置の製造方法および位置決め治具
DE102010063455B4 (de) * 2009-12-18 2020-10-08 Cree, Inc. Halbleitergehäuse, Verfahren zum Herstellen eines Halbleitergehäuses und Verfahren zum Herstellen einer Substratanordnung
EP2674971A4 (en) * 2011-02-08 2017-12-27 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and semiconductor module using said heat dissipating plate
WO2012108073A1 (ja) 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
CN103339723A (zh) * 2011-02-08 2013-10-02 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
US20130306296A1 (en) * 2011-02-08 2013-11-21 Fuji Electric Co., Ltd. Semiconductor module radiator plate fabrication method, radiator plate, and semiconductor module using the same
JP5601384B2 (ja) * 2011-02-08 2014-10-08 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
US10262874B2 (en) 2011-02-08 2019-04-16 Fuji Electric Co., Ltd. Semiconductor module radiator plate fabrication method, radiator plate, and semiconductor module using the same
JP2015170826A (ja) * 2014-03-10 2015-09-28 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
JP2016167548A (ja) * 2015-03-10 2016-09-15 三菱マテリアル株式会社 放熱板付パワーモジュール用基板の製造方法
US10180293B2 (en) 2015-11-02 2019-01-15 Dowa Metaltech Co., Ltd. Heat radiating plate and method for producing same
CN106624682A (zh) * 2015-11-02 2017-05-10 同和金属技术有限公司 散热板及其制造方法
DE102016120848A1 (de) 2015-11-02 2017-05-04 Dowa Metaltech Co., Ltd. Wärmeabstrahlende Platte und Verfahren zur Erzeugung derselben
CN108962834A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 半导体模块、半导体模块的底板以及半导体装置的制造方法
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
WO2019138744A1 (ja) * 2018-01-10 2019-07-18 住友電気工業株式会社 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
JPWO2019138744A1 (ja) * 2018-01-10 2021-03-04 住友電気工業株式会社 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
US20210175148A1 (en) * 2019-12-06 2021-06-10 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US11637052B2 (en) * 2019-12-06 2023-04-25 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2022059272A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置
WO2022059251A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置
JP2022051135A (ja) * 2020-09-18 2022-03-31 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP4560645B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
JP4560645B2 (ja) 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP4207896B2 (ja) 半導体装置
US9786577B2 (en) Power module substrate, heat-sink-attached power-module substrate, and heat-sink-attached power module
CN110383468B (zh) 带散热片的功率模块用基板
JP6488917B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
US20160254209A1 (en) Power-module substrate with heat-sink and manufacturing method thereof
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
EP2306512A2 (en) Heat radiator and power module
US20170053852A1 (en) Power-module substrate unit and power module
KR100705868B1 (ko) 반도체 장치 및 그 제조 방법
US20090145642A1 (en) Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
KR20180066134A (ko) 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
US10160690B2 (en) Silicon nitride circuit board and semiconductor module using the same
JP4683043B2 (ja) 半導体装置の製造方法
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
CN110383469B (zh) 带散热片的功率模块用基板
JP4458028B2 (ja) 半導体装置
CN109478538B (zh) 电路基板以及半导体模块
JP4560644B2 (ja) はんだ引けを改善した半導体基板用放熱板
JP5011587B2 (ja) 放熱板の製造法
JP5130533B2 (ja) 突起を有する半導体基板用放熱板およびその製造方法
JP2006269572A (ja) 熱電変換モジュール、回路基板及び熱電変換モジュールの製造方法
JP2017183533A (ja) 回路基板付きヒートシンク及びその製造方法
JP2019140198A (ja) 回路基板付きヒートシンク
JP2002043475A (ja) 放熱構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100705

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4560645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250