JP4560645B2 - 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 - Google Patents
複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 Download PDFInfo
- Publication number
- JP4560645B2 JP4560645B2 JP2005272373A JP2005272373A JP4560645B2 JP 4560645 B2 JP4560645 B2 JP 4560645B2 JP 2005272373 A JP2005272373 A JP 2005272373A JP 2005272373 A JP2005272373 A JP 2005272373A JP 4560645 B2 JP4560645 B2 JP 4560645B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat sink
- mounting
- mounting portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
発明者らは種々検討の結果、複数の半導体基板を搭載する放熱板においては、半導体基板を搭載する部分と、その間の部分とで「逆反り」の大きさに差をつけることがPbフリーはんだ接合後の放熱板形状をフラット化するために極めて有効であることを見出した。
RA≦RB<RS ……(1)
−30≦δA≦+100 ……(2)
−30≦δB≦+100 ……(3)
−30≦δS≦+100 ……(4)
δS−δA≦90 ……(5)
δS−δB≦90 ……(6)
RA:基板A搭載部分の平均曲率半径(mm)、
RB:基板B搭載部分の平均曲率半径(mm)、
RS:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
であり、はんだ接合後のZ断面において、放熱板裏面の両端部を結ぶ直線を基準線として、
δA:基板A搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δB:基板B搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δS:基板A搭載部分と基板B搭載部分に挟まれた部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
である。
10≦RA/(LA・t)≦70 ……(7)
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
RA/RS≧0.01 ……(10)
RB/RS≦0.9 ……(11)
RA、RB、RS:上記のとおり、
LA:基板Aの長さ(mm)、
LB:基板Bの長さ(mm)、
LS:基板Aと基板Bの間隔(mm)、
t:放熱板の板厚(mm)、
である。なお、上記各パラメータはδA、δB、δSを除き、いずれもはんだ接合前の初期の放熱板(本発明の対象となる放熱板)におけるものである。(7)式、(8)式および(9)式を適用するときの板厚tは、それぞれ基板A搭載部分、基板B搭載部分およびその間の部分における平均板厚が採用される。
RA≦RB<RS ……(1)
RA、RB、RSの定義については上述のとおりである。
−30≦δA≦+100 ……(2)
−30≦δB≦+100 ……(3)
−30≦δS≦+100 ……(4)
δS−δA≦90 ……(5)
δS−δB≦90 ……(6)
δA、δB、δSの定義については上述のとおりである。
なお、上記(2)〜(4)式に代えて、それぞれ下記(2)’〜(4)’式を満たすようにすることが一層好ましい。
0≦δA≦+50 ……(2)’
0≦δB≦+50 ……(3)’
0≦δS≦+50 ……(4)’
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
RA、RB、RS、LA、LB、LS、tの定義については上述のとおりである。
逆に、上記(7)式のRA/(LA・t)、(8)式のRB/(LB・t)が下限を外れて小さすぎ、(9)式のRS/(LS・t)が上限を外れて大きすぎる場合には、前述の図7に示したようにU字型の変形が生じてしまい、好ましくない。
また、(7)式のRA/(LA・t)、(8)式のRB/(LB・t)が適正であるか、または下限を外れて小さすぎ、(9)式のRS/(LS・t)が下限を外れて小さすぎる場合には、大きなV字型またはU字型のZ断面形状となり、やはり好ましくない。
20≦RA/(LA・t)≦60 ……(7)’
20≦RB/(LB・t)≦60 ……(8)’
300≦RS/(LS・t)≦5000 ……(9)’
RA/RS≧0.01 ……(10)
RB/RS≦0.9 ……(11)
RA/RSが0.01より小さいとU字型のZ断面形状となりやすく、RB/RSが0.9を超えて大きいと従来の一様な曲率半径を有する放熱板と同様にM字型やV字型のZ断面形状となりやすい。上記(10)式および(11)式に代えて、それぞれ下記(10)’式および(11)’式を満たすようにすることが一層好ましい。
RA/RS≧0.05 ……(10)’
RB/RS≦0.9 ……(11)’
結果を表2に示す。
2 はんだ層
3 半導体基板
4 銅パターン
5 絶縁基板
6 導体層
7 半導体素子
8 リード線
Claims (6)
- 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、当該各半導体基板をはんだ接合により搭載したのちの放熱板形状が下記(2)〜(6)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで下記(1)式のように曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板。
RA≦RB<RS ……(1)
−30≦δA≦+100 ……(2)
−30≦δB≦+100 ……(3)
−30≦δS≦+100 ……(4)
δS−δA≦90 ……(5)
δS−δB≦90 ……(6)
ここで、放熱板を半導体基板搭載面が上になるように水平面上に置いたとき、鉛直方向に平行で、かつ並設する2枚の半導体基板のそれぞれの搭載領域の中心を通る断面をZ断面と呼び、それら2枚の半導体基板のうちZ断面における長さが長くない方を基板A、他方を基板Bと呼ぶとき、はんだ接合前のZ断面において、
RA:基板A搭載部分の平均曲率半径(mm)、
RB:基板B搭載部分の平均曲率半径(mm)、
RS:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
であり、はんだ接合後のZ断面において、放熱板裏面の両端部を結ぶ直線を基準線として、
δA:基板A搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δB:基板B搭載部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
δS:基板A搭載部分と基板B搭載部分に挟まれた部分の裏面中央位置と、基準線との距離で表される反り量(μm)、ただし、基板A搭載部分の裏面中央位置が基準線より上にあるときは負の値とする、
である。 - 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、下記(1)式および(7)〜(9)式を満たすように、隣り合う2つの半導体基板搭載部分と、その間の部分とで曲率半径に差を付けて反り付けしたことを特徴とする半導体基板用放熱板。
RA≦RB<RS ……(1)
10≦RA/(LA・t)≦70 ……(7)
10≦RB/(LB・t)≦70 ……(8)
200≦RS/(LS・t)≦10000 ……(9)
ここで、放熱板を半導体基板搭載面が上になるように水平面上に置いたとき、鉛直方向に平行で、かつ並設する2枚の半導体基板のそれぞれの搭載領域の中心を通る断面をZ断面と呼び、それら2枚の半導体基板のうちZ断面における長さが長くない方を基板A、他方を基板Bと呼ぶとき、はんだ接合前のZ断面において、
RA:基板A搭載部分の平均曲率半径(mm)、
RB:基板B搭載部分の平均曲率半径(mm)、
RS:基板A搭載部分と基板B搭載部分に挟まれた部分の平均曲率半径(mm)、
LA:基板Aの長さ(mm)、
LB:基板Bの長さ(mm)、
LS:基板Aと基板Bの間隔(mm)、
t:放熱板の板厚(mm)、
である。 - さらに下記(10)式および(11)式を満たす請求項2に記載の半導体基板用放熱板。
RA/RS≧0.01 ……(10)
RB/RS≦0.9 ……(11) - 銅または銅合金は、25〜300℃の熱膨張係数が10×10-6〜20×10-6/Kであり、板厚が1〜5mmである請求項1〜3の何れか1項に記載の半導体基板用放熱板。
- Pbフリーはんだによって半導体基板を接合する請求項1〜4の何れか1項に記載の半導体基板用放熱板。
- 請求項1〜5の何れか1項に記載の放熱板を使用した半導体基板と放熱板の接合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272373A JP4560645B2 (ja) | 2005-09-20 | 2005-09-20 | 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005272373A JP4560645B2 (ja) | 2005-09-20 | 2005-09-20 | 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088045A JP2007088045A (ja) | 2007-04-05 |
JP4560645B2 true JP4560645B2 (ja) | 2010-10-13 |
Family
ID=37974760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005272373A Active JP4560645B2 (ja) | 2005-09-20 | 2005-09-20 | 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4560645B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106624682A (zh) * | 2015-11-02 | 2017-05-10 | 同和金属技术有限公司 | 散热板及其制造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5195314B2 (ja) * | 2008-11-06 | 2013-05-08 | 富士電機株式会社 | 半導体装置の製造方法 |
US8314487B2 (en) * | 2009-12-18 | 2012-11-20 | Infineon Technologies Ag | Flange for semiconductor die |
WO2012108073A1 (ja) | 2011-02-08 | 2012-08-16 | 富士電機株式会社 | 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール |
JP6201828B2 (ja) * | 2014-03-10 | 2017-09-27 | 三菱マテリアル株式会社 | 放熱板付パワーモジュール用基板の製造方法 |
JP6361532B2 (ja) * | 2015-03-10 | 2018-07-25 | 三菱マテリアル株式会社 | 放熱板付パワーモジュール用基板の製造方法 |
JP2018195717A (ja) * | 2017-05-17 | 2018-12-06 | 富士電機株式会社 | 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法 |
WO2019138744A1 (ja) * | 2018-01-10 | 2019-07-18 | 住友電気工業株式会社 | 複合部材、放熱部材、半導体装置、及び複合部材の製造方法 |
JP2021090030A (ja) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6875588B1 (ja) * | 2020-09-18 | 2021-05-26 | 住友電気工業株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201895A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置 |
JPH10150124A (ja) * | 1996-03-21 | 1998-06-02 | Furukawa Electric Co Ltd:The | 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置 |
JP2003031718A (ja) * | 2001-07-11 | 2003-01-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2005191149A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
-
2005
- 2005-09-20 JP JP2005272373A patent/JP4560645B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201895A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置 |
JPH10150124A (ja) * | 1996-03-21 | 1998-06-02 | Furukawa Electric Co Ltd:The | 発熱半導体デバイス搭載用複合基板とそれを用いた半導体装置 |
JP2003031718A (ja) * | 2001-07-11 | 2003-01-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2005191149A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106624682A (zh) * | 2015-11-02 | 2017-05-10 | 同和金属技术有限公司 | 散热板及其制造方法 |
TWI681825B (zh) * | 2015-11-02 | 2020-01-11 | 日商同和金屬技術有限公司 | 散熱板及其製造方法 |
CN106624682B (zh) * | 2015-11-02 | 2020-05-19 | 同和金属技术有限公司 | 散热板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007088045A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4560645B2 (ja) | 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 | |
JP4207896B2 (ja) | 半導体装置 | |
CN110383468B (zh) | 带散热片的功率模块用基板 | |
US9786577B2 (en) | Power module substrate, heat-sink-attached power-module substrate, and heat-sink-attached power module | |
EP2306512B1 (en) | Heat radiator and power module | |
US10068829B2 (en) | Power-module substrate unit and power module | |
US7038313B2 (en) | Semiconductor device and method of manufacturing the same | |
US10453772B2 (en) | Heat-sink-attached power-module substrate and power module | |
US20160254209A1 (en) | Power-module substrate with heat-sink and manufacturing method thereof | |
JP4793622B2 (ja) | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 | |
US20090145642A1 (en) | Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module | |
EP3358615B1 (en) | Silicon nitride circuit board and semiconductor module using same | |
JP4683043B2 (ja) | 半導体装置の製造方法 | |
JP7204962B2 (ja) | セラミックス回路基板および半導体モジュール | |
CN110383469B (zh) | 带散热片的功率模块用基板 | |
JP4458028B2 (ja) | 半導体装置 | |
JP5914968B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法 | |
CN109478538B (zh) | 电路基板以及半导体模块 | |
JP5011587B2 (ja) | 放熱板の製造法 | |
JP4560644B2 (ja) | はんだ引けを改善した半導体基板用放熱板 | |
JP5130533B2 (ja) | 突起を有する半導体基板用放熱板およびその製造方法 | |
JP2006269572A (ja) | 熱電変換モジュール、回路基板及び熱電変換モジュールの製造方法 | |
JP2019140198A (ja) | 回路基板付きヒートシンク | |
JP2002043475A (ja) | 放熱構造体 | |
JP2002252433A (ja) | セラミックス回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100705 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4560645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |