JP4458028B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4458028B2
JP4458028B2 JP2005343548A JP2005343548A JP4458028B2 JP 4458028 B2 JP4458028 B2 JP 4458028B2 JP 2005343548 A JP2005343548 A JP 2005343548A JP 2005343548 A JP2005343548 A JP 2005343548A JP 4458028 B2 JP4458028 B2 JP 4458028B2
Authority
JP
Japan
Prior art keywords
semiconductor element
solder layer
semiconductor device
diffusion plate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005343548A
Other languages
English (en)
Other versions
JP2007150040A (ja
Inventor
泰 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005343548A priority Critical patent/JP4458028B2/ja
Publication of JP2007150040A publication Critical patent/JP2007150040A/ja
Application granted granted Critical
Publication of JP4458028B2 publication Critical patent/JP4458028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、モータを制御するインバータ等の電力変換機器に使用する半導体装置に関するものである。
従来の半導体装置における半導体素子基体を支持する部材は半導体装置の一電極を兼ねる場合が多かった。例えば、パワートランジスタチップを銅ベース板上に半田材により固着したパワートランジスタ装置では、銅ベース板はトランジスタのコレクタ電極と支持部材を兼ねる。このような半導体装置では、数アンペア以上のコレクタ電流を流すことができるため、トランジスタチップの発熱量も大きくなる。半導体素子を安全かつ安定に動作させるためには、半導体装置の動作時に発生する熱を外部に効率よく放散させる必要がある。この熱放散は通常発熱源である半導体素子基体からこれと固着された各部材を経由して装置外部へ熱伝達されることで達成される。半導体装置ではこの熱伝達経路中に、絶縁体及び半導体素子基体とを接着する部分等に用いられた半田層等の固着材層を含む。
このような半導体装置には稼動時や休止時に伴う熱ストレスが繰返し印加され、最終的に半田層の熱疲労破壊を生ずるに至る。このような課題の解決のため特許文献1には、アルミニウムベース板上に、線膨張率が調整された複合材料からなる熱拡散部材を介して、半導体素子が半田層により固着された半導体装置が開示されている。このような構成とすることで、半導体装置の動作時における半導体素子の発熱による温度上昇によって半田層に働く熱応力が、直接半導体素子をアルミベース板上に半田付けする場合に比べて緩和され、長寿命化されるというものであった。
特開平11−354687号公報 (図1)
このような半導体装置においては、特に半田層の厚みのバランスに配慮していないため、半導体素子や熱拡散部材が傾いて搭載されると、半導体素子や熱拡散部材のコーナー部で半田厚みが極めて小さい箇所が発生し、長期信頼性を確保できないという不具合があった。すなわち、半田厚みの小さい箇所では温度サイクルによる半導体素子や半田層に加わる応力が過大となり、特に半導体素子を100μm以下と薄くした場合には、半田層に亀裂の発生があるだけでなく、半導体素子が破損してしまう恐れがあり、そのための手直しや市場流出防止のための検査が必要であった。
上述したような事情があるため、少々の厚みのバラツキがあっても上記のような不具合を回避できるように半田層の厚みを十分大きく設定すればよいが、半導体素子から発生する熱はこの半田層を経由して外部に伝達されるため、半田層の厚みが大きくなるということはそれだけ熱抵抗が大きくなり、十分な放熱ができなくなることで半導体素子の温度上昇を招来し、思ったほどの長寿命化が果たせない。特に半田は銅やアルミニウム等の金属に比べて熱伝導率が低く、半導体素子の温度上昇に与える影響は大きい。
この発明は、上述のような課題を解決するためになされたもので、その目的は、半田層の寿命を向上させ、かつ半導体素子にかかる応力を軽減し、厚みの小さい半導体素子の破損が防止できる半導体装置を提供しようとするものである。
前記の目的を達成するために、本発明に係る半導体装置は、導電体からなるベース板と、上記ベース板上に第1の半田層を介して固着された熱拡散板と、上記熱拡散板上に第2の半田層を介して固着された平面形状が四角形の半導体素子とを備えた半導体装置であって、上記熱拡散板は、上記半導体素子の各辺の長さ方向に沿った長さは上記半導体素子の各辺の長さより大きく、上記半導体素子の対角線に沿った長さは上記半導体素子の対角線の長さより小さい形状であり、それにより上記熱拡散板の四隅において上記第1の半田層と上記第2の半田層とがつながっていることを特徴とする。
上記のような構成としたため、本発明に係る半導体装置は、半導体素子の四隅の半田層における亀裂の発生を防止できるとともに、半導体素子の温度上昇を軽減できる。
<実施の形態1>
以下、本発明の実施の形態1を図に基づいて説明する。図1は本発明に係る半導体装置の実施の形態1を示す平面図(a)及びA−A断面図(b)である。平面図においては便宜上モールド樹脂を省略している。
図1において、銅又は銅合金からなり、相対向する2つの平行な主面を有し、厚みが2〜3mmで20mm×40mmの長方形のベース板1の上面には、例えばニッケルめっきされたモリブデンからなる厚さ200μmの熱拡散板2が、厚みが100μm程度の第1の半田層3aにより略平行に半田付けされている。このような熱拡散板2は、両面にニッケルめっきされたフープ材のモリブデンをプレス加工で打ち抜くことで成型できる。熱拡散板2の上にはさらに半導体素子4がやはり厚みが100μm程度の第2の半田層3bにより略平行に半田付けされている。半導体素子4は、その平面形状が一辺の長さが10mmから15mmの正方形又は長方形で、厚みが50μmから200μmである。半導体素子の面積と厚みは半導体素子の特性と密接な関係がある。一般に高い耐電圧特性を得ようとすれば半導体素子の厚みは大きい方がよいが、反面厚みが大きいほど電力損失は大きくなる。例えば、600Vの耐電圧特性を有する半導体素子では60μmの厚みで十分であるが、1200Vの耐電圧特性を得るためには半導体素子の厚みは130μm必要とする。
アルミニウムからなる直径300〜400μmの金属細線5が半導体素子4の表面電極と第1の外部接続端子6との間を電気的に接続している。また、ベース板1には第2の外部接続端子7が半田付けや超音波接合により固着され、電気的にも接続されている。第1の外部接続端子6及び第2の外部接続端子7は銅又は銅合金が用いられ、厚みは0.5〜1mmである。そして、これらベース板1、熱拡散板2、半導体素子4、金属細線5、第1の外部接続端子6及び第2の外部接続端子7はモールド樹脂8により被覆されている。ベース板1の下面には絶縁層9及び保護層10が設けられている。この絶縁層9はその厚みが0.1〜0.5mmで、ベース板1とこの半導体装置が取り付けられるフィン等の放熱部材との間の絶縁を確保するものである。
図2は図1のB−B断面図であって、ベース板1、熱拡散板2及び半導体素子4相互の接合構造を詳述したものである。熱拡散板2はその平面形状が半導体素子4よりもやや大きい正方形又は長方形であるが、その四隅は面取りがなされ、図2に示されたように四角形の対角線の長さを半導体素子4のそれより小さくしている。そうすることによって、図示されたように、熱拡散板2の上下の第1の半田層3a及び第2の半田層3bは半導体素子4の四隅において互いに繋がった構造が得られ、当該部分の半田層3の全厚みを約400μm程度としている。
一般的に、材料が異なることによる線膨張率の相違があるため、半導体素子の発熱による温度上昇及び下降に伴い、半導体素子4と熱拡散板2との間ならびに熱拡散板2とベース板1との間には応力が生じる。この応力は両者の間に存在する第1の半田層3a及び第2の半田層3bが吸収することになるため、温度サイクルにより第1の半田層3a及び第2の半田層3bに疲労が蓄積し、特にこのような応力が集中する半導体素子の四隅における第1の半田層3a及び第2の半田層3bにおいて亀裂が発生しやすい。例えば半田層の厚みが50μm以下の従来の半導体装置で−40℃から125℃のヒートサイクル試験を行ったところ、100サイクル以下で半導体素子の四隅における半田層に亀裂が発生している。ここで発生した亀裂は温度サイクルにより半導体素子の中央部に向かって進展していく。亀裂が大きく進展すると、半導体素子の電気的特性及び機械的特性に悪影響を与えるため、第1の半田層及び第2の半田層のそれぞれの厚みを100μmより大きく、例えば200μmとし、このような応力を分散させる必要がある。
しかしながら一方では、第1の半田層及び第2の半田層の厚みを大きくすると、半導体素子の放熱特性及び電気的特性に悪影響を与えていた。例えばモリブデンの熱伝導率は130W/mKであるのに対して代表的な半田の熱伝導率はおよそ50W/mKであり、またモリブデンの比抵抗は5.2μΩ/cmであるのに対して代表的な半田の比抵抗は14.5μΩ/cmである。このように半田は一般の金属に比較して熱伝導率や比抵抗の逆数である電気伝導度が低いため、半田層の厚みを大きくすると、導通状態での半導体装置の電力損失が増大し、半導体素子からの発熱の放散が不十分であった。そのことが半導体素子の一層の温度上昇を招来し、半導体装置の寿命を更に悪化させていた。
本実施の形態にかかる半導体装置においては、上記のように半導体素子4の少なくとも四隅における半田層3の全厚みのみを大きくしたため、半田層の厚みのバラツキが多少あったとしても、応力が集中する半導体素子の四隅において熱膨張率の差による応力は分散され、よって半田層の歪が軽減されるため、半田層の亀裂は抑制され、半導体装置の長寿命化が図られる。一方、四隅以外の部分においては、半導体素子4とベース板1との間には熱拡散板2が介在し、半田層の全厚みが熱拡散板2の厚みだけ小さくなるので、半導体素子4の電気的特性及び放熱特性への悪影響はほとんどみられない。また、熱拡散板2がベース板1及び半導体素子4に平行に配置され熱拡散板上下の第1の半田層3a及び第2の半田層3bの厚みが十分確保されている限りにおいては、四隅以外の部分では上記応力の集中はなく、亀裂の発生も見られない。
半田材料としては、例えばSn−3Ag−0.5Cu等のSn系の材料を用いるが、アルミニウム(Al)、アンチモン(Sb)、銀(Ag)等を0.5%から3%程度含有させることで、半田内に直径数μmの分散析出層を出現させることができる。このような分散型の析出物を半田層に有することで、半田層の長期信頼性を大幅に改善できる。そのメカニズムは、半田層に歪が生じ、転位が結晶面に平行に進行するときに、析出物のところで転位の進展が妨げられ、半田の塑性変形が生じにくくなるという作用による。析出相の形状としては球状がよく、大きさは数μm程度で、10μm以内に複数の析出物が含まれる程度の密度で半田層内に存在すれば、上記のような作用を生じさせることができる。このような半田を用いることで、降伏点が上昇し半田層の寿命が長くなるため、半田層の厚みを100μm以下としても半導体装置として十分な信頼性を確保できる。
本発明の要旨からすれば、熱拡散板2は対角線方向の長さが半導体素子4のそれより短ければよいわけであるが、辺の長さは半導体素子4のそれより大きくなくても、本発明の範囲に属することは言うまでもないことであるが、本実施例のように辺の長さは半導体素子4のそれより大きいほうが、半導体素子4の発熱を垂直方向だけでなく水平方向にもより多く伝達できるため、熱抵抗を抑制でき望ましい。また、熱拡散板2の材質は、熱伝導性と電気伝導性とが良好な材料であればよいが、応力緩和の観点からは、本実施例のようにベース板1の材料である銅(線膨張率:17ppm/K)と半導体素子4の材料であるシリコン(線膨張率:3ppm/K)との間の線膨張率を有するモリブデン(線膨張率:5ppm/K)であるほうが望ましい。すなわち、直接銅等のベース板に半導体素子が半田付けされる構成では、樹脂封止のためのトランスファーモールド工程のプロセス温度である180℃において、半導体素子にかかる熱応力は例えば300MPaを超える場合があるが、本実施例のような構成である場合には、半導体素子にかかる熱応力は約120MPaと大幅に低減する。
<実施の形態2>
上述したように、本発明の効果が最大限に発揮されるためには、熱拡散板2がベース板1及び半導体素子4に平行に配置され、熱拡散板上下の第1の半田層3a及び第2の半田層3bの厚みが十分確保されていることが望ましい。さらに厳しい条件においても、高い信頼性を確保するためである。それを担保するための形態を実施の形態2として図3及び図4に示す。図3は本発明に係る半導体装置の実施の形態2を示す平面図(a)及びそのC−C断面図(b)であり、図4はそこに用いられている熱拡散板2の平面図(a)及びそのD−D断面図(b)である。図4に示されるように、熱拡散板2の4箇所の上下に高さ100μmの突起2aを設けている。突起2aの配設位置は半導体素子の四隅を避け、前記四隅から少なくとも1mm以上隔てた内側の少なくとも3箇所に設けることが望ましい。このように熱拡散板2の上下に突起2aを設けることにより、必要な半田厚みが確保でき、かつ四隅における半田層の歪量の増大を避けることができ、半田層の長期信頼性を確保できる。
上記の熱拡散板2においては上下の突起2aが対応するように設けられているが、図5のような形状とすることも可能である。図5は図3に用いられている熱拡散板2の変形例の平面図(a)及びそのE−E断面図(b)であるが、熱拡散板の上下の面にはそれぞれに4個の突起2aと4個の窪み2bとが熱拡散板の四隅のやや内側に設けられており、上面の突起2aは下面の窪み2bに対応した位置に設けられ、下面の突起2aは上面の窪み2bに対応した位置に設けられている。このような形状の熱拡散板2は一般にプレス加工により成型されるが、この変形例のような構成とすれば、熱拡散板2の成型と共に突起も同時に形成できるので、製造工程が簡略化でき、安価な熱拡散板を製作できる。
以上、本発明の具体的な実施形態を説明したが、本発明はこれらに限らず種々の改変が可能である。例えば、上記実施の形態において熱拡散板2の平面形状はは四角形であるが、円形であってもその直径が四角形である半導体素子の対角線の長さより短ければ、本発明の範囲に含まれる。また、その材質はモリブデンであるが、ベース板の材料である銅(線膨張率:17ppm/K)と半導体素子4の材料であるシリコン(線膨張率:3ppm/K)との間の線膨張率を有し熱伝導性と電気伝導性とが良好な材料であれば、本発明の範囲に含まれる。このような材料としては他にタングステンや鉄ニッケル合金、銅モリブデン合金、銅タングステン合金等の合金やセラミックフィラー又はカーボンファイバを銅又はアルミニウムで鋳くるんだFRM材料がある。
本発明に係る半導体装置の実施の形態1を示す平面図(a)及びそのA−A断面図(b)である。 図1のB−B断面図である。 本発明に係る半導体装置の実施の形態2を示す平面図(a)及びそのC−C断面図(b)である。 本発明に係る半導体装置の実施の形態2に使用されている熱拡散板の平面図(a)及びそのD−D断面図(b)である。 本発明に係る半導体装置の実施の形態2に使用されている熱拡散板の変形例の平面図(a)及びそのE−E断面図(b)である。
符号の説明
1 ベース板、 2 熱拡散板、 2a 突起、 2b 窪み、 3 半田層、 3a 第1の半田層、 3b 第2の半田層、 4 半導体素子、 5 金属細線、 6 第1の外部接続端子、 7 第2の外部接続端子、 8 モールド樹脂、 9 絶縁層、 10 保護層。


Claims (3)

  1. 導電体からなるベース板と、
    前記ベース板上に第1の半田層を介して固着された熱拡散板と、
    前記熱拡散板上に第2の半田層を介して固着された平面形状が四角形の半導体素子と、
    を備えた半導体装置であって、
    前記熱拡散板は、前記半導体素子の各辺の長さ方向に沿った長さは前記半導体素子の各辺の長さより大きく、前記半導体素子の対角線に沿った長さは前記半導体素子の対角線の長さより小さい形状であり、それにより前記熱拡散板の四隅において前記第1の半田層と前記第2の半田層とがつながっていることを特徴とする半導体装置。
  2. 前記熱拡散板の表面及び裏面には突起が形成されていることを特徴とする請求項1記載の半導体装置。
  3. 前記突起の形成された面の反対側の対応部分は窪みとなっていることを特徴とする請求項2記載の半導体装置。


JP2005343548A 2005-11-29 2005-11-29 半導体装置 Active JP4458028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343548A JP4458028B2 (ja) 2005-11-29 2005-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343548A JP4458028B2 (ja) 2005-11-29 2005-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2007150040A JP2007150040A (ja) 2007-06-14
JP4458028B2 true JP4458028B2 (ja) 2010-04-28

Family

ID=38211067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343548A Active JP4458028B2 (ja) 2005-11-29 2005-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4458028B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203896B2 (ja) * 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法
CN104137252B (zh) * 2012-02-22 2017-07-14 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2014041876A (ja) * 2012-08-21 2014-03-06 Mitsubishi Electric Corp 電力用半導体装置
JP6128005B2 (ja) * 2014-02-18 2017-05-17 株式会社デンソー 半導体装置
JP6038270B1 (ja) * 2015-12-22 2016-12-07 有限会社 ナプラ 電子装置
CN114423557A (zh) * 2019-10-23 2022-04-29 阿尔法装配解决方案公司 用于电子组件的工程化材料

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130252U (ja) * 1984-07-25 1986-02-24 三洋電機株式会社 半導体装置
JPH11150213A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体装置
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP2002217364A (ja) * 2001-01-15 2002-08-02 Nissan Motor Co Ltd 半導体実装構造

Also Published As

Publication number Publication date
JP2007150040A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
KR101194429B1 (ko) 반도체장치 및 그 제조방법
CN109314063B (zh) 电力用半导体装置
JP2007311441A (ja) パワー半導体モジュール
JP6627988B2 (ja) 半導体パッケージ
WO2017073233A1 (ja) 電力用半導体装置
JP4458028B2 (ja) 半導体装置
JP3988735B2 (ja) 半導体装置及びその製造方法
JP4478049B2 (ja) 半導体装置
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
JP6305176B2 (ja) 半導体装置及び製造方法
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
JP2014175454A (ja) 電力用半導体装置および電力用半導体装置の製造方法
US12009332B2 (en) Semiconductor device having high yield strength intermediate plate
JP2006190728A (ja) 電力用半導体装置
US11270929B2 (en) Semiconductor device
JPH11214612A (ja) パワー半導体モジュール
JP2012059876A (ja) 半導体モジュール及びその製造方法
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
JP4797492B2 (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP5777203B2 (ja) パワーモジュール
JP5724415B2 (ja) 半導体モジュール
JP6452748B2 (ja) 積層部材の製造方法
JP2015115349A (ja) 半導体装置
WO2021240944A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R151 Written notification of patent or utility model registration

Ref document number: 4458028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250