JP2007311441A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2007311441A
JP2007311441A JP2006137219A JP2006137219A JP2007311441A JP 2007311441 A JP2007311441 A JP 2007311441A JP 2006137219 A JP2006137219 A JP 2006137219A JP 2006137219 A JP2006137219 A JP 2006137219A JP 2007311441 A JP2007311441 A JP 2007311441A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
ceramic
thermal expansion
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006137219A
Other languages
English (en)
Other versions
JP4967447B2 (ja
Inventor
Ryoichi Kajiwara
良一 梶原
Kazuhiro Suzuki
和弘 鈴木
Toshiaki Ishii
利昭 石井
Kazutoshi Ito
和利 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006137219A priority Critical patent/JP4967447B2/ja
Priority to US11/749,211 priority patent/US7608917B2/en
Priority to CNB2007101049195A priority patent/CN100555627C/zh
Publication of JP2007311441A publication Critical patent/JP2007311441A/ja
Application granted granted Critical
Publication of JP4967447B2 publication Critical patent/JP4967447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】モジュール温度が１７５℃〜２５０℃の高温になった場合、セラミック配線基板とデバイスの接合部、あるいはデバイス上部電極と電気的接続導体との接合部の温度サイクルやパワーサイクル信頼性が低下するという問題がある。また、冷却構造体を押し付けて実装する構造では、冷却性能を確保するため押圧力を高めるとデバイスが応力で損傷してしまうという問題がある。使用温度が１７５℃〜２５０℃の高温になった場合でも、デバイスや接合部に機械的な損傷がなく、高温保持信頼性と温度サイクル信頼性に優れたパワー半導体モジュール及びインバータ装置を提供することを目的とする。
【解決手段】デバイスの上下に低熱膨張のセラミック基板を配置し、セラミック基板間に熱膨張率１０ppm ／Ｋ以下の部材を配置した構成とした。さらには、デバイスの周囲に熱膨張率２〜８ppm／Ｋの無機部材を配置した構成とした。
【選択図】図１

Description

本発明は、自動車用途に代表される高温環境で使用される大電流制御用半導体装置に係り、特に半導体デバイスのジャンクション温度が１７５℃〜２５０℃で動作する場合でも接合部や構成部材の耐熱性に優れ、デバイスのオンオフに伴う温度サイクルやパワーサイクルに対する熱疲労寿命に優れたパワー半導体モジュールに関する。
大電流をスイッチング制御するＭＯＳＦＥＴやＩＧＢＴのパワーデバイスとスイッチング時に発生する逆電圧を開放するダイオードから構成されるパワー半導体モジュールは、電力変換器用インバータ装置の主要構成部品として家電から車両用等の幅広い分野で用いられている。近年、自動車分野のモータ制御化が急速に進められる中、その電流制御機器であるパワー半導体モジュールが使用される環境が厳しくなってきており、設置場所が冷却を十分行えない高温雰囲気下であったり、制御する電流容量が増大する方向にある。このため、パワー半導体モジュールの性能として、温度変化の大きい使用環境で長期間に渡り正常動作を確保できる高い信頼性や、大電流通電に伴う素子からの発熱量増大によるデバイスの高温化に耐える高耐熱性が求められている。
従来のパワー半導体モジュール構造としては、絶縁基板の上に導体板を例えば半田で接合して形成し、その導体板にパワーデバイスのＮｉ／Ａｕめっきした裏面電極を鉛フリーの半田で接合し、回路面の主電極と主電極用導体リードとがＡｌまたはＡｕのバンプによって接合され、制御電極と制御電極用導体リードがＡｌやＡｕのワイヤで接続され、エポキシ樹脂にシリカの充填材を充填したモールド樹脂でトランスファーモールド法によりパワー半導体モジュールが絶縁板の底面を露出した状態で封止された構造が知られている
（特許文献１）。このパワー半導体モジュールの冷却は絶縁基板の下に配置された冷却体によって行われる。
また、一方の主面に主電極を有すると共に他方の主面に主電極及び制御電極を有するパワーデバイスとこのパワーデバイスを挟むように設けられ、それぞれ挟む側の面に前記パワーデバイスの電極に接合するための電極パターンが形成された２枚の高熱伝導性絶縁基板とを備え、前記パワーデバイスの電極と前記高熱伝導性絶縁基板の電極パターンとがろう付けにより接合され、外部配線接続用の端子が前記高熱伝導性絶縁基板面に平行に外部にのびるように設けられ、２枚の高熱伝導性絶縁基板の間に絶縁性樹脂を充填した構造が知られている（特許文献２）。また、このデバイス構造において、高熱伝導性絶縁基板に凸部を設け、この凸部の先端部を他方の高熱伝導性絶縁基板に接合した構造も開示されている。パワー半導体モジュールの冷却は上下の高熱伝導性絶縁基板の上下に配置された冷却体によって行われる。
特開２００４−２４７３８３号公報 特開平１０−５６１３１号公報
下側に電極パターンを形成した絶縁基板を配置してパワーデバイスを搭載し、パワーデバイス上面の主回路の電極に導体リードを接合した片面をモールド樹脂で封止した構造では、パワーデバイスが発熱したときの放熱経路が下側に偏るためパワー半導体モジュール内の温度分布が上下非対称となり、またデバイスの上下の部材の熱膨張率を同一に合わせることが困難なため、温度が安定した定常状態や過渡的な状態においてパワー半導体モジュールに反り変形が発生し、デバイスと導体板の接合部に熱歪が発生する。この熱歪はパワーデバイスの動作時に繰り返し発生し、接合部が熱疲労により破断してしまうという問題がある。また、反り変形が発生すると絶縁板と冷却体との密着性が悪くなり、冷却性能が低下してパワーデバイス温度が上昇し、デバイスの損傷やデバイス特性の低下を招くといった問題を生じる。
一方、パワーデバイスを挟むように絶縁配線基板を配置し、パワーデバイスの上下の電極と絶縁配線基板の電極パターンとがろう付けにより接合されたパワー半導体モジュールでは、上下の部材を低熱膨張率の部材で同一に揃えることができ、また上下両面から冷却する構造のため温度分布を上下対称にできる。そのため、パワー半導体モジュールがそり変形を生じることがなく、デバイスと電極パターンの接合に発生する熱歪を小さく抑えることができ、接合部の熱疲労による破断を防ぐことができる。しかし、絶縁配線基板の間に絶縁性の樹脂を充填した場合、樹脂の熱膨張率がパワーデバイスの熱膨張率より大きな材料しかないため、パワー半導体モジュールの温度が樹脂の硬化温度である１５０℃より高い１７５℃〜２５０℃の高温になると樹脂の膨張によって絶縁基板を上下に広げる力が発生し、パワーデバイスと上下の電極パターンとの接合部に大きな引張力が発生し、接合部が破断してしまうという問題がある。これは、樹脂が絶縁配線基板を押し上げるように働く面積が、絶縁配線基板を支える面積、すなわち前記デバイスの接合面積に比べて非常に大きいことが原因している。また、両面冷却のためにパワー半導体モジュールの上下に冷却体を配置し、それらを上下の高熱伝導性絶縁基板に押し付けて冷却性能を確保する構造においては、低温時に押圧力を支える部材がパワーデバイスのみとなって応力が集中し、特に接合面積が小さいパワーデバイスの回路面側が機械的損傷を受け易いという問題がある。また、パワー半導体モジュールの使用温度が２５０℃に近い温度では、樹脂の耐熱性が得られないため絶縁配線基板の間が絶縁性冷媒で満たされた構造が考えられるが、この場合は特にデバイスに加わる押圧力の問題が顕箸となる。押圧力を小さくすれば機械的損傷を防げるが、冷却性能が著しく低下してしまうという別の問題が生じてしまう。
本発明の第１の目的は、絶縁配線基板上にパワーデバイスを接合して搭載したパワー半導体モジュールにおいて、パワー半導体モジュールの使用温度が１７５℃〜２５０℃の高温になった場合でも、パワー半導体モジュールの反り変形を防いでパワーデバイスの接合部に発生する熱応力を低減して熱疲労寿命を大幅に改善でき、しかも絶縁配線基板と冷却体間の密着性を確保して高い冷却性能を維持できるパワー半導体モジュールを提供することである。
本発明の第２の目的は、パワーデバイスを絶縁配線基板で挟みパワーデバイスの電極と電極パターンを接合したパワー半導体モジュールにおいて、パワー半導体モジュールの使用温度が１７５℃〜２５０℃の高温になった場合でも、パワーデバイスの接合部に加わる引張方向の熱応力を低減すると同時に、冷却体の押し付け力で発生するパワーデバイスヘの押圧力を低減し、高信頼のパワー半導体モジュールを提供することである。
第１の目的を達成するために、回路面に形成された主電極と制御電極と、回路面とは反対側の面に形成された裏面電極とを有するパワー半導体デバイスと、セラミック基板の両面に金属パターンが形成され、該金属パターンと前記パワー半導体デバイスの裏面電極とが接合されたセラミック配線基板と、セラミック基板の両面に金属パターンが形成され、該金属パターンと前記パワー半導体デバイスの主電極及び制御電極とが接合されたリード部材と、前記セラミック配線基板のパワー半導体デバイスと接合されていない側の金属パターン及び前記リード部材のパワー半導体デバイスと接合されていない側の金属パターンが外部に露出するように、前記セラミック配線基板，パワー半導体デバイス及びリード部材を封止する熱膨張率が１０ppm ／Ｋ以下のモールド樹脂とを有することを特徴とするパワー半導体モジュールとした。また、前記リード部材の上の前記モールド樹脂に埋設されるかその上部に接着された低熱膨張セラミック基板から構成されたパワー半導体モジュールとした。
セラミック配線基板とリード部材を同様の構成とし、その間を熱膨張率が１０ppm ／Ｋ以下のモールド樹脂で封止した構成とすることによりモジュールが高温になった場合でも反り変形を抑制できる構造とした。また、セラミック配線基板の反対側に低熱膨張のセラミック基板を配置したことで、パワー半導体モジュールの縦構造の部材構成を熱膨張率的にほぼ上下対称にすることができ、モジュールが高温になった場合でも反り変形の発生を抑制することができ、パワー半導体デバイスの接合部の熱疲労による破断を防止できる。また、冷却体との間に隙間を生じることがなく、広い温度域に渡って冷却性能を高い状態に維持できる。
第２の目的を達成するために、低熱膨張セラミック基板の両面に電気良導体の金属パターンが形成されたセラミック配線基板と、少なくとも１個のパワー半導体デバイスと、熱膨張率が２〜６ppm ／Ｋで絶縁性の無機部材と、熱膨張率が１０ppm ／Ｋ以下の絶縁性樹脂部材とから成り、前記セラミック配線基板が前記デバイスの上下に配置され、前記デバイスの上下の電極が上下の金属パターンに固相温度２６０℃以上で降伏強度が金属パターンの材質より高い合金相で接合され、前記デバイスの周囲に前記無機部材が配置され、セラミック配線基板間の空間が前記樹脂部材で充填された構成のパワー半導体モジュールとした。
さらには、前記無機部材を上下のセラミック配線基板に前記デバイスの接合材と同様の合金層で接合した構成とした。
セラミック配線基板間にパワー半導体デバイスの他に前記デバイスと同等の熱膨張率を有する絶縁性の無機部材を配置しているため、セラミック配線基板間に樹脂を充填したときの樹脂で埋める空間が少なくなっており、パワー半導体モジュールが高温になったときに樹脂が膨張してセラミック配線基板を押し上げる力が小さくなるため、前記デバイスの接合部が破断することがなくなるのである。一方、パワー半導体モジュールが低温になったときに、外部の冷却体から加えられる押圧力を前記デバイスと前記無機部材が支えることになるため、圧力の分散が図られて前記デバイスが破損する可能性を低減できるのである。
さらに、前記無機部材を上下のセラミック配線基板に接合した構造では、樹脂が膨張したときにセラミック配線基板を押し上げる力を前記デバイスの接合部と前記無機部材の接合部で分担して受け持つため、各接合部に加わる引張応力が小さくなり、接合が破断することを防ぐことが可能となるのである。
本発明によれば、パワー半導体デバイスの上下に低熱膨張のセラミック基板を配置し、その基板間に熱膨張率が１０ppm ／Ｋ以下の低熱膨張部材を配置し配置したことにより、パワー半導体モジュールの使用温度が１７５℃〜２５０℃の高温になった場合でも、セラミック配線基板上にパワーデバイスを接合して搭載したパワー半導体モジュールの反り変形を防いでパワーデバイスの接合部に発生する熱応力を低減して熱疲労寿命を大幅に改善でき、しかもセラミック配線基板と冷却体間の密着性を確保して高い冷却性能を維持できるパワー半導体モジュールを提供できるのである。
さらには、デバイスの周辺に熱膨張率２〜８ppm ／Ｋの無機部材を配置したことにより、パワー半導体デバイスをセラミック配線基板で挟みパワーデバイスの電極と電極パターンを接合したパワー半導体モジュールにおいて、パワー半導体モジュールの使用温度が
１７０℃〜２５０℃の高温になった場合でも、パワーデバイスの接合部に加わる引張方向の熱応力を低減すると同時に、冷却体の押し付け力で発生するパワーデバイスヘの押圧力を低減し、高信頼のパワー半導体モジュールを提供できるのである。
以下、本発明の実施例を図面を用いて詳細に説明する。
図１は、各１ヶのパワートランジスターデバイスとダイオードデバイスから構成された本発明によるパワー半導体モジュールの一実施例を示す。（ａ）はモジュールの断面図、
（ｂ）は上側セラミック配線基板のデバイス側の面の金属パターンを透視した図、（ｃ）は上側配線基板と樹脂を除去したときの上面図、（ｄ）は下側配線基板の上面図である。図において、低熱膨張セラミック基板３の上下にＣｕからなる金属パターン４，５，６が形成されたセラミック配線基板８の上にＩＧＢＴチップ１とダイオードチップ２が
ＳｎＳｂＡｇＣｕからなる高温半田１７で接合されている。金属パターン４，５，６の表面には厚さ約５μｍの無電解Ｎｉ−Ｐめっきが施され、各チップのＡｌ電極の表面にも同様の無電解Ｎｉ−Ｐめっきが施されている。無電解Ｎｉ−Ｐめっき同士がＳｎ−３５Ｓｂ−１１Ａｇ−９Ｃｕの合金で接合された構造となっている。これらチップの上側の電極はＴｉ／Ｎｉの層を介して、下と同様のＳｎＳｂＡｇＣｕからなる高温半田で上側の低熱膨張セラミック基板９に形成されたＣｕからなる金属パターン１０に接合されている。金属パターン上には下側と同様に無電解Ｎｉ−Ｐめっきが施されている。各チップの周囲には、Ｓｉ3Ｎ4セラミックからなり上下面にＴｉ／Ｎｉのメタライズが施された絶縁性の無機部材１３，１４，１５，１６がセラミック配線基板８，１２に挟まれた空間を埋めるように配置され、両配線基板の金属パターンに各チップの接合材と同じＳｎＳｂＡｇＣｕ高温半田で接合されている。Ｓｉ3Ｎ4セラミックの熱膨張率は約３ppm ／Ｋで、ＩＧＢＴやダイオードチップの熱膨張率とほぼ同等である。上下のセラミック配線基板の金属パターンには、外部入出力端子としてＣｕからなる金属リード（入力端子，制御端子，出力端子）２１，２２，２３が接合されている。熱膨張率が１０ppm ／Ｋ以下となるように低熱膨張の無機フィラーを高い比率で配合した熱硬化性のモールド樹脂が、金属リードの一部とセラミック配線基板の外側の金属パターン６，１１の面が露出状態で形成されている。IGBTチップの回路側の電極は主電極２６と制御電極２５からなっており、それぞれの電極は絶縁分離されたそれぞれの金属パターン４，５に接合されている。図２は、図１のパワー半導体モジュールを上から見た図である。樹脂でモールドされた上面には無電解Ｎｉ−Ｐめっきされた金属パターン１１が表面に露出し、入力端子２１，制御端子２２，出力端子
２３が樹脂から突き出すように形成されている。図３は、図２のパワー半導体モジュールを２個組合わせて、直流を変動波形に変換するインバータ構成を示す。この構成を２組用意すれば、直流電流を交流電流に変換するインバータ装置が得られる。
本実施例によれば、セラミック配線基板をパワー半導体デバイスの上下に配置して構成部材の熱膨張率が上下対称となるように構成しているため大きな反り変形が発生せず、デバイス周辺にはデバイスと同等の熱膨張率を有する無機部材を配置してセラミック配線基板間に働く圧縮や引張の力をデバイスやその接合部以外に分散させることができ、その結果、モジュールが低温から高温に変動したときのデバイスの接合部に発生する熱歪を低減することができ、熱疲労寿命の大幅な長寿命化や、２００℃を超える温度に曝されたときの耐熱性を得られるのである。また、接合材料をＳｎ−３５Ｓｂ−１１Ａｇ−９Ｃｕ合金とし、接合される面のメタライズ構成をＮｉあるいは無電解Ｎｉ−Ｐとしたことにより、高温での化合物成長の抑制や高温での強度低下を防ぐことができ、長時間に渡り高温に曝された場合でも接合部が強度的に劣化することがなく、高温信頼性に優れたパワー半導体モジュールを提供できるのである。
図４は、パワー半導体モジュールの上側の電気的接続導体を下側のセラミック配線基板の構成部材と同じにした本発明によるパワー半導体モジュールの他の実施例を示す。(ａ)はパワー半導体モジュールの断面図、（ｂ）はモジュールからモールド樹脂を除去した時の上面図である。図において、ＡｌＮの低熱膨張セラミック基板６３の両面にＡｌからなる金属パターン６４，６５，６６，６７，６８，６９が形成され、その表面には無電解
Ｎｉ−Ｐめっきが施されている。金属パターン６４，６５の上には、ＩＧＢＴチップとダイオードチップが１対ずつ接合して搭載され、それぞれのチップを挟むようにＳｉ3Ｎ4の無機部材６２が配置されて接合・搭載されている。その上には、１対のチップと無機部材を覆う小さい寸法のセラミック配線基板７５が配置され、チップおよび無機部材が配線基板７５の金属パターン７２に接合されている。チップ上のセラミック配線基板７５の下側の金属パターンは、セラミック基板７１からはみ出すように形成された導体部材７３，
７６によって、下側のセラミック配線基板７０の金属パターンに接続されている。また、下側の基板の金属パターンには外部入出力端子としての金属リード７７，７８，７９，
８０，８１が接合されている。下側のセラミック配線基板の片側には、上側のセラミック配線基板をわずかに覆うような高さまで、熱膨張率が１０ppm ／Ｋ以下となるように調整された熱硬化性のモールド樹脂が形成されている。
本実施例によれば、デバイスの上下に熱膨張率がほぼ同等に調整された低熱膨張のセラミック配線基板が配置されているため、デバイスがある領城での反り変形が生じることがなく、配線基板自体も低熱膨張であるためデバイスの接合部に大きな熱歪が発生せず、高信頼のパワー半導体モジュールを提供できる。また、上下のセラミック配線基板を、デバイスの他に低熱膨張の無機部材でも一体となるように接合・補強しているため、押圧力や樹脂が膨張した特に発生する引張り力がデバイスの接合部に全てかかるということが無くなり、接合部やデバイスの損傷を防げるという効果があるのである。なお、部分的にセラミック配線基板と樹脂が上下非対称になっている領城があるが、樹脂のモールド厚さがデバイスと上部のセラミック配線基板の厚さ分程度と薄くできるため、モジュール全体の反り変形を小さくでき、下側のセラミック配線基板に冷却体を密着させて冷却する実装構造の場合に両者の間に発生する隙間を狭くでき、冷却性能の大幅な低下を防ぐことができるという利点がある。
図５は、図４のパワー半導体モジュール構造において、上側のセラミック配線基板の上に、下側のセラミック配線基板と同等寸法の低熱膨張セラミック基板を配置して樹脂でモールドしたパワー半導体モジュールの断面構造を示す。図において、ＡｌＮのセラミック基板とＡｌ金属パターンから構成されたセラミック配線基板９１の上にはパワー半導体デバイスと低熱膨張の無機部材が接合して搭載され、その上に小さい寸法の電気的接続用のセラミック配線基板が接合して搭載されている。その上に隙間を空けてＡｌＮのセラミック基板９３が配置され、そのセラミック基板を覆うようにモールド樹脂９２が形成されている。
本実施例によれば、モジュールの上側に低熱膨張のセラミック基板を配置したことで熱膨張率的に上下対称の構成とすることができ、パワー半導体モジュールのそり変形を防いで冷却性能の低下や配線基板とデバイスの接合部の熱疲労寿命の低下を防いで高信頼のパワー半導体モジュールを提供できるのである。また、本実施例では、低熱膨張性のセラミック基板をモールド樹脂に埋設させた構造としたが、モールド樹脂からセラミック基板の片面が外部に露出する構造や、モールド樹脂の上にセラミック基板が接着する構造としても良い。
図６は、構成部材に低熱膨張率の樹脂を使わないで構成した本発明によるパワー半導体モジュールの他の一実施例を示す。図において、パワー半導体デバイス１０１，１０２を挟むようにセラミック配線基板１０４，１０５が接合して配置され、デバイスの周辺には低熱膨張の無機部材１０３が配置され上下のセラミック配線基板に接合して固着されている。この接合体は、上下に高熱伝導部材１０７，１０８を配置した気密容器１０６に封入されている。気密容器には、セラミック部材１０９，１１０で電気的に気密容器と絶縁された複数の入出力端子１１１，１１３が設置されている。また、気密容器内にはＳＦ6 などの絶縁性ガスかあるいは高沸点の絶縁性液体が封入されている。図７は、図６の半導体モジュールを冷却板で加圧実装した状態を示す図である。図において、複数の電気的入出力端子１１１，１１２，１１３，１１４，１１５は気密容器から左右に突き出るようにセラミック部材で絶縁されて形成されている。冷却板１１６，１１７で気密容器を挟んで押し付け圧力を加え、高熱伝導部材１０７，１０８で内部の接合体を挟んで固定している。
本実施例によれば、構成部材を全て無機部材としているため、モジュールの耐熱性を
２５０℃以上に上げることが可能で、高耐熱性のパワー半導体モジュールを提供することができる。また、外の冷却体を強い力で押し付けてもデバイスの周囲に配置した無機部材が圧力を支えてくれるため、デバイスが損傷することを防止できるのである。また、パワー半導体モジュールの接合体と気密容器の金属部材とが接合されないため、両者の熱膨張率の差により発生する熱応力によってモジュールが損傷することがなく、２５０℃以上の高温域まで使用可能で、かつ高信頼のパワー半導体モジュールを提供できるのである。
本発明によるパワー半導体モジュールの一実施例。 図１のパワー半導体モジュールの上面図。 図１のパワー半導体モジュールを組立てた１相分のインバータ装置の一構成例。 本発明によるパワー半導体モジュールの他の一実施例。 本発明によるパワー半導体モジュールの他の一実施例。 本発明によるパワー半導体モジュールの他の一実施例。 図６のパワー半導体モジュールの実装の一実施例。
符号の説明
１…ＩＧＢＴチップ、２…ダイオードチップ、３，９…低熱膨張セラミック基板、４，５，６，１０，１１…金属パターン、８，１２…セラミック配線基板、１３，１４，１５，１６…無機部材、１７…高温半田、２１，２２，２３…金属リード、２５…制御電極、２６…主電極。

Claims (15)

  1. 回路面に形成された主電極と制御電極と、回路面とは反対側の面に形成された裏面電極とを有するパワー半導体デバイスと、
    セラミック基板の両面に金属パターンが形成され、該金属パターンと前記パワー半導体デバイスの裏面電極とが接合されたセラミック配線基板と、
    セラミック基板の両面に金属パターンが形成され、該金属パターンと前記パワー半導体デバイスの主電極及び制御電極とが接合されたリード部材と、
    前記セラミック配線基板のパワー半導体デバイスと接合されていない側の金属パターン及び前記リード部材のパワー半導体デバイスと接合されていない側の金属パターンが外部に露出するように、前記セラミック配線基板，パワー半導体デバイス及びリード部材を封止する熱膨張率が１０ppm ／Ｋ以下のモールド樹脂とを有することを特徴とするパワー半導体モジュール。
  2. 前記セラミック配線基板と前記リード部材との間に熱膨張率２〜６ppm ／Ｋの絶縁性の部材が配置されていることを特徴とする請求項１に記載のパワー半導体モジュール。
  3. 前記絶縁性の部材の前記セラミック配線基板と対向する面、及び、前記絶縁性の部材の前記リード部材と対向する面にそれぞれ金属層が形成され、該金属層と前記セラミック基板及びリード部材がはんだ材により接合されていることを特徴とする請求項２に記載のパワー半導体モジュール。
  4. 前記絶縁性の部材の厚みが前記パワー半導体デバイスの厚みとほぼ同等であることを特徴とする請求項２に記載のパワーモジュール。
  5. 前記配線基板と前記裏面電極、並びに、前記リード部材と主電極および制御電極とが前記金属パターンの材質よりも高い降伏強度を有し、融点が２６０℃以上のはんだ材により接合されていることを特徴とする請求項１に記載のパワー半導体モジュール。
  6. 前記はんだ材がＳｎＳｂＡｇＣｕはんだであることを特徴とする請求項５に記載のパワー半導体モジュール。
  7. 前記配線基板およびリード部材を構成するセラミック基板がＳｉ３Ｎ４であることを特徴とする請求項１に記載のパワー半導体モジュール。
  8. 前記セラミック配線基板と同等の寸法を有するセラミック基板が、前記モールド樹脂に埋設されるか、又は、モールド樹脂の上に接着されていることを特徴とする請求項１に記載のパワー半導体モジュール。
  9. セラミック基板の両面に金属パターンが形成されたセラミック配線基板と、少なくとも１個のパワー半導体デバイスと、熱膨張率が２〜８ppm ／Ｋで絶縁性の無機部材と、熱膨張率が１０ppm ／Ｋ以下のモールド樹脂部材とを備え、前記セラミック配線基板が前記デバイスの上下に配置され、前記デバイスの上下の電極が上下の金属パターンに固相温度
    ２６０℃以上の合金相で接合され、前記半導体デバイスの周囲に前記無機部材が配置され、前記セラミック配線基板間の空間が前記モールド樹脂部材で充填されていることを特徴とするパワー半導体モジュール。
  10. 請求項９に記載のパワー半導体モジュールにおいて、パワー半導体デバイスの回路面側の主電極と制御電極に熱膨張率が１０ppm ／Ｋ以下の低熱膨張金属部材が接合され、前記デバイスとセラミック配線基板間、および、前記低熱膨張金属部材ともう一方のセラミック配線基板間が金属パターンの材質の降伏強度より高い機械的特性を有する合金層で接合されていることを特徴とするパワー半導体モジュール。
  11. 請求項９に記載のパワー半導体モジュールにおいて、前記パワー半導体デバイスを中心に上下の構成部材が略対称構造となっていることを特徴とするパワー半導体モジュール。
  12. セラミック基板の両面に金属パターンが形成されたセラミック配線基板と、少なくとも１個のパワー半導体デバイスと、熱膨張率が２〜８ppm ／Ｋ以下で絶縁性の無機部材と、無機の絶縁材料で電気的に遮断された複数の電気入出力部を有する気密容器と、絶縁性の気体あるいは液体の冷媒とから成り、前記セラミック配線基板が前記パワー半導体デバイスの上下に配置され、電極と金属パターンが融点２６０℃以上の合金層で接合され、前記半導体デバイスの周囲に前記無機部材が配置され、それらの構成部材が前記気密容器に内蔵され、その気密容器内に前記冷媒が充填され、前記金属パターンと前記電気入出力部が電気的に接続された構造となっていることを特徴とするパワー半導体モジュール。
  13. 請求項１２に記載のパワー半導体モジュールにおいて、セラミック配線基板の上下に位置する気密容器の構成部材が厚さ１mm以上のＣｕまたはＡｌを主要構成元素とする金層板から成ることを特徴とするパワー半導体モジュール。
  14. 請求項１２に記載のパワー半導体モジュールを高熱伝導板を挟んで積層し、上下端に配置した高熱伝導板を介して押圧力を加えて組立てたことを特徴とするインバータ装置。
  15. 請求項１４に記載のインバータ装置において、高熱伝導板とパワー半導体モジュールの間に低降伏応力の高熱伝導部材を配置したことを特徴とするインバータ装置。

JP2006137219A 2006-05-17 2006-05-17 パワー半導体モジュール Expired - Fee Related JP4967447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006137219A JP4967447B2 (ja) 2006-05-17 2006-05-17 パワー半導体モジュール
US11/749,211 US7608917B2 (en) 2006-05-17 2007-05-16 Power semiconductor module
CNB2007101049195A CN100555627C (zh) 2006-05-17 2007-05-17 功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006137219A JP4967447B2 (ja) 2006-05-17 2006-05-17 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007311441A true JP2007311441A (ja) 2007-11-29
JP4967447B2 JP4967447B2 (ja) 2012-07-04

Family

ID=38711267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137219A Expired - Fee Related JP4967447B2 (ja) 2006-05-17 2006-05-17 パワー半導体モジュール

Country Status (3)

Country Link
US (1) US7608917B2 (ja)
JP (1) JP4967447B2 (ja)
CN (1) CN100555627C (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086803B1 (ko) 2009-03-23 2011-11-25 미쓰비시덴키 가부시키가이샤 파워 모듈
WO2013005474A1 (ja) * 2011-07-04 2013-01-10 本田技研工業株式会社 半導体装置
JP2013033876A (ja) * 2011-08-03 2013-02-14 Meidensha Corp 半導体モジュール及びスペーサ
JP2013179229A (ja) * 2012-02-29 2013-09-09 Rohm Co Ltd パワーモジュール半導体装置
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
US8933484B2 (en) 2012-06-04 2015-01-13 Toyota Jidosha Kabushiki Kaisha Heat transfer member and module with the same
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置
US9553037B2 (en) 2013-09-06 2017-01-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2018067655A (ja) * 2016-10-20 2018-04-26 富士電機株式会社 半導体装置及び半導体装置製造方法
US10062635B2 (en) 2016-05-04 2018-08-28 Hyundai Motor Company Double-faced cooling-type power module
WO2018164160A1 (ja) * 2017-03-10 2018-09-13 株式会社村田製作所 モジュール
KR20200132581A (ko) * 2019-05-17 2020-11-25 주식회사 아모센스 세라믹 기판 제조 방법
EP3866192A1 (en) * 2020-02-13 2021-08-18 LG Electronics, Inc. Power module
US11450647B2 (en) 2019-03-05 2022-09-20 Denso Corporation Semiconductor module and semiconductor device including the same
JP7301805B2 (ja) 2020-09-24 2023-07-03 株式会社東芝 半導体モジュール

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759778B2 (en) * 2008-09-15 2010-07-20 Delphi Technologies, Inc. Leaded semiconductor power module with direct bonding and double sided cooling
DE202009000615U1 (de) * 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
JP4700114B2 (ja) * 2009-02-10 2011-06-15 シャープ株式会社 半導体モジュール
EP2270855A1 (en) * 2009-06-29 2011-01-05 ABB Research Ltd. An electrical module
JP5582944B2 (ja) 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
CN101764121B (zh) * 2010-01-08 2012-12-05 湖南大学 层间绝缘叠层复合材料及其制备方法
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
JP5968651B2 (ja) * 2011-03-31 2016-08-10 日本碍子株式会社 半導体製造装置用部材
JP2013069782A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP6368646B2 (ja) * 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
KR101388806B1 (ko) * 2012-09-26 2014-04-23 삼성전기주식회사 전력 모듈 패키지
KR101366889B1 (ko) * 2012-10-18 2014-02-24 삼성전기주식회사 반도체 패키지
DE102013102637B4 (de) * 2013-03-14 2017-08-31 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102013216709B4 (de) 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102013217802B4 (de) * 2013-09-05 2020-01-09 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
EP2908336A1 (en) * 2014-02-17 2015-08-19 Mitsubishi Electric R&D Centre Europe B.V. A package of power dies
CN108369927B (zh) * 2015-11-27 2021-06-11 三菱电机株式会社 电力用半导体装置
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
US10308480B2 (en) * 2016-07-08 2019-06-04 Otis Elevator Company Embedded power module
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
US9972607B2 (en) * 2016-08-08 2018-05-15 Semiconductor Components Industries, Llc Semiconductor device and method of integrating power module with interposer and opposing substrates
JP7040032B2 (ja) 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP2019125721A (ja) * 2018-01-17 2019-07-25 トヨタ自動車株式会社 半導体装置
JP6995674B2 (ja) 2018-03-23 2022-01-14 株式会社東芝 半導体装置
JP7124474B2 (ja) 2018-06-13 2022-08-24 株式会社デンソー 半導体装置
EP3751605A1 (de) 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
WO1998012748A1 (fr) * 1996-09-18 1998-03-26 Hitachi, Ltd. Module a semiconducteur de jonction
JP2001274321A (ja) * 2000-03-23 2001-10-05 Fuji Electric Co Ltd 高耐圧平形半導体装置
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2005073342A (ja) * 2003-08-21 2005-03-17 Denso Corp 半導体装置の実装構造
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2005340267A (ja) * 2004-05-24 2005-12-08 Hitachi Ltd 半導体装置
JP2005340268A (ja) * 2004-05-24 2005-12-08 Renesas Technology Corp トランジスタパッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2004247383A (ja) 2003-02-12 2004-09-02 Mitsubishi Electric Corp パワーモジュール
JP4007304B2 (ja) 2003-10-14 2007-11-14 株式会社デンソー 半導体装置の冷却構造

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
WO1998012748A1 (fr) * 1996-09-18 1998-03-26 Hitachi, Ltd. Module a semiconducteur de jonction
JP2001274321A (ja) * 2000-03-23 2001-10-05 Fuji Electric Co Ltd 高耐圧平形半導体装置
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2005073342A (ja) * 2003-08-21 2005-03-17 Denso Corp 半導体装置の実装構造
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2005340267A (ja) * 2004-05-24 2005-12-08 Hitachi Ltd 半導体装置
JP2005340268A (ja) * 2004-05-24 2005-12-08 Renesas Technology Corp トランジスタパッケージ

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086803B1 (ko) 2009-03-23 2011-11-25 미쓰비시덴키 가부시키가이샤 파워 모듈
WO2013005474A1 (ja) * 2011-07-04 2013-01-10 本田技研工業株式会社 半導体装置
JP5607829B2 (ja) * 2011-07-04 2014-10-15 本田技研工業株式会社 半導体装置
JP2013033876A (ja) * 2011-08-03 2013-02-14 Meidensha Corp 半導体モジュール及びスペーサ
JP2013179229A (ja) * 2012-02-29 2013-09-09 Rohm Co Ltd パワーモジュール半導体装置
US8933484B2 (en) 2012-06-04 2015-01-13 Toyota Jidosha Kabushiki Kaisha Heat transfer member and module with the same
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
US9553037B2 (en) 2013-09-06 2017-01-24 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JPWO2015151235A1 (ja) * 2014-04-01 2017-04-13 富士電機株式会社 半導体装置
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置
US9559042B2 (en) 2014-04-01 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
US10062635B2 (en) 2016-05-04 2018-08-28 Hyundai Motor Company Double-faced cooling-type power module
US10903130B2 (en) 2016-10-20 2021-01-26 Fuji Electric Co., Ltd. Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2018067655A (ja) * 2016-10-20 2018-04-26 富士電機株式会社 半導体装置及び半導体装置製造方法
WO2018164160A1 (ja) * 2017-03-10 2018-09-13 株式会社村田製作所 モジュール
US11450647B2 (en) 2019-03-05 2022-09-20 Denso Corporation Semiconductor module and semiconductor device including the same
WO2020235865A1 (ko) * 2019-05-17 2020-11-26 주식회사 아모센스 세라믹 기판 제조 방법
KR102335531B1 (ko) * 2019-05-17 2021-12-07 주식회사 아모센스 세라믹 기판 제조 방법
KR20200132581A (ko) * 2019-05-17 2020-11-25 주식회사 아모센스 세라믹 기판 제조 방법
EP3866192A1 (en) * 2020-02-13 2021-08-18 LG Electronics, Inc. Power module
US11756867B2 (en) 2020-02-13 2023-09-12 Lg Electronics Inc. Power module including lead frame unit connecting first substrate and second substrate
JP7301805B2 (ja) 2020-09-24 2023-07-03 株式会社東芝 半導体モジュール

Also Published As

Publication number Publication date
CN101075606A (zh) 2007-11-21
US7608917B2 (en) 2009-10-27
JP4967447B2 (ja) 2012-07-04
CN100555627C (zh) 2009-10-28
US20070267739A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4967447B2 (ja) パワー半導体モジュール
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP4635564B2 (ja) 半導体装置
US8319335B2 (en) Power semiconductor module, power semiconductor module assembly and method for fabricating a power semiconductor module assembly
JP5656907B2 (ja) パワーモジュール
JP2007251076A (ja) パワー半導体モジュール
KR100536115B1 (ko) 전력 반도체장치
US20120306086A1 (en) Semiconductor device and wiring substrate
JP5665729B2 (ja) 電力用半導体装置
JP2006253516A (ja) パワー半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP5218009B2 (ja) 半導体装置
JP4906650B2 (ja) パワー半導体モジュール及びその製法
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2014013878A (ja) 電子装置
CN112447700A (zh) 半导体模块
JPH11214612A (ja) パワー半導体モジュール
JP2015026667A (ja) 半導体モジュール
JP5195828B2 (ja) 半導体装置
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
CN111834307A (zh) 半导体模块
KR101897304B1 (ko) 파워 모듈
JP2019531600A (ja) パワーモジュール
KR102611687B1 (ko) 파워모듈
US11587861B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees