WO2013005474A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013005474A1
WO2013005474A1 PCT/JP2012/061833 JP2012061833W WO2013005474A1 WO 2013005474 A1 WO2013005474 A1 WO 2013005474A1 JP 2012061833 W JP2012061833 W JP 2012061833W WO 2013005474 A1 WO2013005474 A1 WO 2013005474A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
resin case
semiconductor device
insulating
power element
Prior art date
Application number
PCT/JP2012/061833
Other languages
English (en)
French (fr)
Inventor
正巳 小倉
教人 高柳
潤 加藤
仁 雑賀
Original Assignee
本田技研工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 本田技研工業株式会社 filed Critical 本田技研工業株式会社
Priority to JP2013522515A priority Critical patent/JP5607829B2/ja
Publication of WO2013005474A1 publication Critical patent/WO2013005474A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Definitions

  • the present invention relates to a semiconductor device used as a power conversion device of an electric motor such as an electric vehicle or a hybrid vehicle using an electric motor.
  • electric power converters for electric motors such as electric vehicles and hybrid vehicles are composed of a large number of semiconductor power elements, and in order to increase the power output of the power converter, each of the semiconductor power elements can cope with high power. It is necessary to do so. In this case, if the semiconductor power element can cope with the increase in power, the heat generated with the semiconductor power element also increases. Therefore, the heat must be dissipated. For this reason, conventionally, a semiconductor device has been known in which both the front and back surfaces of a semiconductor power element are sandwiched between a pair of heat sinks and the cooling performance is improved by radiating heat from each heat sink (see, for example, Patent Document 1). ).
  • a semiconductor power element is die-bonded to a metal plate that serves as a lower heat sink.
  • the surface opposite to the lower heat sink of the semiconductor power element is joined to a metal plate serving as an upper heat sink via a heat sink block made of a metal plate.
  • the heat sink block is slightly smaller than the semiconductor power element, and the semiconductor power element is bonded to the lead electrode by wire bonding at a portion exposed from the heat sink block. And between the semiconductor power element and each metal plate, between each metal plate is joined by soldering.
  • the semiconductor device is sealed with resin except that the surface of the lower heat sink and the upper heat sink opposite to the semiconductor power element is exposed, and part of the wiring members such as lead electrodes and signal pins are exposed Packaged.
  • the present invention has been made in view of the above-described circumstances, and an object thereof is to provide a semiconductor device that is easy to manufacture and has excellent cooling performance.
  • the present invention comprises a pair of insulating substrates in which metal plates are bonded to both front and back surfaces, a plate-shaped resin case in which a wiring member is previously insert-molded, and a semiconductor power element,
  • the resin case has an opening penetrating the front and back surfaces, the semiconductor power element is disposed in the opening, and the semiconductor power element and the pair of insulating substrates are exposed so that one metal plate of the insulating substrate is exposed.
  • the semiconductor power element and the other metal plate of the insulating substrate are solder-bonded with the resin case sandwiched therebetween.
  • the semiconductor power element is arranged in the opening of the plate-shaped resin case, and the resin case and the semiconductor power element are sandwiched between the pair of insulating substrates so that the other metal plate of the insulating substrate and the semiconductor power element Since the element is soldered, the semiconductor device can be manufactured by a simple procedure such as reflow soldering by superposing the resin case, the semiconductor power element, and the insulating substrate. In particular, since the wiring members are insert-molded in advance in the resin case, the positioning of these wiring members is facilitated, and the manufacturing procedure can be further simplified.
  • the insulating substrate is provided with metal plates on both the front and back surfaces, and one of the metal plates is exposed, whereby a heat radiation path can be provided on both surfaces of the semiconductor power element, thereby improving the cooling performance.
  • the resin case between a pair of insulating substrates, it is possible to secure an insulating distance between the insulating substrates without providing a spacer, so the solder layer can be reduced, and the cooling performance can be reduced accordingly. Improvements can be made.
  • the present invention may be configured such that in the above-described configuration, a gap portion formed between the insulating substrates is filled with a thermosetting resin material.
  • a gap portion formed between the insulating substrates is filled with a thermosetting resin material.
  • the resin material may be a silicone gel. Since the silicone gel is soft and has high stress relaxation properties, it is possible to suppress the peeling and cracking of the silicone gel filled in the gaps.
  • the insulating substrate may sandwich the edge of the opening. According to this configuration, by adjusting the thickness of the edge of the opening, it is possible to reduce the thickness and size of the semiconductor device while ensuring insulation.
  • the resin case may include a support piece for supporting the semiconductor power element in the opening.
  • the semiconductor power element can be positioned in the thickness direction of the resin case, and the thickness of the solder layer provided between the semiconductor power element and the metal plate of the insulating substrate can be easily adjusted. it can.
  • the semiconductor power element is arranged in the opening of the plate-shaped resin case, and the resin case and the semiconductor power element are sandwiched between the pair of insulating substrates, and the other metal plate of the insulating substrate and the semiconductor power element are sandwiched between the resin case and the semiconductor power element. Since the element is soldered, the semiconductor device can be manufactured by a simple procedure such as reflow soldering by superposing the resin case, the semiconductor power element, and the insulating substrate. In particular, since the wiring members are insert-molded in advance in the resin case, the positioning of these wiring members is facilitated, and the manufacturing procedure can be further simplified.
  • the insulating substrate is provided with metal plates on both the front and back surfaces, and one of the metal plates is exposed, whereby a heat radiation path can be provided on both surfaces of the semiconductor power element, thereby improving the cooling performance.
  • the resin case between a pair of insulating substrates, it is possible to secure an insulating distance between the insulating substrates without providing a spacer, so the solder layer can be reduced, and the cooling performance can be reduced accordingly. Improvements can be made.
  • the gap portion formed between the insulating substrates is filled with the thermosetting resin material, the insulating property between the insulating substrates can be ensured and the semiconductor device has high reliability. Can be manufactured.
  • the resin material is a soft silicone gel having high stress relaxation properties, it is possible to suppress the peeling and cracking of the silicone gel filled in the gap.
  • the insulating substrate sandwiches the edge of the opening, the thickness of the edge of the opening is adjusted to reduce the thickness of the semiconductor device while ensuring insulation. And size reduction can be achieved.
  • the resin case includes the support piece for supporting the semiconductor power element in the opening, the semiconductor power element can be positioned in the thickness direction of the resin case. The thickness of the solder layer provided between the element and the metal plate of the insulating substrate can be easily adjusted.
  • FIG. 1 is an external perspective view of a semiconductor device.
  • FIG. 3 is a sectional view taken along the line III-III in FIG. 2.
  • FIG. 4A to FIG. 4H are diagrams showing a procedure for assembling the semiconductor device.
  • FIG. 1 is an exploded perspective view of the semiconductor device according to the present embodiment
  • FIG. 2 is an external perspective view of the semiconductor device.
  • the semiconductor device 10 is configured as a power module that drives a motor mounted on an electric vehicle or a hybrid vehicle.
  • an IGBT Insulated Gate Bipolar Transistor
  • Type transistor Type transistor
  • FWD Free Wheel Diode
  • resin case 15 having an opening 21 in which these IGBT chip 11 and FWD chip 13 are arranged side by side;
  • a pair of insulating substrates 17 and 19 which are arranged so as to cover the opening 21 from the front surface 15A side and the back surface 15B side of the resin case 15 and sandwich the IGBT chip 11, the FWD chip 13 and the resin case 15; Is provided.
  • the resin case 15 is a plate-like member in which signal pins 22 as lead members and lead electrodes 23 and 24 are insert-molded in advance.
  • the signal pins 22 and the lead electrodes 23 and 24 are made of a metal having high electrical conductivity such as copper or aluminum.
  • the resin case 15 is made of a resin material having a high heat resistance (for example, 200 ° C. or more) (in this embodiment, PPS (polyphenylene sulfide resin is mixed with GF (Glass filler)). Made of heat-resistant specifications).
  • GF Glass filler
  • the recesses 25 are formed in substantially the same size as the insulating substrates 17 and 19 (ceramic substrates 30 and 33 described later), respectively, so that the insulating substrates 17 and 19 can be easily positioned.
  • the concave portion 25 includes support plate portions (edge portions of openings) 26 and 27 that support the insulating substrates 17 and 19 when the insulating substrates 17 and 19 are disposed.
  • An opening 21 that penetrates the front surface 15A and the back surface 15B of the resin case 15 is formed therebetween.
  • the support plate portions 26 and 27 are formed at substantially the same height and substantially the same thickness, and are configured such that the insulating substrates 17 and 19 disposed in the recess 25 are substantially parallel to each other.
  • one support plate portion 26 is formed so as to expose a part of the signal pin 22 and the lead electrodes 23 and 24 described above, and via the circuit boards provided on the insulating substrates 17 and 19 respectively. It can be connected to the IGBT chip 11 and the FWD chip 13. Further, the support plate portion 26 is formed with notches 26A and 26B that respectively match the sizes of the IGBT chip 11 and the FWD chip 13, and the positioning of the IGBT chip 11 and the FWD chip 13 disposed in the opening 21 is easy. In addition, the IGBT chip 11 and the FWD chip 13 can be accurately reflow soldered at predetermined positions on the circuit board formed on the insulating substrates 17 and 19.
  • the other support plate portion 27 is formed with a notch 27A at a substantially central portion in the width direction of the resin case 15, and the surface 15A of the resin case 15 has the surface 15A at a position corresponding to the notch 27A.
  • a lower step 28 is formed.
  • the step portion 28 and the cutout portion 27 ⁇ / b> A are provided between the insulating substrates 17 and 19 and between the insulating substrates 17 and 19 and the IGBT chip 11 and the FWD chip 13. It functions as an injection port 29 (FIG. 2) for injecting a resin material such as silicone gel into the gap.
  • the insulating substrate 17 is a DCB (Direct Copper Bonding) substrate disposed on the emitter surface side of the IGBT chip 11, a highly electrically insulating ceramic substrate 30, and a chip of the ceramic substrate 30.
  • An emitter copper circuit board (metal plate) 32 bonded to the opposing surface and a copper plate (metal plate) 31 bonded to the opposite side of the emitter copper circuit board 32 are provided.
  • the insulating substrate 19 is a DCB substrate disposed on the collector surface side of the IGBT chip 11, and a highly electrically insulating ceramic substrate 33 and a collector copper circuit substrate bonded to the chip facing surface of the ceramic substrate 33.
  • a (metal plate) 34 and a copper plate (metal plate) 35 bonded to the opposite side of the collector copper circuit board 34 are provided.
  • the ceramic substrates 30 and 33 may be made of one kind of ceramic selected from the group consisting of Si 3 N 4 , AlN, and Al 2 O 3 .
  • Each circuit board may be formed of aluminum instead of copper metal. In this configuration, among the metal plates arranged on the front and back surfaces of the insulating substrates 17 and 19, the copper plates 31 and 35 arranged on the side opposite to the IGBT chip 11 and the FWD chip 13 are exposed to the outside of the resin case 15. It is arranged to function as a heat dissipation surface.
  • cream-like solder 40 is applied to predetermined regions facing the IGBT chip 11, the FWD chip 13, the signal pins 22, and the lead electrodes 23 and 24.
  • the emitter copper circuit board 32 and the collector copper circuit board 34 are soldered to the IGBT chip 11, the FWD chip 13, the signal pin 22, and the lead electrodes 23 and 24.
  • nickel (Ni), copper (Cu), tin (Sn), nickel (Ni), copper (Cu), tin (Sn) surface of the copper circuit boards 32 and 34, the signal pins 22 and the lead electrodes 23 and 24 are secured in order to ensure solder bonding. It is desirable to form the coating layer with gold (Au), platinum (Pt), palladium (Pd) or the like.
  • solder layer is inferior in thermal conductivity to the emitter copper circuit board 32, the collector copper circuit board 34, and the copper plates 31 and 35, so that the increase in the solder layer reduces heat dissipation and impairs cooling performance.
  • the insulating substrates 17 and 19 hold the support plate portions 26 and 27 of the resin case 15, the insulating substrate 17 depends on the thickness of the support plate portions 26 and 27. , 19 (emitter copper circuit board 32 and collector copper circuit board 34). For this reason, the solder 40 can be reduced to two layers, and the heat dissipation and the cooling performance can be improved accordingly.
  • the thickness of the solder 40 that joins between the insulating substrates 17 and 19 (the emitter copper circuit substrate 32 and the collector copper circuit substrate 34) and the IGBT chip 11 and the FWD chip 13 satisfies the reliability of the solder. Therefore, it is desirable that the distance is not more than a predetermined distance (for example, 1.0 mm). Therefore, in the present embodiment, the resin case 15 extends from the edge portions of the support plate portions 26 and 27 into the opening portion 21, and support pieces 41 and 42 that support the IGBT chip 11 and the FWD chip 13 are formed. ing. These support pieces 41 and 42 are formed at substantially the same height position of the resin case 15, and regulate the height position where the IGBT chip 11 and the FWD chip 13 are installed.
  • the height positions of the IGBT chip 11 and the FWD chip 13 in the thickness direction of the resin case 15 can be determined.
  • the IGBT chip 11, the FWD chip 13, and the copper circuit board for emitter The thickness of the solder for joining between 32 and the collector copper circuit board 34 can be easily adjusted, and as a result, a highly reliable semiconductor device can be manufactured.
  • reference numeral 43 denotes an adhesive for fixing the insulating substrates 17 and 19 to the resin case 15.
  • the adhesive 43 is applied to the outside of the ceramic substrates 30 and 33 and between the copper plates 31 and 35 and the wall surface of the recess 25 to prevent dust and moisture from entering inside. .
  • the semiconductor device 10 is formed by assembling the IGBT chip 11, the FWD chip 13, and the insulating substrates 17 and 19 to a pre-molded resin case 15, the insulating substrates 17 and 19 are formed. A gap is necessarily formed between the insulating substrates 17 and 19 and the IGBT chip 11 and the FWD chip 13.
  • Silicone gel is a thermosetting resin material that is soft and has high stress relaxation properties and viscoelastic properties even after curing. For this reason, even if stress is generated in the semiconductor device 10, the silicone gel 44 filled in the gap is deformed according to the stress, so that the silicone gel 44 becomes the copper circuit substrate 32 for the emitter and the copper circuit for the collector.
  • FIG. 4A to FIG. 4H are diagrams showing a procedure for manufacturing a semiconductor device.
  • a collector copper circuit board 34 is formed on one surface of a ceramic substrate 33, and a copper plate 35 (FIG. 3) is bonded to the other surface to form an insulating substrate 19.
  • cream solder is applied to the collector copper circuit board 34 in the region corresponding to the IGBT chip 11 and the FWD chip 13 and the region corresponding to a part of the signal pin 22 and the lead electrode 24.
  • the insulating substrate 19 is disposed in the concave portion 25 on the back surface side of the resin case 15.
  • the ceramic substrate 33 of the insulating substrate 19 is formed to be approximately the same size as the concave portion 25, the insulating substrate 19 fits into the concave portion 25, so that the insulating substrate 19 can be easily positioned with respect to the resin case 15.
  • the IGBT chip 11 and the FWD chip 13 are respectively arranged on the collector copper circuit board 34.
  • the support plate portion 26 of the resin case 15 is formed with cutout portions 26A and 26B that match the size of each chip, the IGBT chip 11 and the FWD chip 13 are attached to the cutout portions 26A and 26B. By disposing, the chip can be easily positioned.
  • the insulating substrate 17 is disposed on the surface side of the resin case 15. The insulating substrate 17 is formed in advance by forming an emitter copper circuit substrate 32 on one surface of the ceramic substrate 30 and bonding a copper plate 31 to the other surface.
  • cream solder is applied to the region corresponding to the FWD chip 13 and the region corresponding to the signal pin 22 and the lead electrode 23.
  • the insulating substrate 17 is disposed in the concave portion 25 on the surface side of the resin case 15, and the resin case 15, the IGBT chip 11, and the FWD chip 13 are sandwiched between the insulating substrates 17 and 19.
  • the recess 25 is formed to be approximately the same size as the ceramic substrate 30 of the insulating substrate 17, the insulating substrate 17 can be easily positioned with respect to the resin case 15.
  • reflow soldering is performed by heating in a heating furnace (not shown) in a state where the IGBT chip 11, the FWD chip 13, and the insulating substrates 17 and 19 are assembled to the resin case 15. Do.
  • a heating furnace not shown
  • the positions of the IGBT chip 11, the FWD chip 13, and the insulating substrates 17 and 19 are regulated by the above-described notches 26A and 26B and the recess 25, it is possible to prevent displacement when the solder is melted.
  • a highly reliable semiconductor device 10 can be manufactured with a simple configuration.
  • an adhesive is applied between the copper plates 31 and 35 and the wall surface of the recess 25 on the front surface (emitter) side and the back surface (collector) side of the resin case 15. .
  • the adhesive is cured, as shown in FIG. 4G, the silicone gel discharged from the resin nozzle 50 is passed between the insulating substrates 17 and 19 and the insulating substrate through the injection port 29 formed in the resin case 15. 17 and 19 and the gap formed between the IGBT chip 11 and the FWD chip 13 are filled. This prevents the emitter copper circuit board 32, the collector copper circuit board 34, the IGBT chip 11 and the FWD chip 13 from being exposed, and the circuit board and the chip can be protected.
  • the pair of insulating substrates 17 and 19 in which the copper circuit boards 32 and 34 are bonded to one surface of the ceramic substrates 30 and 33 and the copper plates 31 and 35 are bonded to the other surface.
  • the IGBT chip 11 and the FWD chip 13 are arranged side by side in the opening 21, and the pair of insulating substrates 17 and 19 expose the IGBT chip 11 and the FWD so that the copper plates 31 and 34 of the insulating substrates 17 and 19 are exposed.
  • the semiconductor device 10 can be manufactured by a simple procedure such that the resin case 15, the IGBT chip 11, the FWD chip 13, and the insulating substrates 17 and 19 are overlapped and reflow soldered. it can.
  • the signal pin 22 and the lead electrodes 23 and 24 are insert-molded in the resin case 15 in advance, the positioning of the signal pin 22 and the lead electrodes 23 and 24 is facilitated, and the manufacturing procedure is further simplified. it can.
  • the insulating substrates 17 and 19 are provided with the copper circuit boards 32 and 34 and the copper plates 31 and 35 on both the front and back surfaces, and these copper plates are exposed to the outside, so that the IGBT chip 11 and the FWD chip 13 are exposed. It is possible to provide a heat dissipation path on both sides of the surface, and to improve the cooling performance.
  • the support plate portions 26 and 27 of the resin case 15 are sandwiched between the pair of insulating substrates 17 and 19, it is possible to secure an insulating distance between the insulating substrates 17 and 19 without providing a spacer.
  • the number of layers can be reduced, and accordingly, the cooling performance can be improved.
  • the gaps formed between the insulating substrates 17 and 19 and between the insulating substrates 17 and 19 and the IGBT chip 11 and the FWD chip 13 are filled with the thermosetting resin material,
  • the emitter copper circuit board 32, the collector copper circuit board 34, the IGBT chip 11 and the FWD chip 13 are prevented from being exposed in the gap space, and the circuit board and the chip can be protected.
  • the resin material to be filled is a silicone gel that is soft and has high stress relaxation properties and viscoelasticity even after being cured, and therefore, when stress is generated in the semiconductor device 10.
  • the silicone gel 44 filled in the gap is deformed according to the stress, so that the silicone gel 44 is peeled off from the surfaces of the emitter copper circuit board 32, the collector copper circuit board 34, the IGBT chip 11 and the FWD chip 13. It is possible to prevent the silicone gel 44 from being cracked, and the emitter copper circuit board 32, the collector copper circuit board 34, the IGBT chip 11 and the FWD chip 13 can be more strongly protected.
  • the thickness of the support plate portions 26 and 27 can be adjusted.
  • the semiconductor device 10 can be reduced in thickness and size while ensuring insulation.
  • the resin case 15 extends from the edge portions of the support plate portions 26 and 27 into the opening portion 21, and the support pieces 41 and 42 that support the IGBT chip 11 and the FWD chip 13 are formed. Therefore, the height positions of the IGBT chip 11 and the FWD chip 13 in the thickness direction of the resin case 15 can be determined.
  • the thickness of the solder that joins the substrate 34 can be easily adjusted, and as a result, a highly reliable semiconductor device can be manufactured.
  • IGBT Chip (Semiconductor Power Element) 13 FWD chip (semiconductor power device) 15 resin case 15A front surface 15B back surface 17, 19 insulating substrate 21 opening 22 signal pin (wiring member) 23, 24 Lead electrode (wiring member) 25 Recess 26, 27 Support plate (edge of opening) 26A, 27A Notch 28 Step part 29 Inlet 30, 33 Ceramic substrate 31, 35 Copper plate (metal plate) 32 Copper circuit board for emitter (metal plate) 34 Copper circuit board for collector (metal plate) 40 Solder 41, 42 Support piece 43 Adhesive 44 Silicone gel (resin material) 50 Resin nozzle

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　製造が容易で優れた冷却性能を備える半導体装置を提供すること。　セラミック基板３０，３３の一面に銅回路基板３２，３４が接合され、他面に銅板３１，３５が接合された一対の絶縁基板１７，１９と、予め信号ピン２２及びリード電極２３，２４がインサート成形された板状の樹脂ケース１５と、ＩＧＢＴチップ１１及びＦＷＤチップ１３とを備え、樹脂ケース１５が表面１５Ａ及び裏面１５Ｂを貫通する開口部２１を備え、この開口部２１にＩＧＢＴチップ１１及びＦＷＤチップ１３を並べて配置し、絶縁基板１７，１９の銅板３１，３４が露出するように、一対の絶縁基板１７，１９によりＩＧＢＴチップ１１、ＦＷＤチップ１３及び樹脂ケース１５を挟み込んだ状態で、当該ＩＧＢＴチップ１１、ＦＷＤチップ１３と、絶縁基板１７，１９の銅回路基板３２，３４とがハンダ接合された。

Description

半導体装置
　本発明は、例えば、電気自動車や電動機を用いるハイブリッド車等の電動機の電力変換装置として用いられる半導体装置に関する。
　一般に、電気自動車やハイブリッド車等の電動機の電力変換装置は、多数の半導体パワー素子から構成されており、電力変換装置を高出力化するためには、半導体パワー素子のそれぞれを大電力に対応できるようにする必要がある。この場合、半導体パワー素子は、大電力化に対応できるようにすると、これに伴って発生する熱も増大するので、該熱を放熱しなければならない。このため、従来、半導体パワー素子の表裏両面を一対のヒートシンクで挟持した構成とし、各ヒートシンクにて放熱することで冷却性の向上を図った半導体装置が知られている（例えば、特許文献１参照）。
　この種の半導体装置では、半導体パワー素子が、下側ヒートシンクとなる金属板にダイボンディングされる。一方、半導体パワー素子の下側ヒートシンクと反対側の面が、金属板からなるヒートシンクブロックを介して上側ヒートシンクとなる金属板に接合されている。ヒートシンクブロックは、半導体パワー素子より一回り小さく、該半導体パワー素子は、該ヒートシンクブロックから露出する部分で、ワイヤボンディングによりリード電極に接合されている。
　そして、半導体パワー素子と各金属板との間、各金属板同士の間は、ハンダにより接合されている。また、半導体装置は、下側ヒートシンク及び上側ヒートシンクの半導体パワー素子と反対側の面を露出させるとともに、リード電極や信号ピン等の配線部材の一部を露出させた以外は樹脂で封止してパッケージ化している。
特開２００８－７８６７９号公報
　しかしながら、樹脂で封止してパッケージ化する場合、半導体パワー素子と各金属板との隙間は狭いため、粘性の高い樹脂材を用いる樹脂ポッティングでは対応することができず、トランスファーモールド成形に代表される高圧で樹脂材を射出成形する設備が必要となり、設備が大型化するとともに製造手順が煩雑になるといった問題がある。
　また、従来の構成では、下側ヒートシンクと上側ヒートシンクとの絶縁距離を確保するために、半導体パワー素子と上側ヒートシンクとの間にスペーサとしてヒートシンクブロックを設ける必要があり、その分ハンダ層が増えていた。ハンダ層は、ヒートシンクの金属板よりも熱伝導率が劣るため、ハンダ層が増加することにより放熱性が低下して冷却性能を損なうという問題があった。
　そこで、本発明は、上述した事情に鑑みてなされたものであり、製造が容易で優れた冷却性能を備える半導体装置を提供することを目的とする。
　上記目的を達成するために、本発明は、表裏両面に金属板が接合された一対の絶縁基板と、予め配線部材がインサート成形された板状の樹脂ケースと、半導体パワー素子とを備え、前記樹脂ケースが表裏面を貫通する開口部を備え、この開口部に前記半導体パワー素子を配置し、前記絶縁基板の一方の金属板が露出するように、前記一対の絶縁基板により前記半導体パワー素子及び前記樹脂ケースを挟み込んだ状態で、前記半導体パワー素子と当該絶縁基板の他方の金属板とがハンダ接合されたことを特徴とする。
　この構成によれば、板状の樹脂ケースの開口部に半導体パワー素子を配置するとともに、これら樹脂ケース及び半導体パワー素子を一対の絶縁基板で挟み込んで、当該絶縁基板の他方の金属板と半導体パワー素子とをハンダ接合したため、樹脂ケース、半導体パワー素子及び絶縁基板を重ね合わせてリフローハンダ付けするといった簡単な手順で半導体装置を製造することができる。特に、樹脂ケースには予め配線部材がインサート成形されているため、これら配線部材の位置決めが容易となり、製造手順の一層の容易化を実現できる。また、上記絶縁基板は表裏両面に金属板が配置され、一方の金属板が露出することにより、半導体パワー素子の両面に放熱経路を設けることができ、冷却性能の向上を実現できる。また、樹脂ケースを一対の絶縁基板で挟み込むことにより、スペーサを設けることなく、各絶縁基板間の絶縁距離を確保することができるため、ハンダ層を低減することができ、その分、冷却性能の向上を図ることができる。
　また、本発明は、上記構成において、前記絶縁基板間に形成される間隙部に熱硬化性の樹脂材が充填されている構成としても良い。この構成によれば、例えば、樹脂ケースの開口部における半導体パワー素子と絶縁基板との間に樹脂材が充填されることにより、絶縁基板間の絶縁性を確保することができ、信頼性の高い半導体装置を製造できる。
　また、前記樹脂材はシリコーンゲルであっても良い。シリコーンゲルは、柔らかく高い応力緩和性を有するため、上記した間隙部に充填されたシリコーンゲルの剥離や割れの発生を抑制することができる。
　また、前記絶縁基板は、前記開口部の縁部を狭持しても良い。この構成によれば、開口部の縁部の厚みを調整することにより、絶縁性を確保しつつ半導体装置の薄型化及び小型化を図ることができる。
　また、前記樹脂ケースは、前記開口部に前記半導体パワー素子を支持する支持片を備えても良い。この構成によれば、樹脂ケースの厚み方向における半導体パワー素子の位置決めをすることができ、この半導体パワー素子と絶縁基板の金属板との間に設けられるハンダ層の厚みを容易に調整することができる。
　本発明によれば、板状の樹脂ケースの開口部に半導体パワー素子を配置するとともに、これら樹脂ケース及び半導体パワー素子を一対の絶縁基板で挟み込んで、当該絶縁基板の他方の金属板と半導体パワー素子とをハンダ接合したため、樹脂ケース、半導体パワー素子及び絶縁基板を重ね合わせてリフローハンダ付けするといった簡単な手順で半導体装置を製造することができる。特に、樹脂ケースには予め配線部材がインサート成形されているため、これら配線部材の位置決めが容易となり、製造手順の一層の容易化を実現できる。また、上記絶縁基板は表裏両面に金属板が配置され、一方の金属板が露出することにより、半導体パワー素子の両面に放熱経路を設けることができ、冷却性能の向上を実現できる。また、樹脂ケースを一対の絶縁基板で挟み込むことにより、スペーサを設けることなく、各絶縁基板間の絶縁距離を確保することができるため、ハンダ層を低減することができ、その分、冷却性能の向上を図ることができる。
　また、本発明によれば、絶縁基板間に形成される間隙部に熱硬化性の樹脂材が充填されているため、絶縁基板間の絶縁性を確保することができ、信頼性の高い半導体装置を製造できる。
　また、本発明によれば、前記樹脂材は柔らかく高い応力緩和性を有するシリコーンゲルであるため、上記した間隙部に充填されたシリコーンゲルの剥離や割れの発生を抑制することができる。
　また、本発明によれば、前記絶縁基板は、前記開口部の縁部を狭持するため、この開口部の縁部の厚みを調整することにより、絶縁性を確保しつつ半導体装置の薄型化及び小型化を図ることができる。
　また、本発明によれば、前記樹脂ケースは、前記開口部に前記半導体パワー素子を支持する支持片を備えるため、樹脂ケースの厚み方向における半導体パワー素子の位置決めをすることができ、この半導体パワー素子と絶縁基板の金属板との間に設けられるハンダ層の厚みを容易に調整することができる。
本実施形態に係る半導体装置の分解斜視図である。 半導体装置の外観斜視図である。 図２のIII－III断面図である。 図４（Ａ）～図４（Ｈ）は、半導体装置の組み立て手順を示す図である。
　以下、図面を参照して本発明の一実施の形態について説明する。
　図１は、本実施形態に係る半導体装置の分解斜視図であり、図２は、半導体装置の外観斜視図である。
　半導体装置１０は、電動車両やハイブリット車両に搭載されたモータを駆動するパワーモジュールとして構成されており、図１及び図２に示すように、半導体パワー素子としてのＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型トランジスタ）チップ１１、及び、モータの負荷電流を転流するためのＦＷＤ（Free Wheel Diode）チップ１３と、これらＩＧＢＴチップ１１及びＦＷＤチップ１３が並べて配置される開口部２１を有する樹脂ケース１５と、この樹脂ケース１５の表面１５Ａ側及び裏面１５Ｂ側から当該開口部２１を覆うように配置され、上記ＩＧＢＴチップ１１，ＦＷＤチップ１３及び当該樹脂ケース１５を狭持する一対の絶縁基板１７，１９とを備える。
　樹脂ケース１５は、配線部材としての信号ピン２２及びリード電極２３，２４が予めインサート成型された板状の部材である。これら信号ピン２２及びリード電極２３，２４は、銅やアルミニウム等の電気伝導性の高い金属で形成されている。また、樹脂ケース１５は、耐熱温度が高い（例えば２００度以上）樹脂材料（本実施形態では、ＰＰＳ（ポリフェニレンサルファイド(polyphenylene sulfide）樹脂に、ＧＦ（ガラスフィラー（Glass filler））を混入して高耐熱仕様としたもの)を用いて形成されている。
　樹脂ケース１５の表面１５Ａ及び裏面１５Ｂの略中央には、絶縁基板１７，１９がそれぞれ配置される凹部２５が形成される。この凹部２５は、それぞれ絶縁基板１７，１９（後述するセラミック基板３０，３３）と略同一の大きさに形成され、当該絶縁基板１７、１９の位置決めを容易に行えるようになっている。
　また、凹部２５は、絶縁基板１７，１９が配置された際に、当該絶縁基板１７，１９を支持する支持板部（開口部の縁部）２６，２７を備え、この支持板部２６，２７間に、当該樹脂ケース１５の表面１５Ａ及び裏面１５Ｂを貫通する開口部２１が形成されている。また、支持板部２６，２７は、略同一の高さ位置に略同一の厚みに形成され、凹部２５に配置された絶縁基板１７，１９が互いに略平行となるように構成されている。
　本実施形態では、一方の支持板部２６は、上記した信号ピン２２及びリード電極２３，２４の一部を露出するように形成され、絶縁基板１７，１９にそれぞれ設けられる回路基板を介して、ＩＧＢＴチップ１１及びＦＷＤチップ１３に接続可能となっている。また、支持板部２６には、ＩＧＢＴチップ１１及びＦＷＤチップ１３の大きさにそれぞれ合致した切欠部２６Ａ，２６Ｂが形成され、開口部２１に配置されるＩＧＢＴチップ１１及びＦＷＤチップ１３の位置決めを容易にするとともに、当該ＩＧＢＴチップ１１及びＦＷＤチップ１３が絶縁基板１７，１９に形成された回路基板上の所定位置に正確にリフローハンダ付けすることができる。
　また、他方の支持板部２７には、樹脂ケース１５の幅方向の略中央部に切欠部２７Ａが形成され、樹脂ケース１５の表面１５Ａには、当該切欠部２７Ａに対応する位置に当該表面１５Ａよりも低い段部２８が形成されている。これら段部２８及び切欠部２７Ａは、樹脂ケース１５の凹部２５に絶縁基板１７，１９を配置した場合に、当該絶縁基板１７，１９間及び絶縁基板１７，１９とＩＧＢＴチップ１１及びＦＷＤチップ１３間に形成される間隙（間隙部）と連通し、当該間隙にシリコーンゲル等の樹脂材を注入するための注入口２９（図２）として機能する。
　図３は、図２のIII－III断面図である。
　この図３に示すように、絶縁基板１７は、ＩＧＢＴチップ１１のエミッタ面側に配置されるＤＣＢ（Direct Copper Bonding）基板であり、高電気絶縁性のセラミック基板３０と、このセラミック基板３０のチップ対向面に接合されるエミッタ用銅回路基板（金属板）３２と、このエミッタ用銅回路基板３２の反対側に接合される銅板（金属板）３１とを備える。また、絶縁基板１９は、ＩＧＢＴチップ１１のコレクタ面側に配置されるＤＣＢ基板であり、高電気絶縁性のセラミック基板３３と、このセラミック基板３３のチップ対向面に接合されるコレクタ用銅回路基板（金属板）３４と、このコレクタ用銅回路基板３４の反対側に接合される銅板（金属板）３５とを備える。
　セラミック基板３０，３３は、Ｓｉ3Ｎ4、ＡｌＮ、Ａｌ2Ｏ3からなる群から選択される１種のセラミックからなるものを用いることができる。また、各回路基板として銅金属でなくアルミニウムで形成したものを用いても良い。
　本構成では、各絶縁基板１７，１９の表裏両面に配置された金属板のうち、ＩＧＢＴチップ１１及びＦＷＤチップ１３とは反対側に配置される銅板３１，３５は、樹脂ケース１５の外部に露出するように配置されて放熱面として機能する。
　エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４には、ＩＧＢＴチップ１１、ＦＷＤチップ１３、信号ピン２２及びリード電極２３，２４に対向する所定の領域に、クリーム状のハンダ４０が塗布されており、この状態でリフローハンダ付けすることにより、エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４は、ＩＧＢＴチップ１１、ＦＷＤチップ１３、信号ピン２２及びリード電極２３，２４とハンダ接合される。この場合、ハンダの接合性を確保するために、各銅回路基板３２，３４、信号ピン２２及びリード電極２３，２４の表面には、ニッケル（Ｎｉ），銅（Ｃｕ），スズ（Ｓｎ），金（Ａｕ），プラチナ（Ｐｔ），パラジウム（Ｐｄ）等によって皮膜層を形成しておくことが望ましい。
　半導体パワー素子を絶縁基板で狭持して樹脂成型した従来の構成では、絶縁基板間の絶縁距離を確保するためにスペーサを配置する必要があり、このスペーサを配置することでハンダ層がその分増加することとなっていた。ハンダ層は、エミッタ用銅回路基板３２、コレクタ用銅回路基板３４及び銅板３１，３５よりも熱伝導率が劣るため、ハンダ層が増加することにより放熱性が低下して冷却性能を損なうという問題がある。
　本実施形態では、図３に示すように、絶縁基板１７，１９は、樹脂ケース１５の支持板部２６，２７を狭持しているため、この支持板部２６，２７の厚みによって絶縁基板１７，１９（エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４）間の絶縁距離が確保される。このため、ハンダ４０を２層に低減することができ、その分、放熱性及び冷却性能の向上を図ることができる。
　また、絶縁基板１７，１９（エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４）とＩＧＢＴチップ１１及びＦＷＤチップ１３との間を接合するハンダ４０の厚みは、当該ハンダの信頼性を満足するために所定距離（例えば１．０ｍｍ）以下とすることが望ましい。このため、本実施形態では、樹脂ケース１５は、支持板部２６，２７の縁部からそれぞれ開口部２１内に延出し、ＩＧＢＴチップ１１、ＦＷＤチップ１３を支持する支持片４１，４２が形成されている。これら支持片４１，４２は、樹脂ケース１５の略同一の高さ位置に形成され、ＩＧＢＴチップ１１及びＦＷＤチップ１３が設置される高さ位置を規制するものである。この支持片４１，４２を設けることにより、樹脂ケース１５の厚み方向におけるＩＧＢＴチップ１１及びＦＷＤチップ１３の高さ位置を決めることができ、これらＩＧＢＴチップ１１、ＦＷＤチップ１３と、エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４との間を接合するハンダの厚みを容易に調整することができ、ひいては、信頼性の高い半導体装置を製造することができる。
　図３において、符号４３は、樹脂ケース１５に絶縁基板１７，１９を固定するための接着材である。この接着剤４３は、各セラミック基板３０，３３の外側であって、銅板３１，３５と凹部２５の壁面との間に塗布され、内部に塵内や水分が侵入することを防止するものである。
　また、本実施形態では、半導体装置１０は、予め成形された樹脂ケース１５に、ＩＧＢＴチップ１１、ＦＷＤチップ１３、及び、絶縁基板１７，１９を組み付けて形成されているため、絶縁基板１７，１９間及び絶縁基板１７，１９とＩＧＢＴチップ１１及びＦＷＤチップ１３間に間隙が必ず形成される。このため、上記した間隙に注入口２９を通じてシリコーンゲル４４を充填することにより、間隙空間内にエミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３が露出することが防止され、これら回路基板及びチップの保護を図ることができる。
　また、シリコーンゲルは、熱硬化性の樹脂材であり、硬化後にあっても柔らかく高い応力緩和性、粘弾性特性を有する。このため、半導体装置１０に応力が生じた場合であっても、間隙に充填されたシリコーンゲル４４は当該応力に従って変形することにより、このシリコーンゲル４４がエミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３の表面から剥離したり、当該シリコーンゲル４４に割れが生じたりすることが防止でき、当該エミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３をより強力に保護することができる。
　図４（Ａ）～図４（Ｈ）は半導体装置の製造手順を示す図である。
　まず、図４（Ａ）に示すように、セラミック基板３３の一面にコレクタ用銅回路基板３４を形成するともに他面に銅板３５（図３）を接合して絶縁基板１９を形成する。この場合、コレクタ用銅回路基板３４には、ＩＧＢＴチップ１１、ＦＷＤチップ１３に対応する領域、及び、信号ピン２２の一部及びリード電極２４に対応する領域にクリーム状のハンダが塗布される。
　続いて、図４（Ｂ）に示すように、絶縁基板１９を樹脂ケース１５の裏面側の凹部２５に配置する。ここで、絶縁基板１９のセラミック基板３３は凹部２５と略同一の大きさに形成されているため、絶縁基板１９が凹部２５に嵌り、樹脂ケース１５に対する絶縁基板１９の位置決めが容易になされる。
　続いて、図４（Ｃ）に示すように、コレクタ用銅回路基板３４上にＩＧＢＴチップ１１、ＦＷＤチップ１３をそれぞれ配置する。ここで、樹脂ケース１５の支持板部２６には各チップの大きさに合致した切欠部２６Ａ，２６Ｂが形成されているため、この切欠部２６Ａ，２６Ｂに合わせてＩＧＢＴチップ１１、ＦＷＤチップ１３を配置することにより、当該チップの位置決めを容易に行うことができる。
　続いて、図４（Ｄ）に示すように、樹脂ケース１５の表面側に絶縁基板１７を配置する。この絶縁基板１７は、予め、セラミック基板３０の一面にエミッタ用銅回路基板３２を形成するとともに他面に銅板３１を接合して形成されており、エミッタ用銅回路基板３２には、ＩＧＢＴチップ１１、ＦＷＤチップ１３に対応する領域、及び、信号ピン２２及びリード電極２３に対応する領域にクリーム状のハンダが塗布される。
　そして、この絶縁基板１７を樹脂ケース１５の表面側の凹部２５に配置し、当該絶縁基板１７，１９にて樹脂ケース１５及びＩＧＢＴチップ１１、ＦＷＤチップ１３を狭持する。この場合、凹部２５は、絶縁基板１７のセラミック基板３０と略同一の大きさに形成されているため、樹脂ケース１５に対する絶縁基板１７の位置決めを容易に行うことができる。
　続いて、図４（Ｅ）に示すように、樹脂ケース１５にＩＧＢＴチップ１１、ＦＷＤチップ１３及び絶縁基板１７，１９を組み付けた状態で、加熱炉（不図示）で加熱してリフローハンダ付けを行なう。この場合、ＩＧＢＴチップ１１、ＦＷＤチップ１３及び絶縁基板１７，１９は、上記した切欠部２６Ａ，２６Ｂ、凹部２５によって位置が規制されているため、ハンダが溶融した際に位置ずれを生じることが防止され、簡単な構成で信頼性の高い半導体装置１０を製造できる。
　続いて、図４（Ｆ）に示すように、樹脂ケース１５の表面（エミッタ）側及び裏面（コレクタ）側に対して、銅板３１，３５と凹部２５の壁面との間に接着材を塗布する。この接着剤が硬化した後、図４（Ｇ）に示すように、樹脂ノズル５０から吐出されたシリコーンゲルを、樹脂ケース１５に形成された注入口２９を通じて、絶縁基板１７，１９間及び絶縁基板１７，１９とＩＧＢＴチップ１１及びＦＷＤチップ１３間に形成される間隙に充填する。これにより、エミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３の露出が防止され、これら回路基板及びチップの保護を図ることができる。
　以上、説明したように、本実施形態によれば、セラミック基板３０，３３の一面に銅回路基板３２，３４が接合され、他面に銅板３１，３５が接合された一対の絶縁基板１７，１９と、予め信号ピン２２及びリード電極２３，２４がインサート成形された板状の樹脂ケース１５と、ＩＧＢＴチップ１１及びＦＷＤチップ１３とを備え、樹脂ケース１５が表面１５Ａ及び裏面１５Ｂを貫通する開口部２１を備え、この開口部２１にＩＧＢＴチップ１１及びＦＷＤチップ１３を並べて配置し、絶縁基板１７，１９の銅板３１，３４が露出するように、一対の絶縁基板１７，１９によりＩＧＢＴチップ１１、ＦＷＤチップ１３及び樹脂ケース１５を挟み込んだ状態で、当該ＩＧＢＴチップ１１、ＦＷＤチップ１３と、絶縁基板１７，１９の銅回路基板３２，３４とがハンダ接合されたため、樹脂ケース１５、ＩＧＢＴチップ１１、ＦＷＤチップ１３、及び絶縁基板１７，１９を重ね合わせてリフローハンダ付けするといった簡単な手順で半導体装置１０を製造することができる。
　特に、樹脂ケース１５には予め信号ピン２２及びリード電極２３，２４がインサート成形されているため、これら信号ピン２２及びリード電極２３，２４の位置決めが容易となり、製造手順の一層の容易化を実現できる。
　また、本実施形態によれば、絶縁基板１７，１９は表裏両面に銅回路基板３２，３４及び銅板３１，３５が配置され、これら銅板が外部に露出することにより、ＩＧＢＴチップ１１及びＦＷＤチップ１３の両面に放熱経路を設けることができ、冷却性能の向上を実現できる。また、樹脂ケース１５の支持板部２６，２７を一対の絶縁基板１７，１９で挟み込むことにより、スペーサを設けることなく、各絶縁基板１７，１９間の絶縁距離を確保することができるため、ハンダ層を低減することができ、その分、冷却性能の向上を図ることができる。
　また、本実施形態によれば、絶縁基板１７，１９間及び絶縁基板１７，１９とＩＧＢＴチップ１１及びＦＷＤチップ１３間に形成される間隙部に熱硬化性の樹脂材が充填されているため、当該間隙空間内にエミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３が露出することが防止され、これら回路基板及びチップの保護を図ることができる。
　また、本実施形態によれば、充填される樹脂材は、硬化後にあっても柔らかく高い応力緩和性、粘弾性特性を有するシリコーンゲルであるため、半導体装置１０に応力が生じた場合であっても、間隙に充填されたシリコーンゲル４４は当該応力に従って変形することにより、このシリコーンゲル４４がエミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３の表面から剥離したり、当該シリコーンゲル４４に割れが生じたりすることが防止でき、当該エミッタ用銅回路基板３２、コレクタ用銅回路基板３４、ＩＧＢＴチップ１１及びＦＷＤチップ１３をより強力に保護することができる。
　また、本実施形態によれば、絶縁基板１７，１９は、開口部２１の縁部としての支持板部２６，２７を狭持しているため、支持板部２６，２７の厚みを調整することにより、絶縁性を確保しつつ半導体装置１０の薄型化及び小型化を図ることができる。
　また、本実施形態によれば、樹脂ケース１５は、支持板部２６，２７の縁部からそれぞれ開口部２１内に延出し、ＩＧＢＴチップ１１、ＦＷＤチップ１３を支持する支持片４１，４２が形成されているため、樹脂ケース１５の厚み方向におけるＩＧＢＴチップ１１及びＦＷＤチップ１３の高さ位置を決めることができ、これらＩＧＢＴチップ１１、ＦＷＤチップ１３と、エミッタ用銅回路基板３２及びコレクタ用銅回路基板３４との間を接合するハンダの厚みを容易に調整することができ、ひいては、信頼性の高い半導体装置を製造することができる。
　なお、本発明は、上記実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
　１０　半導体装置
　１１　ＩＧＢＴチップ（半導体パワー素子）
　１３　ＦＷＤチップ（半導体パワー素子）
　１５　樹脂ケース
　１５Ａ　表面
　１５Ｂ　裏面
　１７、１９　絶縁基板
　２１　開口部
　２２　信号ピン（配線部材）
　２３、２４　リード電極（配線部材）
　２５　凹部
　２６、２７　支持板部（開口部の縁部）
　２６Ａ、２７Ａ　切欠部
　２８　段部
　２９　注入口
　３０、３３　セラミック基板
　３１、３５　銅板（金属板）
　３２　エミッタ用銅回路基板（金属板）
　３４　コレクタ用銅回路基板（金属板）
　４０　ハンダ
　４１、４２　支持片
　４３　接着剤
　４４　シリコーンゲル（樹脂材）
　５０　樹脂ノズル

Claims (5)

  1. 　表裏両面に金属板が接合された一対の絶縁基板と、予め配線部材がインサート成形された板状の樹脂ケースと、半導体パワー素子とを備え、前記樹脂ケースが表裏面を貫通する開口部を備え、この開口部に前記半導体パワー素子を配置し、前記絶縁基板の一方の金属板が露出するように、前記一対の絶縁基板により前記半導体パワー素子及び前記樹脂ケースを挟み込んだ状態で、前記半導体パワー素子と当該絶縁基板の他方の金属板とがハンダ接合されたことを特徴とする半導体装置。
  2. 　前記絶縁基板間に形成される間隙部に熱硬化性の樹脂材が充填されていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記樹脂材はシリコーンゲルであることを特徴とする請求項２に記載の半導体装置。
  4. 　前記絶縁基板は、前記開口部の縁部を狭持していることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 　前記樹脂ケースは、前記開口部に前記半導体パワー素子を支持する支持片を備えることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
PCT/JP2012/061833 2011-07-04 2012-05-09 半導体装置 WO2013005474A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013522515A JP5607829B2 (ja) 2011-07-04 2012-05-09 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011148053 2011-07-04
JP2011-148053 2011-07-04

Publications (1)

Publication Number Publication Date
WO2013005474A1 true WO2013005474A1 (ja) 2013-01-10

Family

ID=47436832

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061833 WO2013005474A1 (ja) 2011-07-04 2012-05-09 半導体装置

Country Status (2)

Country Link
JP (1) JP5607829B2 (ja)
WO (1) WO2013005474A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132425A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
EP3059761A3 (en) * 2015-02-17 2016-11-02 SFI Electronics Technology Inc. Surface-mount device with one or more dies between two circuit boards and process for producing the same
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JPWO2015111211A1 (ja) * 2014-01-27 2017-03-23 株式会社日立製作所 パワーモジュール及びその製造方法
JP2018164050A (ja) * 2017-03-27 2018-10-18 トヨタ自動車株式会社 半導体モジュール
CN109841592A (zh) * 2017-11-29 2019-06-04 丰田自动车株式会社 半导体装置
JP2019140364A (ja) * 2018-02-06 2019-08-22 トヨタ自動車株式会社 半導体装置
CN111725196A (zh) * 2020-06-30 2020-09-29 中南大学 一种高温原位紫外探测系统
US11251106B2 (en) 2019-11-09 2022-02-15 Beijing University Of Technology Packaging structure of a SiC MOSFET power module and manufacturing method thereof
US11270982B2 (en) 2017-01-30 2022-03-08 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device and power semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021212232A1 (de) 2021-10-29 2023-05-04 Zf Friedrichshafen Ag Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2011040565A (ja) * 2009-08-11 2011-02-24 Fuji Electric Systems Co Ltd 熱伝導シート、これを用いた半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311284A (ja) * 2004-03-23 2005-11-04 Fuji Electric Holdings Co Ltd パワー半導体素子およびこれを用いた半導体装置
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2011040565A (ja) * 2009-08-11 2011-02-24 Fuji Electric Systems Co Ltd 熱伝導シート、これを用いた半導体装置およびその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132425A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
JPWO2015111211A1 (ja) * 2014-01-27 2017-03-23 株式会社日立製作所 パワーモジュール及びその製造方法
EP3059761A3 (en) * 2015-02-17 2016-11-02 SFI Electronics Technology Inc. Surface-mount device with one or more dies between two circuit boards and process for producing the same
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
EP3139407A1 (en) * 2015-09-02 2017-03-08 STMicroelectronics S.r.l. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
US9986631B2 (en) 2015-09-02 2018-05-29 Stmicroelectronics S.R.L. Electronic power module with enhanced thermal dissipation and manufacturing method thereof
US11270982B2 (en) 2017-01-30 2022-03-08 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device and power semiconductor device
JP2018164050A (ja) * 2017-03-27 2018-10-18 トヨタ自動車株式会社 半導体モジュール
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
US10566295B2 (en) 2017-11-29 2020-02-18 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN109841592A (zh) * 2017-11-29 2019-06-04 丰田自动车株式会社 半导体装置
JP2019140364A (ja) * 2018-02-06 2019-08-22 トヨタ自動車株式会社 半導体装置
JP7192235B2 (ja) 2018-02-06 2022-12-20 株式会社デンソー 半導体装置
US11251106B2 (en) 2019-11-09 2022-02-15 Beijing University Of Technology Packaging structure of a SiC MOSFET power module and manufacturing method thereof
CN111725196A (zh) * 2020-06-30 2020-09-29 中南大学 一种高温原位紫外探测系统
CN111725196B (zh) * 2020-06-30 2023-11-28 长沙安牧泉智能科技有限公司 一种高温原位紫外探测系统

Also Published As

Publication number Publication date
JP5607829B2 (ja) 2014-10-15
JPWO2013005474A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5607829B2 (ja) 半導体装置
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
US9905494B2 (en) Semiconductor device
US9129931B2 (en) Power semiconductor module and power unit device
US20100007026A1 (en) Semiconductor device and method of manufacturing the same
JP6813259B2 (ja) 半導体装置
JP6093455B2 (ja) 半導体モジュール
JP2012195492A (ja) パワー半導体モジュール及びその取り付け構造
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP6230238B2 (ja) 半導体装置及びその製造方法
JP4526125B2 (ja) 大電力用半導体装置
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
JP4096741B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP2015220295A (ja) パワーモジュール及びその製造方法
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
CN111354709B (zh) 半导体装置及其制造方法
JP3770164B2 (ja) 半導体装置およびその製造方法
WO2016125673A1 (ja) 半導体モジュールおよびパワーコントロールユニット
JP5682511B2 (ja) 半導体モジュール
JP2021040113A (ja) 半導体装置
JP5987665B2 (ja) 半導体装置
WO2023047451A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12807818

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013522515

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12807818

Country of ref document: EP

Kind code of ref document: A1