KR102588854B1 - 파워모듈 및 그 제조방법 - Google Patents

파워모듈 및 그 제조방법 Download PDF

Info

Publication number
KR102588854B1
KR102588854B1 KR1020210017298A KR20210017298A KR102588854B1 KR 102588854 B1 KR102588854 B1 KR 102588854B1 KR 1020210017298 A KR1020210017298 A KR 1020210017298A KR 20210017298 A KR20210017298 A KR 20210017298A KR 102588854 B1 KR102588854 B1 KR 102588854B1
Authority
KR
South Korea
Prior art keywords
substrate
spacer
layer
power module
metal layer
Prior art date
Application number
KR1020210017298A
Other languages
English (en)
Other versions
KR20210103417A (ko
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of KR20210103417A publication Critical patent/KR20210103417A/ko
Application granted granted Critical
Publication of KR102588854B1 publication Critical patent/KR102588854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Abstract

본 발명 파워모듈 및 그 제조방법에 관한 것으로, 상하 두 개의 기판 사이에 절연 스페이서를 배치하여 전기적 절연과 방열 효율을 높임으로써 기판의 휨 변형을 방지하는 등 파워모듈의 성능을 향상시킬 수 있는 이점이 있다.

Description

파워모듈 및 그 제조방법{POWER MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 상하 두 개의 기판 사이에 반도체 칩을 실장한 구조의 파워모듈 및 그 제조방법에 관한 것이다.
파워모듈은 하이브리드 자동차, 전기차 등의 모터 구동을 위해 고전압 전류를 공급하기 위해 사용된다.
파워모듈 중 양면 냉각 파워모듈은 반도체 칩의 상, 하부에 각각 기판을 설치하고 그 기판의 외측면에 각각 방열판을 구비한다. 양면 냉각 파워모듈은 단면에 방열판을 구비하는 단면 냉각 파워모듈에 비해 냉각 성능이 우수하여 점차 그 사용이 증가하는 추세이다.
전기차 등에 사용되는 양면 냉각 파워모듈은 두 기판의 사이에 탄화규소(SiC), 질화갈륨(GaN) 등의 전력 반도체 칩이 실장되고, 고전압으로 인해 높은 발열과 주행 중 진동이 발생하기 때문에 이를 해결하기 위해 고강도와 고방열 특성을 동시에 만족시키는 것이 중요하다.
특허문헌 1: 등록특허공보 제2048478호(2019.11.19 등록)
본 발명의 목적은 고강도와 고방열 특성을 가지고, 접합 특성이 우수하며, 성능을 향상시킬 수 있는 단면 냉각 파워모듈 또는 양면 냉각 파워모듈 및 그 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 상면에 적어도 하나의 반도체 칩이 실장되는 제1 기판과, 제1 기판의 상부에 배치되는 제2 기판과, 제1 기판의 상면에 접합되며 제1 기판과 제2 기판의 이격 거리를 규정하는 스페이서와, 제1 기판에 스페이서를 접합하는 브레이징 접합층을 포함할 수 있다.
제1 기판은 세라믹 기재와 세라믹 기재의 적어도 일면에 브레이징 접합된 금속층을 포함할 수 있다.
금속층은 Cu일 수 있다.
스페이서는 세라믹 소재이다.
스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성될 수 있다.
스페이서의 높이는 반도체 칩의 높이에 비해 상대적으로 높을 수 있다.
브레이징 접합층은 AgCu를 포함할 수 있다.
브레이징 접합층은 Ti를 더 포함할 수 있다.
스페이서를 제2 기판에 접합하는 본딩층을 더 포함할 수 있고, 본딩층은 솔더 또는 Ag 페이스트로 이루어질 수 있다.
본 실시예에 따른 파워모듈 제조방법은 제1 기판을 준비하는 단계와, 스페이서를 준비하는 단계와, 제1 기판 또는 스페이서에 브레이징 접합층을 형성하는 단계와, 제1 기판과 스페이서의 사이에 브레이징 접합층이 개재되게 스페이서를 제1 기판에 배치하는 단계와, 브레이징 접합층을 열처리하여 제1 기판에 스페이서를 브레이징 접합하는 단계를 포함할 수 있다.
제1 기판을 준비하는 단계는, 세라믹 기재의 적어도 일면에 금속층이 접합된 세라믹 기판을 준비할 수 있다.
스페이서를 준비하는 단계는, Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성되는 스페이서를 준비할 수 있다.
브레이징 접합층을 형성하는 단계는, 제1 기판 또는 스페이서에 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 AgCu층을 형성하는 단계를 포함할 수 있다.
브레이징 접합층을 형성하는 단계는, AgCu층을 형성하는 단계 이전 또는 이후에 Ti층을 형성하는 단계를 더 포함할 수 있다.
스페이서를 제1 기판에 배치하는 단계는, 제1 기판의 상면 가장자리를 둘러 소정 간격을 두고 다수 개의 스페이서를 배치할 수 있다.
스페이서를 브레이징 접합하는 단계는, 780℃ 내지 900℃의 온도에서 열처리를 수행할 수 있다.
스페이서의 일면에 본딩층을 형성하는 단계와, 본딩층을 매개로 스페이서의 일면을 제2 기판에 접합시키는 단계를 더 포함할 수 있다.
본딩층을 형성하는 단계는, 스페이서의 일면에 솔더 또는 Ag 페이스트를 도포하여 본딩층을 형성할 수 있다.
본 발명의 파워모듈은 제1 기판과 제2 기판으로 AMB 기판을 적용함에 따라 전극의 들뜸 현상이 방지될 수 있다.
또한, 본 발명은 제1 기판과 제2 기판의 사이에 스페이서를 적용하여 제1 기판과 제2 기판의 사이에 실장된 반도체 칩에서 발생하는 열을 효율적으로 방열할 수 있고, 열에 의한 기판의 휨 변형을 방지할 수 있는 효과가 있다.
또한, 본 발명은 절연 재질의 스페이서가 제1 기판에 브레이징 접합으로 일체화되므로 접합 강도가 향상되어 진동 등에 대해서도 강한 접합을 유지할 수 있다.
또한, 본 발명은 절연 재질의 스페이서가 반도체 칩 및 주변 부품 간을 절연하여 전기적 충격을 방지하므로 파워모듈의 성능을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 의한 파워모듈을 보인 사시도이다.
도 2는 도 1의 A-A 단면도이다.
도 3은 본 발명의 실시예로 제1 기판에 스페이서가 접합된 상태를 보인 단면도이다.
도 4는 본 발명의 실시예로 제1 기판에 스페이서가 접합되기 전 상태를 보인 단면도이다.
도 5는 본 발명의 실시예로 제2 기판이 스페이서에 접합된 상태를 보인 단면도이다.
도 6은 본 발명의 실시예에 의한 파워모듈 제조방법을 보인 과정도이다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 파워모듈을 보인 사시도이다.
도 1에 도시된 바에 의하면, 본 발명의 파워모듈(100)은 하우징(110)에 파워모듈을 이루는 각종 부품을 수용하여 형성한 패키지 형태의 전기부품이다. 파워모듈(100)은 하우징(110)의 외측으로 양면에 방열판(또는 히트싱크)을 구비하는 양면 냉각 파워모듈 또는 단면에 방열판(또는 히트싱크)을 구비하는 단면 냉각 파워모듈일 수 있다.
하우징(110)은 중앙의 빈 공간에 각종 부품이 수용되며, 양측에 상기 각종 부품과 연결되게 제1 단자(180)와 제2 단자(190)가 배치될 수 있다. 여기서, 제1 단자(180)와 제2 단자(190)는 전원의 입력단자와 출력단자일 수 있다.
하우징(110)에 수용된 각종 부품은 하나 이상의 기판과 반도체 칩을 포함하며, 하우징(110)에 체결볼트(170)를 통해 고정될 수 있다.
도 2는 도 1의 A-A 단면도가 도시되어 있다.
도 2는 도 1의 A-A 단면을 과하게 표시하였으며, 몇 가지 구성을 생략하고 설명에 필요한 구성만 표시하였다.
구체적으로, 도 2에 도시된 바에 의하면, 파워모듈(100)은 하우징(100) 중앙의 빈 공간에 제1 기판(120), 제2 기판(130) 및 제3 기판(160)이 상하 일정 간격을 두고 적층된 구조일 수 있다.
적어도 하나의 반도체 칩(C)은 제1 기판(120)의 상면에 실장되고, 제1 기판(120)의 상부에 제2 기판(130)이 배치될 수 있다. 즉, 반도체 칩(C)은 상하로 배치된 제1 기판(120)과 제2 기판(130) 사이에 배치될 수 있다.
제3 기판(160)은 제2 기판(130)의 상부에 배치될 수 있다. 제3 기판(160)은 구동 피시비(Drive PCB)일 수 있고, FR4 재질이 사용될 수 있다. 제3 기판(160)은 하우징(110)과 체결볼트(170)로 고정될 수 있다.
양면 냉각 파워모듈의 경우, 제3 기판(160)과 제1 기판(120)의 외측으로 방열판이 부착될 수 있다. 단면 냉각 파워모듈의 경우, 제1 기판(120)의 외측으로 방열판이 부착될 수 있다.
반도체 칩(C)은 GaN(Gallium Nitride) 칩, MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), JFET(Junction Field Effect Transistor), HEMT(High Electric Mobility Transistor), Si(Silicon) 및 SiC(Silicon Carbide) 중 어느 하나일 수 있으나, 바람직하게는 반도체 칩(C)은 GaN 칩일 수 있다. GaN(Gallium Nitride) 칩은 대전력(300A) 스위치 및 고속(~1MHz) 스위치로 기능하는 반도체 칩이다. GaN 칩은 기존의 실리콘 기반 반도체 칩보다 열에 강하면서 칩의 크기도 줄일 수 있는 장점이 있다.
또한, GaN 칩은 높은 전자이동도, 높은 전자밀도 특성으로 고속 스위치가 가능하고 소형화가 가능해 고성능 및 고효율화에 최적화된 전력 반도체 칩이다. 이와 더불어, GaN 칩은 고온에서도 안정적으로 동작하며 고출력 특성을 가져 고효율화가 가능하다.
반도체 칩(C)은 기판 상에 솔더(Solder), 은 페이스트(Ag Paste) 등의 접착층에 의해 접합되는 플립칩(flip chip) 형태로 구비된다. 반도체 칩(C)이 기판 상에 플립칩 형태로 구비됨에 따라 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 방열 성능도 개선시킬 수 있다.
전력 반도체 칩은 고전압으로 인해 높은 발열이 발생한다. 발열은 기판에 형성한 전극을 들뜨게 하거나 기판을 휘게 만든다. 이러한 들뜸, 휨 현상은 파워모듈의 오작동 원인이 된다.
제1 기판(120)과 제2 기판(130)은 반도체 칩(C)으로부터 발생하는 열의 방열 효율을 높일 수 있도록 AMB(Active Metal Brazing) 기판을 적용한다. AMB 기판은 세라믹 기재(121,131)와 세라믹 기재(121,131)의 적어도 일면에 브레이징 접합된 금속층(122,132)을 포함하는 세라믹 기판이다.
세라믹 기재(121,131)는 알루미나(Al2O3), AlN, SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있다. 금속층(122,132)은 세라믹 기재(121,131) 상에 브레이징 접합된 금속박으로 반도체 칩(C)을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 각각 형성될 수 있다. 예컨데, 금속층(122,132)은 반도체 칩 또는 주변 부품이 실장될 영역, 스페이서를 포함하는 영역에 전극 패턴으로 형성될 수 있다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 바람직하게는 금속박은 열팽창 계수가 작은 동박을 적용한다. 금속박은 세라믹 기재(121,131) 상에 780℃~1100℃로 소성되어 세라믹 기재(121,131)와 브레이징 접합된 것을 일 예로 한다.
세라믹 기재(121,131)에 금속층(122,132)을 브레이징 접합하여 형성한 AMB 기판은 이종재료의 접합으로 인한 열팽창 계수의 차이와 인성으로 인한 열충격 문제를 해소하여 열충격에 대한 신뢰성을 높일 수 있다. 이는 전극의 들뜸 현상을 방지하여 파워모듈의 성능을 향상시키는데 기여할 수 있다.
그러나, 세라믹 기판은 고전력 제어 시 일정 온도 이상의 고온에 놓이거나 급격한 온도 변화가 발생할 경우 세라믹 기재와 금속층(동박)이 분리되는 경우가 발생할 수 있다. 이로 인해 세라믹 기판의 열 방출 효율이 저하되고 소자의 불안정한 동작이 야기되어 신뢰성이 저하할 수 있다. 따라서, 본 발명의 파워모듈은 세라믹 기판에 실장되는 소자의 안정적인 동작을 보장하기 위해 열을 안정적으로 방출시킬 수 있는 구조를 적용하였다.
즉, 본 발명의 파워모듈은 세라믹 기판인 제1 기판(120)과 제2 기판(130)의 사이에 스페이서(140)가 배치된 구조를 적용하였다. 이러한 스페이서(140)는 제1 기판(120)의 상면에 접합되며 제1 기판(120)과 제2 기판(130)의 이격 거리를 규정한다. 이와 같이, 스페이서(140)는 제1 기판(120)과 제2 기판(130)을 서로 이격시켜 공간을 형성함으로써 반도체 칩(C)에서 발생하는 열의 방열 효율을 높일 수 있다.
스페이서(140)는 제1 기판(120)의 상면에 실장되는 반도체 칩(C)의 높이에 비해 상대적으로 높게 구비되기 때문에, 반도체 칩(C)과 제2 기판(130)과의 간섭으로 인한 쇼트와 같은 전기적 충격을 방지할 수 있다.
또한, 스페이서(140)는 제1 기판(120)에 접합되어 제1 기판(120)의 상부에 제2 기판(130)을 배치할 때 얼라인을 확인하는 용도로 적용될 수 있다.
즉, 반도체 칩(C)이 제1 기판(120)에 실장된 후 그 상부에 제2 기판(130)이 배치될 때, 제1 기판(120)에 접합된 스페이서(140)가 제2 기판(130)의 얼라인을 확인하는 용도로 적용될 수 있다.
또한, 스페이서(140)는 제1 기판(120)과 제2 기판(130)을 지지하여 제1 기판(120)과 제2 기판(130)의 휨을 방지하는데 기여할 수 있다. 아울러, 스페이서(140)는 제1 기판(120)과 제2 기판(130) 사이의 간격을 일정하게 유지시켜 반도체 칩(C)을 보호할 수 있고, 반도체 칩(C)과 주위를 절연하여 쇼트 등을 방지함으로써 파워모듈의 수명 및 성능 향상에 기여할 수 있다.
스페이서(140)는 제1 기판(120)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개가 접합될 수 있다. 다수의 스페이서(140) 간의 간격은 방열 효율을 높이는 공간으로 활용될 수 있다.
스페이서(140)는 제1 기판(120)에 실장된 칩과 제2 기판(130)에 실장된 칩 및 부품 간의 절연을 위해 세라믹 소재로 형성될 수 있다. 일 예로, 스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성될 수 있다. Al2O3, ZTA, Si3N4, AlN는 기계적 강도, 내열성이 우수한 절연성 재료이다.
스페이서(140)가 Cu, CuMo 합금 등으로 형성되는 경우 방열 효율은 우수하나, 전기 전도도로 인해 방열이나 전기 절연이 요구되는 파워모듈에는 적합하지 않다. 따라서, 스페이서(140)는 세라믹 소재로 형성되는 것이 바람직하다.
도 3은 본 발명의 실시예로 제1 기판에 스페이서가 접합된 상태를 보인 단면도가 도시되어 있고, 도 4는 본 발명의 실시예로 제1 기판에 스페이서가 접합되기 전 상태를 보인 단면도가 도시되어 있다.
도 3에 도시된 바에 의하면, 스페이서(140)는 제1 기판(120)의 금속층(122)에 접합되어 일체화될 수 있다. 일 예로, 금속층(122)은 Cu 전극이다.
브레이징 접합층(150)은 제1 기판(120)에 스페이서(140)를 접합한다. 브레이징 접합층(150)은 제1 기판(120)과 스페이서(140)를 브레이징으로 일체화하기 위한 접합층이다. 이러한 브레이징 접합층(150)은 스페이서(140)가 제1 기판(120)으로부터 분리되는 것을 방지할 수 있다.
도 4에 도시된 바에 의하면, 브레이징 접합층(150)은 AgCu층(152)을 포함한다. 또한, 브레이징 접합층(150)은 Ti층(151)을 더 포할 수 있다. 이러한 브레이징 접합층(150)은 제1 기판(120)과 스페이서(140)의 접합 강도를 유지하여 접합 스트레스를 최소화하는 두께로 형성될 수 있다. 일 예로, 브레이징 접합층(150)은 두께가 0.005mm~0.08mm로 최소화되고 균일하게 접합되어 접합 스트레스를 최소화할 수 있다.
AgCu층(152)은 열전도도가 높아 반도체 칩(C)에서 발생된 열을 제1 기판(120)으로 원활하게 전달할 수 있다. 또한, AgCu층(152)은 제1 기판(120)의 금속층(122) 소재인 Cu를 포함하므로 금속층(122)과 열팽창 계수가 유사하다. 만약, 브레이징 접합층(150)과 금속층(122)의 열팽창 계수 간 차이가 클 경우, 780℃ 내지 900℃의 고온에서 수행되는 브레이징 공정 중에 열응력이 발생하여 비틀림 등의 손상이 발생할 수 있다. 따라서, 브레이징 접합층(150)은 제1 기판(120)의 금속층(122)과 열팽창 계수가 유사한 AgCu층(152)을 포함하여 구성되는 것이 바람직하다. 스페이서(140)는 AgCu층(152)에 의해 제1 기판(120)의 금속층(122)에 비틀림없이 균일하게 접합될 수 있다.
한편, AgCu층(152)만을 포함하는 브레이징 접합층(150)은 금속과 금속의 브레이징 접합에 적용 시 접합 강도를 높일 수 있다. 그러나 금속과 세라믹의 브레이징 접합에 적용될 경우, AgCu층(152)만으로는 접합 강도가 약할 수 있다. 따라서, 브레이징 접합층(150)은 금속과 세라믹의 접합 강도를 높이기 위해 Ti층(151)을 더 포함할 수 있다. Ti층(151)은 절연 재질인 스페이서(140)를 제1 기판(120)의 금속층(122)에 접합할 때 접합력을 증가시키는 시드층으로 작용할 수 있다.
Ti층(151)에 함유된 Ti와 같은 활성금속(Active Metal)은 브레이징 시 세라믹과 반응하여 계면에 산화물, 질화물 또는 탄화물을 형성하기 때문에 접합력을 증가시킬 수 있다. 여기서, Ti 대신 브레이징 활성금속으로 Zr을 사용할 수도 있으나, Ti가 AgCu층와 접합력이 우수하므로 Ti를 사용하는 것이 바람직하다.
Ti층(151)과 AgCu층(152)은 제1 기판(120) 또는 스페이서(140)에 형성할 수 있다. 실시예에서 Ti층(151)과 AgCu층(152)은 스페이서(140)에 형성한다. 예컨데, 스페이서(140)의 하부에 Ti층(151)을 형성하고 Ti층(151)의 상부에 AgCu층(152)을 형성할 수 있다. AgCu층(152)은 Ag와 Cu가 6:4 또는 7:3의 비율로 포함될 수 있다. 이러한 Ag와 Cu의 비율은 브레이징 온도를 결정할 수 있다.
한편, 도 5를 참조하면, 스페이서(140)는 하단부가 제1 기판(120)에 브레이징 접합된 후 상단부가 제2 기판(130)의 금속층(132)에 본딩층(b)에 의해 접합될 수 있다. 본딩층(b)은 솔더 또는 Ag 페이스트로 이루어질 수 있다. 스페이서(140)의 상단부가 하단부와 마찬가지로 제2 기판(130)에 브레이징 접합될 경우, 총 2번의 브레이징 공정이 수행되어야 하기 때문에 제1 기판(120)에 휨이 발생할 수 있고, 반도체 칩(C)에도 영향을 줄 수 있다. 따라서, 스페이서(140)의 상단부는 제2 기판(130)에 솔더 또는 Ag 페이스트로 접합되는 것이 바람직하다.
솔더는 접합 강도가 높고 고온 신뢰성이 우수한 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트로 이루어질 수 있다.
Ag 페이스트는 솔더에 비해 고온 신뢰성이 더 우수하고 열전도도가 높다. Ag 페이스트는 열전도도가 높도록 Ag 분말 90~99 중량%와 바인더 1~10 중량%를 포함하는 것이 바람직하다. Ag 분말은 나노입자인 것이 바람직하다. 나노입자의 Ag 분말은 높은 표면적으로 인해 접합밀도가 높고 열전도도가 높다.
본딩층(b)은 페이스트(paste) 인쇄, 박막 포일(foil) 부착 등의 방법으로 스페이서(140)의 일면에 형성될 수 있고, 스페이서(140)의 일면은 본딩층(b)을 매개로 제2 기판(130)의 하면에 접합될 수 있다. 본딩층(b)이 솔더일 때의 접합은 약 200℃에서의 가열 및 가압으로 수행될 수 있고, 본딩층(b)이 Ag 페이스트일 때의 접합은 약 270℃에서의 가열 및 가압으로 수행될 수 있다.
도 6은 본 발명의 실시예에 의한 파워모듈 제조방법을 보인 과정도가 도시되어 있다.
도 6에 도시된 바에 의하면, 본 발명에 따른 파워모듈 제조방법은 제1 기판(120)을 준비하는 단계(S10)와, 스페이서(140)를 준비하는 단계(S20)와, 제1 기판(120) 또는 스페이서(140)에 브레이징 접합층(150)을 형성하는 단계(S30)와, 제1 기판(120)과 스페이서(140)의 사이에 브레이징 접합층(150)이 개재되게 스페이서(140)를 제1 기판(120)에 배치하는 단계(S40)와 브레이징 접합층(150)을 열처리하여 제1 기판(120)에 스페이서(140)를 브레이징 접합하는 단계(S50)를 포함한다.
제1 기판을 준비하는 단계(S10)는, 세라믹 기재(121)의 적어도 일면에 금속층(122)이 접합된 세라믹 기판을 준비한다. 일 예로, 세라믹 기판은 금속층(122)이 Cu 전극인 AMB 기판이다.
스페이서를 준비하는 단계(S20)는, 세라믹 재료로 형성된 스페이서(140)를 준비할 수 있다. 일 예로, 스페이서를 준비하는 단계(S20)는, Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성되는 스페이서(140)를 준비할 수 있다.
브레이징 접합층을 형성하는 단계(S30)는, 제1 기판(120) 또는 스페이서(140)에 페이스트 인쇄, 포일(foil) 부착 및 필러(filler) 부착 중 어느 하나의 방법으로 AgCu층(152)을 형성하는 단계를 포함할 수 있다. 여기서, 포일 부착은 이형 필름에 AgCu층(152)을 포함한 브레이징 필러를 형성하고 리본으로 제작한 것이며, 이 리본을 스페이서(140)에 부착하여 사용 가능하다. AgCu층(152)은 Ag층과 Ag층의 상면에 형성되는 Cu층과 Cu층의 상면에 형성되는 Ag층을 포함하는 형태로 구성할 수 있다.
브레이징 접합층을 형성하는 단계(S30)는, AgCu층(152)을 형성하는 단계 이전 또는 이후에 Ti층(151)을 형성하는 단계를 더 포함할 수 있다. 스페이서(140)에 브레이징 접합층(150)을 형성하는 경우, 스페이서(140)의 하부에 Ti층(151)을 형성하고 Ti층(151)의 상부에 AgCu층(152)을 형성할 수 있다. 제1 기판(120)에 브레이징 접합층(150)을 형성하는 경우, 제1 기판(120)의 상부에 AgCu층(152)을 형성하고 AgCu층(152)의 상부에 Ti층(151)을 형성할 수 있다. 본 실시예에서 브레이징 접합층(150)은 스페이서(140)에 형성된다. AgCu층(152)은 Ag와 Cu가 6:4 또는 7:3의 비율로 포함된다. Ag와 Cu의 비율은 금속이원계 상태도에서 두 액상선이 교차하는 공정점에서의 조성비를 도출한 것이다.
스페이서(140)를 제1 기판(120)에 배치하는 단계(S40)는, 제1 기판(120)의 상면 가장자리를 둘러 소정 간격을 두고 다수 개의 스페이서(140)를 배치한다.
브레이징 접합하는 단계(S50)는, 780℃ 내지 900℃의 온도에서 열처리를 수행할 수 있다. 780℃ 내지 900℃의 온도에서 브레이징을 위한 열처리를 수행할 경우, 브레이징 접합층(150)은 용융되고 제1 기판(120)은 용융되지 않기 때문에 열에 의한 손상을 방지하면서 접합이 가능하다. 열처리는 진공 또는 불활성 분위기에서 수행할 수 있다. 브레이징 접합 단계는 1회 또는 2회 진행 가능하다.
브레이징 후, 스페이서(140)는 제1 기판(120)의 금속층(122)과 일체화된다. 브레이징 접합층(150)의 두께는 0.005mm~0.08mm로 스페이서(140)의 높이에 영향을 미치치 않을 만큼 얇고 접합 강도는 높다.
한편, 본 발명에 따른 파워모듈 제조방법은 스페이서(140)의 일면에 본딩층(b)을 형성하는 단계와, 본딩층(b)을 매개로 스페이서(140)의 일면을 제2 기판(130)에 접합시키는 단계를 더 포함할 수 있다.
여기서, 본딩층(b)을 형성하는 단계는, 스페이서(140)의 일면에 솔더 또는 Ag 페이스트를 도포하여 형성할 수 있다. 여기서, 솔더는 SnPb계, SnAg계, SnAgCu계, Cu계 솔더 페이스트로 이루어질 수 있고, Ag 페이스트는 Ag 분말 90~99 중량%와 바인더 1~10 중량%를 포함하여 이루어질 수 있다.
한편, 스페이서(140)의 일면을 제2 기판(130)에 접합시키는 단계는, 본딩층(b)이 솔더일 경우 약 200℃에서의 가열 및 가압을 통해 접합이 이루어질 수 있고, 본딩층(b)이 Ag 페이스트일 경우 약 270℃에서의 가열 및 가압을 통해 접합이 이루어질 수 있다.
이와 같이, 스페이서(140)의 상단부와 하단부는 제1 기판(120) 및 제2 기판(130)에 접합되므로, 제2 기판(130)은 제1 기판(120)의 상부에 배치될 수 있다. 여기서, 제2 기판(130)과 스페이서(140)의 브레이징 접합은 가능하나, 제1 기판(120)의 상면에 실장된 반도체 칩(C)에 영향을 줄 수 있으므로 솔더 또는 Ag 페이스트로 접합되는 것이 바람직하다.
이후에, 제2 기판(130)의 상부에 제3 기판(160)을 설치할 수 있다. 제3 기판(160)은 하우징(110)에 체결볼트(170)로 고정될 수 있다. 또한, 제2 기판(130)과 제3 기판(160)은 복수의 단자핀(미도시)으로 부품 간이 연결될 수 있다.
<실험>
본 발명의 실시예에 의한 파워모듈 제조방법에서 사용된 브레이징 접합으로 제1 기판(120)과 스페이서(140)의 접합 강도가 높아졌는지를 확인하고자 실험을 실시하였다. 이때, 본 발명의 실시예와 같이 스페이서(140)가 제1 기판(120)의 금속층(122)에 브레이징 접합된 경우의 필 강도를 측정하고, 비교예로서 스페이서(140)가 제1 기판(120)의 금속층(122)에 솔더링 접합된 경우의 필 강도를 측정하였다.
측정 결과, 솔더링 접합 시 필 강도는 4N이고, 브레이징 접합 시 필 강도는 21N으로 7배 정도 접합 강도가 상승하였음을 확인하였다.
이와 같이, 본 발명의 실시예에 의한 파워모듈은 제1 기판(120)과 제2 기판(130)으로 AMB 기판이 적용되어 전극의 들뜸 현상이 방지된다.
스페이서(140)는 제1 기판(120)과 제2 기판(130) 사이의 공간을 확보하여 방열 효율을 높이고, 제1 기판(120)에 실장된 칩과 제2 기판(130)에 실장되는 칩 또는 부품 간을 절연할 수 있다.
또한, 스페이서(140)는 제1 기판(120)과 제2 기판(130)의 사이에 적용되어 반도체 칩(C)에서 발생하는 열을 효율적으로 방열할 수 있고, 열에 의해 제1 기판(120)과 제2 기판(130)이 휘는 현상을 방지할 수 있다.
아울러, 스페이서(140)는 제1 기판(120)에 브레이징 접합되어 접합 강도가 향상될 수 있다. 따라서, 스페이서(140)는 파워모듈(100)의 진동 등에 대해서도 강한 접합을 유지할 수 있어 파워모듈(100)의 성능을 향상시킬 수 있다.
한편, 브레이징 접합층(150)은 AgCu층(152)을 포함하므로, Cu로 형성된 금속층(122)과의 접합력이 우수하다. 따라서, 브레이징 접합층(150)은 접합 스트레스를 최소화하는 두께로 형성되면서도 스페이서(140)와 제1 기판(120)의 금속층(122)을 강하게 접합시킬 수 있다.
아울러, AgCu층(152)은 금속층(122)인 Cu와 열팽창 계수가 유사하므로, 780℃ 내지 900℃의 고온에서 수행되는 브레이징 공정 중에도 스페이서(140)와 제1 기판(120)의 금속층(122)을 비틀림없이 균일하게 접합시킬 수 있다.
상술한 본 발명은 파워모듈에 적용되는 기판과 스페이서의 브레이징 접합 구조를 예로 들어 설명하였으나, 금속과 세라믹의 접합 강도를 높이기 위한 모든 접합 구조에 적용 가능하다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 파워모듈 110: 하우징
120: 제1 기판 121: 세라믹 기재
122: 금속층 130: 제2 기판
131: 세라믹 기재 132: 금속층
140: 스페이서 150: 브레이징 접합층
151: Ti층 152: AgCu층
160: 제3 기판 170: 체결볼트
180: 제1 단자 190: 제2 단자
b: 본딩층

Claims (19)

  1. 세라믹 기재 및 세라믹 기재의 적어도 일면에 브레이징 접합된 금속층을 포함하고, 상면에 적어도 하나의 반도체 칩이 실장되는 제1 기판;
    세라믹 기재 및 세라믹 기재의 적어도 일면에 브레이징 접합된 금속층을 포함하고, 상기 제1 기판의 상부에 배치되는 제2 기판;
    하면이 상기 제1 기판의 금속층에 접합되고, 상면이 상기 제2 기판의 금속층에 접합되며, 상기 제1 기판과 상기 제2 기판의 이격 거리를 규정하는 스페이서;
    상기 제1 기판의 금속층과 상기 스페이서의 하면 사이에 개재되어 상기 제1 기판의 금속층에 상기 스페이서의 하면을 접합시키는 브레이징 접합층; 및
    상기 제2 기판의 금속층과 상기 스페이서의 상면 사이에 개재되어 상기 제2 기판의 금속층에 상기 스페이서의 상면을 접합시키는 본딩층;
    을 포함하고,
    상기 스페이서는 세라믹 소재로 형성되어 다수 개가 구비되고, 상기 제1 기판의 상면 가장자리를 둘러 소정 간격을 두고 배치된 파워모듈.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 기판의 금속층 및 상기 제2 기판의 금속층은 Cu인 파워모듈.
  4. 삭제
  5. 제1항에 있어서,
    상기 스페이서는 Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성되는 파워모듈.
  6. 제1항에 있어서,
    상기 스페이서의 높이는 상기 반도체 칩의 높이에 비해 상대적으로 높은 파워모듈.
  7. 제1항에 있어서,
    상기 브레이징 접합층은 AgCu를 포함하는 파워모듈.
  8. 제7항에 있어서,
    상기 브레이징 접합층은 Ti를 더 포함하는 파워모듈.
  9. 삭제
  10. 제1항에 있어서,
    상기 본딩층은 솔더 또는 Ag 페이스트로 이루어지는 파워모듈.
  11. 세라믹 기재 및 세라믹 기재의 적어도 일면에 브레이징 접합된 금속층을 포함하고, 상면에 적어도 하나의 반도체 칩이 실장된 제1 기판을 준비하는 단계;
    세라믹 소재의 스페이서를 준비하는 단계;
    상기 제1 기판 또는 상기 스페이서에 브레이징 접합층을 형성하는 단계;
    상기 제1 기판의 금속층과 상기 스페이서의 하면 사이에 상기 브레이징 접합층이 개재되게 상기 스페이서를 상기 제1 기판의 금속층에 배치하는 단계;
    상기 브레이징 접합층을 열처리하여 상기 제1 기판의 금속층에 상기 스페이서의 하면을 브레이징 접합하는 단계;
    세라믹 기재 및 세라믹 기재의 적어도 일면에 브레이징 접합된 금속층을 포함하는 제2 기판을 준비하는 단계;
    상기 스페이서의 상면에 본딩층을 형성하는 단계;
    상기 제2 기판의 금속층과 상기 스페이서의 상면 사이에 상기 본딩층이 개재되게 상기 제2 기판을 상기 스페이서의 상부에 배치하는 단계; 및
    상기 본딩층을 매개로 상기 스페이서의 상면을 제2 기판의 금속층에 접합시키는 단계;
    를 포함하고,
    상기 스페이서를 상기 제1 기판의 금속층에 배치하는 단계는,
    상기 제1 기판의 상면 가장자리를 둘러 소정 간격을 두고 다수 개의 스페이서를 배치하는 파워모듈 제조방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 스페이서를 준비하는 단계는,
    Al2O3, ZTA, Si3N4, AlN 중 선택된 1종 또는 이들 중 둘 이상이 혼합된 재료로 형성되는 스페이서를 준비하는 파워모듈 제조방법.
  14. 제11항에 있어서,
    상기 브레이징 접합층을 형성하는 단계는,
    상기 제1 기판 또는 상기 스페이서에 페이스트 인쇄, 포일 부착 및 필러 부착 중 어느 하나의 방법으로 AgCu층을 형성하는 단계를 포함하는 파워모듈 제조방법.
  15. 제14항에 있어서,
    상기 브레이징 접합층을 형성하는 단계는,
    상기 AgCu층을 형성하는 단계 이전 또는 이후에 Ti층을 형성하는 단계를 더 포함하는 파워모듈 제조방법.
  16. 삭제
  17. 제11항에 있어서,
    상기 스페이서의 하면을 브레이징 접합하는 단계는,
    780℃ 내지 900℃의 온도에서 상기 열처리를 수행하는 파워모듈 제조방법.
  18. 삭제
  19. 제11항에 있어서,
    상기 본딩층을 형성하는 단계는,
    상기 스페이서의 상면에 솔더 또는 Ag 페이스트를 도포하여 본딩층을 형성하는 파워모듈 제조방법.
KR1020210017298A 2020-02-13 2021-02-08 파워모듈 및 그 제조방법 KR102588854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200017331 2020-02-13
KR20200017331 2020-02-13

Publications (2)

Publication Number Publication Date
KR20210103417A KR20210103417A (ko) 2021-08-23
KR102588854B1 true KR102588854B1 (ko) 2023-10-16

Family

ID=77292916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017298A KR102588854B1 (ko) 2020-02-13 2021-02-08 파워모듈 및 그 제조방법

Country Status (4)

Country Link
US (1) US20230075200A1 (ko)
KR (1) KR102588854B1 (ko)
CN (1) CN115136297A (ko)
WO (1) WO2021162369A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033425A1 (ko) * 2021-09-03 2023-03-09 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR20240003259A (ko) * 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147961B1 (ko) * 1995-04-21 1998-08-01 김준성 전계 방출 표시소자의 스페이서 및 그의 형성방법
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
WO2014129331A1 (ja) * 2013-02-20 2014-08-28 株式会社美鈴工業 ヒータ装置
KR101856106B1 (ko) * 2015-04-24 2018-05-09 주식회사 아모센스 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR20170008696A (ko) * 2015-07-14 2017-01-24 주식회사 아모센스 고주파 반도체용 기판 및 그 제조 방법과, 이를 이용한 고주파 반도체
KR102543528B1 (ko) * 2015-12-07 2023-06-15 현대모비스 주식회사 전력 모듈 패키지 및 그 제조방법
KR101766082B1 (ko) * 2015-12-09 2017-08-07 현대자동차주식회사 파워모듈
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
JP7010950B2 (ja) * 2017-07-25 2022-01-26 デンカ株式会社 セラミックス回路基板及びその製造方法
KR102048478B1 (ko) 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법

Also Published As

Publication number Publication date
US20230075200A1 (en) 2023-03-09
CN115136297A (zh) 2022-09-30
WO2021162369A1 (ko) 2021-08-19
KR20210103417A (ko) 2021-08-23

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
JP2007251076A (ja) パワー半導体モジュール
EP2889902B1 (en) Electric power semiconductor device
JP2013069782A (ja) 半導体装置
KR102588854B1 (ko) 파워모듈 및 그 제조방법
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
KR101979265B1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
CN113206048A (zh) 半导体装置及其制造方法
KR102611687B1 (ko) 파워모듈
KR20220004442A (ko) 파워모듈
KR102661089B1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR102588851B1 (ko) 파워모듈 및 그 제조방법
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
KR20230034618A (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
CN109742057B (zh) 功率器件及其基底、功率器件组件、射频模块和基站
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
KR20180005389A (ko) 후막인쇄기법을 이용한 절연기판
KR20220004252A (ko) 파워모듈 및 그 제조방법
KR20210141373A (ko) 파워모듈

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant