KR102048478B1 - 양면냉각형 파워 모듈 및 그의 제조 방법 - Google Patents

양면냉각형 파워 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR102048478B1
KR102048478B1 KR1020180032267A KR20180032267A KR102048478B1 KR 102048478 B1 KR102048478 B1 KR 102048478B1 KR 1020180032267 A KR1020180032267 A KR 1020180032267A KR 20180032267 A KR20180032267 A KR 20180032267A KR 102048478 B1 KR102048478 B1 KR 102048478B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
power
bonded
metal plate
Prior art date
Application number
KR1020180032267A
Other languages
English (en)
Other versions
KR20190110376A (ko
Inventor
오헌철
민재상
박용희
이진우
조희진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020180032267A priority Critical patent/KR102048478B1/ko
Priority to US16/982,431 priority patent/US11810887B2/en
Priority to PCT/KR2018/012402 priority patent/WO2019182216A1/ko
Priority to EP18910764.2A priority patent/EP3771084A4/en
Priority to CN201880091434.3A priority patent/CN111903049B/zh
Priority to JP2020550787A priority patent/JP7204770B2/ja
Publication of KR20190110376A publication Critical patent/KR20190110376A/ko
Application granted granted Critical
Publication of KR102048478B1 publication Critical patent/KR102048478B1/ko
Priority to US18/375,761 priority patent/US20240030177A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

본 발명의 실시 예에 따른 파워 모듈은, 금속 플레이트들이 일 면에 형성된 제1 기판, 상기 제1 기판과 이격되고, 상기 제1 기판의 금속 플레이트들과 마주보는 일 면에 금속 플레이트들이 형성된 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 구비되는 복수의 파워 소자들, 상기 복수의 파워 소자들 각각의 제1 면에 형성되는 제1 전극, 및 상기 복수의 파워 소자들 각각의 제2 면에 형성되는 제2 전극을 포함하고, 상기 복수의 파워 소자들은, 상기 제1 전극이 상기 제2 기판의 금속 플레이트들과 접합되는 제1 파워 소자, 및 상기 제1 전극이 상기 제1 기판의 금속 플레이트들과 접합되는 제2 파워 소자를 포함한다.

Description

양면냉각형 파워 모듈 및 그의 제조 방법{POWER MODULE OF DOUBLE-FACED COOLING AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 전기자동차, 하이브리드차, 연료전지차 등과 같은 친환경 자동차, 및 에어컨 등의 가전 기기에 구비되는 양면냉각형 파워 모듈 및 그의 제조 방법에 대한 것이다.
일반적으로 전기자동차, 하이브리드차, 연료전지차와 같은 친환경 자동차나, 에어컨 등과 같은 가전 기기에는 구동 수단으로서 모터가 구비될 수 있다. 이러한 모터는 제어기의 PWM(pulse width modulation) 신호에 의해 직류전압을 삼상 전압으로 변환시키는 인버터로부터 전력 케이블을 통해 전달되는 삼상 전류에 의해 구동될 수 있다.
상기 인버터에는 전원 공급부로부터 공급되는 전원을 이용하여 모터를 구동하기 위한 전원을 공급하는 동작을 수행하는 파워 소자가 구비될 수 있다. 파워 소자는 스위칭 동작을 통해 모터를 구동하기 위한 전원을 공급할 수 있다. 이러한 파워 소자로는 종래에는 GTO(gate turn-offthyristor) 반도체 소자가 사용되었으나, 현재에는 IGBT(insulated gate bipolar mode transistor) 반도체 소자가 사용되고 있는 실정이다.
파워 소자의 스위칭 동작 시에는, 파워 소자 및 그를 포함하는 파워 모듈 내부의 온도가 높아지게 된다. 내부의 온도가 과도하게 높아짐에 따라, 파워 소자가 손상될 가능성이 존재한다. 파워 소자가 손상되는 경우, 모터의 동작이 정상적으로 이루어지지 못할 수 있다. 이에 따라, 파워 소자 및 파워 모듈의 과열을 방지하기 위해서는 적절한 냉각 방법이 필수적으로 도입되어야 한다.
이를 위해, 파워 소자를 포함하는 파워 모듈은, 스위칭 동작 시 칩 어셈블리의 냉각을 위한 히트싱크를 포함할 수 있다. 상기 히트싱크는 칩 어셈블리의 상면과 하면 중 어느 하나의 면에 부착되는 단면 히트싱크와, 양면에 모두 부착되는 양면 히트싱크를 포함할 수 있다.
이 중 양면 히트싱크를 갖는 양면냉각형 파워 모듈은, 단면 히트싱크를 갖는 단면냉각형 파워모듈에 비해 냉각 성능이 우수하여, 점차 그 사용이 증가하는 추세이다.
다만, 종래의 양면냉각형 파워 모듈의 경우 파워 소자의 상부 전극 중 게이트 전극을 신호 핀 또는 단자와 연결시키기 위한 와이어 등의 연결부재가 포함되었다. 이러한 연결부재의 사용으로 인해 컴팩트한 파워 모듈이 구현되기 어렵고, 추가적인 연결 공정이 추가됨에 따라 공정의 단순화 및 제조 시간의 감소 또한 어렵다는 문제가 존재한다.
본 발명이 해결하고자 하는 과제는, 파워 소자의 게이트 전극을 신호 핀 또는 단자와 연결하기 위한 와이어 등의 연결부재를 구비하지 않고 제조가능함으로써, 제조 공정을 단순화하고 제조 시간을 감소시키며, 보다 컴팩트한 사이즈를 갖는 양면냉각형 파워 모듈을 제공하는 것이다.
본 발명의 실시 예에 따른 파워 모듈은, 금속 플레이트들이 일 면에 형성된 제1 기판, 상기 제1 기판과 이격되고, 상기 제1 기판의 금속 플레이트들과 마주보는 일 면에 금속 플레이트들이 형성된 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 구비되는 복수의 파워 소자들, 상기 복수의 파워 소자들 각각의 제1 면에 형성되는 제1 전극, 및 상기 복수의 파워 소자들 각각의 제2 면에 형성되는 제2 전극을 포함하고, 상기 복수의 파워 소자들은, 상기 제1 전극이 상기 제2 기판의 금속 플레이트들과 접합되는 제1 파워 소자, 및 상기 제1 전극이 상기 제1 기판의 금속 플레이트들과 접합되는 제2 파워 소자를 포함한다.
실시 예에 따라, 상기 복수의 파워 소자들은 IGBT 반도체 소자를 포함하고, 상기 제1 전극은 게이트 전극 및 에미터 전극을 포함하고, 상기 제2 전극은 콜렉터 전극을 포함할 수 있다.
상기 제1 기판과 제2 기판 각각에 형성된 금속 플레이트들 중 어느 하나는, 상기 게이트 전극과 일부가 접합되고, 다른 일부가 신호 핀 또는 단자와 접합될 수 있다.
상기 파워 모듈은, 상기 게이트 전극과 상기 신호 핀 또는 단자를 연결하는 와이어를 구비하지 않을 수 있다.
상기 제1 기판의 금속 플레이트들 중 어느 하나는, 상기 제1 파워 소자의 콜렉터 전극 및 상기 제2 파워 소자의 에미터 전극과 전기적으로 연결될 수 있다.
상기 콜렉터 전극에는 스페이서가 접합되고, 상기 어느 하나의 금속 플레이트는, 상기 제1 파워 소자의 콜렉터 전극에 접합된 스페이서, 및 상기 제2 파워 소자의 에미터 전극과 접합될 수 있다.
실시 예에 따라, 제1 기판과 상기 제2 기판 각각의 금속 플레이트들 중 제1 금속 플레이트는 신호 핀 및 단자와 접합되고, 상기 제1 금속 플레이트에는, 적어도 하나의 틈을 갖도록 하는 적어도 하나의 슬릿이 형성될 수 있다.
실시 예에 따라, 상기 제1 금속 플레이트는, 상기 적어도 하나의 슬릿에 의해 복수의 금속 플레이트들로 구분될 수 있다.
상기 제1 기판의 타 면 및 상기 제2 기판의 타 면 각각에는 금속 플레이트가 형성될 수 있다.
본 발명의 실시 예에 따른 파워 모듈의 제조 방법은, 제1 기판 및 제2 기판이 서로 마주보는 일 면들 각각에, 접합 재료를 인쇄하는 단계, 상기 제1 기판과 상기 제2 기판 사이에 복수의 파워 소자들을 실장하는 단계, 및 상기 제1 기판, 상기 제2 기판, 및 상기 복수의 파워 소자들이 접합되도록 신터링하는 단계를 포함하고, 상기 복수의 파워 소자들은, 제1 면에 형성되는 제1 전극, 및 상기 제1 면의 반대면인 제2 면에 형성되는 제2 전극을 포함하고, 상기 실장하는 단계는, 상기 복수의 파워 소자들 중 제1 파워 소자를, 제1 면에 형성된 제1 전극이 상기 제2 기판을 향하도록 실장하는 단계, 및 상기 복수의 파워 소자들 중 제2 파워 소자를, 제1 면에 형성된 제1 전극이 상기 제1 기판을 향하도록 실장하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 실장하는 단계는, 상기 제1 기판과 상기 제2 기판 사이에 상기 복수의 파워 소자들, 복수의 다이오드, 및 신호 핀과 단자들을 포함하는 리드 프레임을 실장하는 단계를 포함할 수 있다.
상기 신터링하는 단계는, 상기 제1 기판과 상기 제2 기판 각각의 제1 금속 플레이트가, 상기 복수의 파워 소자들 중 어느 하나의 게이트 전극과 일부가 접합되고, 상기 신호 핀 또는 단자와 다른 일부가 접합되도록 신터링하는 단계를 포함할 수 있다.
상기 파워 모듈의 제조 방법은, 상기 신터링된 제1 기판과 제2 기판 사이에 절연 재료가 몰딩되는 단계, 상기 리드 프레임 중 상기 신호 핀과 단자들을 제외한 프레임이 커팅되고, 상기 신호 핀 및 단자들이 기설정된 형태로 포밍되는 단계, 및 상기 신호 핀 및 단자들의 절연을 위한 절연 재료가 몰딩되는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 상면 기판 및 하면 기판에 형성된 일 금속 플레이트가 파워 소자의 게이트 전극과 신호 핀을 연결하도록 형성됨으로써, 별도의 와이어를 필요로 하지 않는 파워 모듈을 제공할 수 있다. 이에 따라, 보다 컴팩트한 파워 모듈의 제조가 가능할 수 있다.
또한, 별도의 와이어 연결 공정이 수행되지 않고 1회의 신터링 공정만으로도 기판들과 파워 소자들의 접합이 가능하므로, 제조 공정이 단순화될 수 있을 뿐만 아니라 제조 시간 또한 효과적으로 감소시킬 수 있다.
뿐만 아니라, 제1 파워 소자와 제2 파워 소자가 서로 다른 방향을 향하도록 배치됨으로써, 상면 기판의 일 금속 플레이트가 제1 파워 소자의 콜렉터 전극 및 제2 파워 소자의 에미터 전극과 전기적으로 연결되도록 형성됨으로써, half bridge 회로가 보다 간편하게 구현될 수 있다.
또한, 기판들 각각의 금속 플레이트 중 신호 핀 및 단자와 접합되는 금속 플레이트에는, 열에 의한 팽창 시 기판의 변형을 방지하기 위한 슬릿이 형성될 수 있다. 이에 따라, 금속 플레이트와 세라믹 기판의 열팽창계수 차이에 따라 발생하는 기판의 변형에 의한 파손이나 손상 등이 방지될 수 있다.
도 1a 내지 도 1c는 파워 모듈에 구비되는 파워 소자의 일 실시 예를 나타내는 도면들이다.
도 2는 도 1에 도시된 파워 소자를 포함하는 서브 모듈의 일부 구조를 개략적으로 보여주는 단면도이다.
도 3은 본 발명의 실시 예에 따른 양면냉각형 파워 모듈의 제조 과정을 설명하기 위한 플로우차트이다.
도 4 내지 도 13b는 도 3에 도시된 양면냉각형 파워 모듈의 제조 과정을 각 단계별로 보여주는 예시도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1a 내지 도 1c는 파워 모듈에 구비되는 파워 소자의 일 실시 예를 나타내는 도면들이다.
도 1a 내지 도 1c를 참조하면, 파워 소자(100) 및 그를 포함하는 파워 모듈은, 전원 공급부(배터리 등)로부터 공급되는 전원을, 스위칭 동작을 통해 모터를 구동하기 위한 전원으로 변환하여 공급하는 동작을 수행할 수 있다.
파워 소자(100)는 IGBT(insulated gate bipolar mode transistor) 반도체로 구현될 수 있으나, 이에 한정되는 것은 아니다.
파워 소자(100)는 반도체층(101), 제1 전극(102, 103), 및 제2 전극(104)을 포함할 수 있다.
제1 전극(102, 103)은 반도체층(101)의 제1 면(예컨대, 반도체층(101)의 상면)에 형성되고, 제2 전극(104)은 제1 면의 반대면인 제2 면(예컨대, 반도체층(101)의 하면)에 형성될 수 있다. 제1 전극(102, 103)은 파워 소자(100)의 상부 전극에 해당할 수 있고, 제2 전극(104)은 파워 소자(100)의 하부 전극에 해당할 수 있다.
본 명세서에서는 파워 소자(100)가 제1 전극으로서 게이트 전극(102) 및 에미터(emitter) 전극(103)을 포함하고, 제2 전극으로서 콜렉터(collector) 전극(104)을 포함하는 것으로 도시되어 있으나, 실시 예에 따라 제1 전극 및 제2 전극은 다양한 형태를 가질 수 있다.
한편, 파워 소자(100)의 일 면(예컨대, 제2 전극(104)이 형성된 면)에는 스페이서(131)가 접합될 수 있다. 스페이서(131)가 상기 일 면과 접합되기 위해, 상기 일 면과 스페이서(131) 사이에는 접합부(132)가 형성될 수 있다. 접합부(132)는 솔더(solder) 또는 실버(Ag) 등과 같은 도전성 물질의 접합 재료가 상기 일 면(예컨대, 제2 전극(104))에 인쇄되는 형태로 형성되고, 스페이서(131)는 솔더링(soldering) 또는 신터링(sintering) 공법에 의해 파워 소자(100)의 일 면과 접합될 수 있다.
스페이서(131)는 높은 열전도도와 낮은 열저항, 낮은 전기저항을 가져 통전성의 저하를 방지하고, 파워 소자(100)에서 발생하는 열을 외부로 전달할 수 있다. 일반적으로, 스페이서(131)는 Al-Si-C, Cu등의 물질로 구현될 수 있다.
한편, 스페이서(131)는 소정 두께를 갖도록 구현될 수 있다. 이에 따라, 스페이서(131)는 추후 설명할 제1 기판(110)과 제2 기판(120) 사이의 절연거리를 확보하고, 서로 다른 두께의 소자들(파워 소자(100)와 다이오드 등)을 이용하여 파워 모듈을 제조할 때 소자들 간의 두께 단차를 보정할 수 있다. 또한, 스페이서(131)가 소정 두께를 가짐에 따라, 파워 소자(100)에서 발생하는 순간적인 열에 의한 영향을 최소화시키기 위한 열용량이 확보될 수 있다.
도 2는 도 1에 도시된 파워 소자를 포함하는 서브 모듈의 일부 구조를 개략적으로 보여주는 단면도이다.
도 2를 참조하면, 양면냉각형 파워 모듈은 적어도 하나의 서브 모듈(10)을 포함할 수 있다.
서브 모듈(10)은, 복수의 파워 소자들(100a, 100b), 제1 기판(110), 및 제2 기판(120)을 포함할 수 있다. 본 명세서에서, 제1 기판(110)은 서브 모듈(10)의 상면에 배치되는 기판에 해당하고, 제2 기판(120)은 서브 모듈(10)의 하면에 배치되는 기판에 해당하는 것으로 정의한다.
복수의 파워 소자들(100a, 100b) 각각에는 도 1c에 도시된 스페이서(131)가 접합될 수 있다.
제1 기판(110)의 일면은 상면 방열판(30; 도 13a 참조)과 접하고, 다른 면은 파워 소자(100a, 100b)와 접합될 수 있다. 제2 기판(120)의 일면은 하면 방열판(20; 도 12a 참조)과 접하고, 다른 면은 파워 소자(100a, 100b)와 접합될 수 있다.
파워 소자(100a, 100b)는 동작 시 고전력으로 동작하고, 이에 따라 발열 또한 일반적인 칩에 비해 높을 수 있다. 따라서, 서브 모듈(10)에 구비되는 제1 기판(110) 및 제2 기판(120)은, 일반적인 기판에 비해 열전도성이 우수하여야 하고, 고전류의 이동이 가능하며, 높은 전기적 절연성을 가져야 한다. 또한, 높은 온도에서도 충분히 동작 가능하여야 한다.
일반적으로, 제1 기판(110) 및 제2 기판(120)은 DBC(direct bonded copper) 기판으로 구현될 수 있다. 이 경우, 제1 기판(110)은 세라믹 플레이트(111), 및 세라믹 플레이트(111)의 양면에 형성되는 금속 플레이트(112, 113, 114)을 포함할 수 있다. 제2 기판(120) 또한 제1 기판(110)과 유사하게, 세라믹 플레이트(121), 및 세라믹 플레이트(121)의 양면에 형성되는 금속 플레이트(122, 123, 124, 125)을 포함할 수 있다. 금속 플레이트(112~114, 122~125)은 구리(Cu)로 구현될 수 있다. 다만, 본 발명의 실시 예에 따른 제1 기판(110) 및 제2 기판(120)이 DBC 기판으로만 구현되는 것은 아니고, 서브 모듈(10)에 사용될 수 있는 공지된 각종 기판으로 구현될 수도 있다.
제1 기판(110) 및 제2 기판(120)은 금속 플레이트(112~114, 122~125) 사이에 열 전도성이 높은 세라믹 플레이트(111, 121)이 구비됨으로써, 파워 소자(100a, 100b) 로부터 발생하는 열을 외부의 방열판(20, 30)으로 효과적으로 전달할 수 있다.
한편, 복수의 파워 소자들(100a, 100b) 각각은, 게이트 전극(102) 및 에미터 전극(103)이 제2 기판(120)을 향하도록 배치되는 제1 파워 소자(100a)와, 게이트 전극(102) 및 에미터 전극(103)이 제1 기판(110)을 향하도록 배치되는 제2 파워 소자(100b)를 포함할 수 있다. 금속 플레이트(112~114, 122~125)는 접합되는 파워 소자의 전극에 대응하도록 특정 패턴(또는 형상)을 가질 수 있다.
예컨대, 제1 기판(110)의 금속 플레이트(112~114) 중 파워 소자(100a, 100b)를 향하는 금속 플레이트(112, 113)는, 제2 파워 소자(100b)의 게이트 전극(102)과 접합되는 금속 플레이트(112)와, 제1 파워 소자(100a)의 콜렉터 전극(104)과 전기적으로 연결되도록 스페이서(131)와 접합되고, 동시에 제2 파워 소자(100b)의 에미터 전극(103)과 접합되는 금속 플레이트(113)를 포함할 수 있다.
특히, 금속 플레이트(113)는 제1 파워 소자(100a)의 콜렉터 전극(104) 및 제2 파워 소자(100b)의 에미터 전극(103)과 전기적으로 연결되도록 구현될 수 있다. 종래의 경우 파워 소자들(100a, 100b)이 같은 방향을 향하도록 배치됨으로써, 금속 플레이트(113)가 파워 소자들(100a, 100b) 각각에 서로 분리(대전류 패턴이 분리)되어 접합되었다. 그러나, 본 발명의 경우 금속 플레이트(113)가 분리되지 않으므로 공정이 보다 단순해질 수 있다. 또한, 금속 플레이트(113)가 제1 파워 소자(100a)의 콜렉터 전극(104)과 제2 파워 소자(100b)의 에미터 전극(103)을 전기적으로 연결시킴에 따라, 별도의 전기적 연결을 위한 공정 없이도 하프 브릿지(half bridge) 회로를 간편하게 구현시킬 수 있다.
한편, 제2 기판(120)의 금속 플레이트(122~125) 중 파워 소자(100a, 100b)를 향하는 금속 플레이트(122~124)은, 제1 파워 소자(100a)의 게이트 전극(102)과 접합되는 금속 플레이트(122), 제1 파워 소자(100a)의 에미터 전극(103)과 접합되는 금속 플레이트(123), 및 제2 파워 소자(100b)의 콜렉터 전극(104)과 전기적으로 연결되도록 스페이서(131)와 접합되는 금속 플레이트(124)을 포함할 수 있다.
추후 도 4에서 살펴볼 바와 같이, 게이트 전극(102)과 접합되는 금속 플레이트(112, 122)은 단자와 연결되도록 패턴이 형성될 수 있다. 즉, 파워 소자들(100a, 100b)의 게이트 전극(102)은 금속 플레이트(112, 122)에 의해 단자와 연결될 수 있으므로, 종래와 같이 게이트 전극과 단자를 연결시키기 위한 별도의 와이어가 구비되지 않을 수 있다. 따라서, 별도의 와이어를 연결시키는 공정이 제거되어 공정의 단순화 및 공정 시간의 감소가 가능하고, 와이어가 구비되지 않음에 따라 보다 컴팩트한 서브 모듈(10) 및 양면냉각형 파워 모듈의 제조가 가능하다.
금속 플레이트(112~113, 122~123)과 파워 소자(100a, 100b), 또는 금속 플레이트(113, 124)과 스페이서(131) 사이에는 접합 재료가 인쇄되어 형성되는 접합부(133~135)가 포함될 수 있다. 접합부(133~135)는 파워 소자(100a, 100b) 로부터 발생한 열을 제1 기판(110) 및 제2 기판(120)으로 전달하기 위한 물질로 구현될 수 있다. 예컨대, 접합부(133~135)는 솔더(solder), 은(Ag) 등의 물질로 구현될 수 있다.
또한, 제1 기판(110)과 제2 기판(120) 사이에는 절연을 위한 절연부(140)가 형성될 수 있다. 절연부(140)는 절연 재료가 몰딩(mold)되어 형성될 수 있다.
이하, 도 3 내지 도 13b를 참조하여, 본 발명의 실시 예에 따른 양면냉각형 파워 모듈의 제조 과정에 대해 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 양면냉각형 파워 모듈의 제조 과정을 설명하기 위한 플로우차트이다.
도 3을 참조하면, 양면냉각형 파워 모듈의 제조 과정은 크게 접합 재료 인쇄 과정, 부품 접합 과정, 단자 형성 과정, 및 방열판 조립 과정을 포함할 수 있다.
예컨대, 상기 접합 재료 인쇄 과정은 S100 단계를 포함하고, 부품 접합 과정은 S110 단계 내지 S130 단계를 포함하며, 단자 형성 과정은 S140 단계 내지 S150 단계를 포함하고, 방열판 조립 과정은 S160 단계를 포함할 수 있다.
이하, 각 단계들에 대해 설명한다.
먼저, 제1 기판(110)과 제2 기판(120) 각각에 접합 재료가 인쇄될 수 있다(S100).
서브 모듈(10) 내에 구비되는 복수의 파워 소자들(100), 다이오드, 및 리드 프레임을 제1 기판(110)과 제2 기판(120) 사이에 접합시키기 위해, 제1 기판(110)과 제2 기판(120) 각각에 접합 재료가 인쇄될 수 있다. 제1 기판(110)이 상면 기판에 해당하고, 제2 기판(120)이 하면 기판에 해당하는 것으로 가정하면, 접합 재료는 제1 기판(110)의 하면과 제2 기판(120)의 상면에 각각 인쇄될 수 있다. 상기 접합 재료는 상술한 바와 같이 은(Ag)이나 솔더(solder) 등을 포함할 수 있다. 접합 재료가 인쇄됨에 따라, 제1 기판(110)과 제2 기판(120) 각각에 접합부(133~135)가 형성될 수 있다.
다음으로, 제2 기판(120) 상에 부품들이 실장(mount)될 수 있다(S110).
상기 부품들은 복수의 파워 소자들, 복수의 다이오드들, 및 리드 프레임을 포함할 수 있다. 상기 부품들 각각은 제2 기판(120) 상의 접합 위치 상에 실장될 수 있다. 이 때, 제1 파워 소자(100a)는 제1 전극(102, 103)이 제2 기판(120)을 향하도록 실장되고, 제2 파워 소자(100b)는 제2 전극(104)이 제2 기판(120)을 향하도록 실장될 수 있다.
부품들이 실장된 후, 기판들(110, 120) 및 상기 부품들의 신터링이 수행될 수 있다(S120).
상기 신터링이 수행됨에 따라, 제1 기판(110)과 제2 기판(120)은 서로를 향하여 가압되고, 접합부(133~135)는 소정 온도로 가열될 수 있다. 이에 따라, 기판들(110, 120)과 부품들이 서로 접합될 수 있다. 본 발명의 경우 별도의 와이어가 구비되지 않으므로, 한 번의 신터링 동작으로 기판들(110, 120) 및 부품들이 모두 접합될 수 있다.
다음으로, 제1 기판(110)과 제2 기판(120) 사이에 절연 재료가 몰딩될 수 있다(S130).
신터링이 수행된 후, 파워 소자(100)의 절연 내압을 확보하기 위해, 제1 기판(110)과 제2 기판(120) 사이에 절연 재료가 몰딩될 수 있다. 또한, 절연 재료가 몰딩됨에 따라, 파워 소자(100)가 외부로 노출되지 않으므로, 파워 소자(100)가 효과적으로 보호될 수 있다.
이 후, 신호 핀 및 단자들을 포함하는 리드 프레임 중, 신호 핀 및 단자들을 제외한 나머지 부분이 커팅되고, 신호 핀 및 단자들이 기설정된 형태로 포밍될 수 있다(S140).
리드 프레임은 복수의 신호 핀 및 단자들과, 상기 신호 핀 및 단자가 고정되는 프레임을 포함할 수 있다. 상기 리드 프레임이 기판들(110, 120)에 접합된 후, 상기 신호 핀 및 단자는 기판들(110, 120)에 고정되므로, 상기 프레임은 커팅되어 제거될 수 있다.
이 후, 상기 신호 핀 및 단자는 기설정된 형태로 포밍(예컨대, 구부러짐)될 수 있다.
신호 핀 및 단자들이 포밍되면, 신호 핀 및 단자들의 절연을 위해 절연 재료가 몰딩될 수 있다(S150). S150 단계가 수행됨에 따라, 양면냉각형 파워 모듈에 구비되는 서브 모듈(10)의 제조가 완료될 수 있다.
예컨대, 양면냉각형 파워 모듈(1; 도 13b 참조)에는 복수의 서브 모듈들(10)이 구비될 수 있다.
복수의 서브 모듈들(10)의 양면에 방열판이 조립될 수 있고(S160), 그 결과 양면냉각형 파워 모듈(1; 도 13b 참조)이 제조될 수 있다.
이하 도 4 내지 도 13b를 참조하여, 양면냉각형 파워 모듈의 제조 과정을 보다 구체적으로 설명한다.
도 4 내지 도 13b는 도 3에 도시된 양면냉각형 파워 모듈의 제조 과정을 각 단계별로 보여주는 예시도들이다.
도 4를 참조하면, 하면 기판에 해당하는 제2 기판(120)의 상면에는 금속 플레이트들(122~124, 126)이 형성될 수 있다.
도 2에서 상술한 바와 같이, 제2 기판(120)의 상면에는 파워 소자(100)의 게이트 전극(102)과 접합되는 금속 플레이트(122), 에미터 전극(103)과 접합되는 금속 플레이트(123), 및 콜렉터 전극(104)과 연결되도록 스페이서(131)와 접합되는 금속 플레이트(124)가 형성될 수 있다. 또한, 제2 기판(120)의 상면에는 신호 핀 및 단자와 접합되는 적어도 하나의 금속 플레이트(126)가 형성될 수 있다. 적어도 하나의 금속 플레이트(126)는 금속 플레이트(123, 124)와 연결되거나, 금속 플레이트(123, 124)와 이격된 형태를 가질 수 있다.
한편, 게이트 전극(102)과 접합되는 금속 플레이트(122)는, 일부가 게이트 전극(102)과 접합되고, 다른 일부는 신호 핀 또는 단자와 접합될 수 있다. 즉, 금속 플레이트(122)는 게이트 전극(102)과 신호 핀(또는 단자)을 전기적으로 연결시킬 수 있다. 이에 따라, 종래의 파워 모듈(1)에 구비되는 와이어가 없이도, 게이트 전극(102)과 신호 핀을 연결시킬 수 있다.
한편, 신호 핀 및 단자와 접합되는 적어도 하나의 금속 플레이트(126)에는, 상기 신호 핀 및 단자를 통해 전류가 흐름에 따라 열이 발생할 수 있다. 이 경우, 세라믹 기판(121)과 금속 플레이트(126) 사이의 열팽창계수 차이에 따라 응력(stress)이 발생할 수 있고, 이러한 응력에 의해 제2 기판(120)이 구부러지거나 휘어지면서 제2 기판(120) 또는 부품들의 파손이나 손상이 발생할 수 있다.
이를 방지하기 위해, 신호 핀 및 단자와 접합되는 금속 플레이트(126)에는 복수의 슬릿들(slits; 127)이 형성될 수 있다. 상기 슬릿들(127)에 의해, 도 4에 도시된 바와 같이 금속 플레이트(126)는 복수의 플레이트들로 구분되거나, 금속 플레이트(126)에 소정 방향으로 복수의 틈이 형성될 수 있다.
이러한 슬릿들(127)에 의해, 금속 플레이트(126)의 팽창 시 상기 틈의 폭이 감소하면서 제2 기판(120)의 구부러짐이나 휨이 최소화될 수 있고, 그 결과 제2 기판(120) 또는 부품들의 파손이나 손상이 방지될 수 있다.
비록 도시되지는 않았으나, 상면 기판에 해당하는 제1 기판(110)의 하면에도 상기 금속 플레이트(126)과 대응하는 금속 플레이트가 구비될 수 있고, 상기 금속 플레이트에도 복수의 슬릿들이 형성될 수 있다.
도 5를 참조하면, 금속 판들(122~124, 126) 상에 접합 재료가 인쇄될 수 있다. 접합 재료가 인쇄됨에 따라, 제2 기판(120) 상에는 접합부(133~137)가 형성될 수 있다. 상술한 바와 같이, 상기 접합 재료는 은(Ag) 또는 솔더(solder) 등의 물질을 포함할 수 있다.
접합부(133~137)는, 도 2에서 상술한 바와 같이 파워 소자(100)의 게이트 전극(102)을 금속 플레이트(122)에 접합시키는 접합부(133), 에미터 전극(103)을 금속 플레이트(123)에 접합시키는 접합부(134), 콜렉터 전극(104)을 금속 플레이트(124)에 접합시키는 접합부(135)를 포함할 수 있다. 또한, 접합부(133~137)는 다이오드를 금속 플레이트(123, 124)에 접합시키는 접합부(136)와, 리드 프레임(신호 핀 및 단자)을 금속 플레이트(126)에 접합시키는 접합부(137)를 포함할 수 있다.
이러한 접합부(133~137)는 이후 신터링 공정에서 압력 및 열이 가해짐에 따라, 파워 소자(100), 다이오드, 및 리드 프레임을 제1 기판(110)과 제2 기판(120) 사이에 접합시킬 수 있다.
도 6 및 도 7을 참조하면, 접합 재료가 제1 기판(110) 및 제2 기판(120)에 인쇄된 후, 부품들(파워 소자들(100a, 100b), 다이오드(150), 및 리드 프레임(160)이 제1 기판(110)과 제2 기판(120) 상에 실장될 수 있다.
부품들이 실장된 후 신터링 공정이 수행됨에 따라, 제1 기판(110), 부품들, 및 제2 기판(120)이 서로 접합될 수 있다. 특히, 본 발명의 실시 예에 따른 서브 모듈(10)에는 와이어가 구비되지 않으므로, 1회의 신터링 공정만으로 기판들(110, 120) 및 부품들을 접합시킬 수 있다.
도 8을 참조하면, 기판들(110, 120) 및 부품들이 접합된 후, 제1 기판(110)과 제2 기판(120) 사이에 절연 물질이 몰딩됨에 따라 절연부(140)가 형성될 수 있다. 예컨대, 상기 절연부(140)는 EMC(epoxy molding compound) 등의 물질을 포함할 수 있다. EMC는 실리카, 에폭시수지, 페놀수지, 카본블랙, 난연제 등 복수의 원료들이 포함된 물질일 수 있다.
절연부(140)가 형성됨에 따라, 파워 소자(100a, 100b)의 절연 내압이 확보되고, 외부의 수분이나 이물질, 충격 등으로부터 파워 소자(100a, 100b)가 효과적으로 보호될 수 있다.
도 9 내지 도 11을 참조하면, 리드 프레임(160) 중 신호 핀(161)과 단자(162)를 제외한 프레임 부분이 제거(커팅)되고, 신호 핀(161) 및 단자(162)는 기설정된 형태에 따라 포밍(구부러짐)될 수 있다.
신호 핀(161) 및 단자(162)가 포밍된 후, 신호 핀(162) 및 단자(162)의 절연을 확보하기 위해 절연 물질이 몰딩됨으로써 신호 핀 및 단자 절연부(170)가 형성될 수 있다.
신호 핀 및 단자 절연부(170)가 형성됨으로써, 서브 모듈(10)이 제조될 수 있다.
도 12a 내지 도 13b를 참조하면, 복수의 서브 모듈들(10a~10c)은 하면 방열판(20) 및 상면 방열판(30) 사이에 체결될 수 있고, 이에 따라 파워 모듈(1)이 제조될 수 있다. 본 명세서에서는 파워 모듈(1)이 세 개의 서브 모듈들(10a~10c)을 포함하나, 파워 모듈(1)에 포함되는 서브 모듈의 수가 이에 한정되는 것은 아니다.
구체적으로 도 12a를 참조하면, 하면 방열판(20)은 서브 모듈들(10a~10c)이 안착되는 안착부(210a~210c), 상면 방열판(30)과 체결되기 위한 복수의 체결 홈(230)을 포함할 수 있다.
하면 방열판(20)은 양면냉각형 파워 모듈(1)의 하부를 형성하고, 서브 모듈(10a~10c)의 하부를 외부로부터 차폐할 수 있다.
실시 예에 따라, 하면 방열판(20)과 상면 방열판(30)은 내부에 냉각수가 유동되는 공간을 형성할 수 있다. 예컨대, 상기 냉각수는 냉각수 유입구(미도시)를 통해 하면 방열판(20)의 공간으로 유입되고, 하면 방열판(20)에 형성된 제1 통로(221)를 통해 상면 방열판(30)의 공간으로 유동될 수 있다. 상면 방열판(30) 내의 공간으로 유동된 냉각수는 제2 통로(222)를 통해 하면 방열판(20)으로 유동되고, 하면 방열판(20)으로 유동된 냉각수는 냉각수 유출구(미도시)를 통해 외부로 유출될 수 있다.
이에 따라, 서브 모듈들(10a~10c)에서 발생하는 열은, 열 전도 현상에 의해 상면 방열판(30) 및 하면 방열판(20)으로 전도될 수 있다. 상면 방열판(30) 및 하면 방열판(20) 내부의 공간으로 냉각수가 흐르는 경우, 상면 방열판(30) 및 하면 방열판(20)으로 전도된 열이 냉각수로 재차 전도됨에 따라, 상면 방열판(30) 및 하면 방열판(20)의 온도가 낮아지게 된다. 그 후, 서브 모듈(10a~10c)의 열이 다시 상면 방열판(30) 및 하면 방열판(20)으로 전도됨으로써, 서브 모듈(10a~10c)의 온도가 낮아질 수 있다.
도 12b를 참조하면, 하면 방열판(20)의 안착부(210a~210c) 상에 방열 재료가 인쇄될 수 있다. 예컨대, 방열 재료는 써멀그리스, 열전도성 접착제 등과 같은 TIM(thermal interface material)을 포함할 수 있다. 상기 방열 재료가 인쇄됨에 따라 방열부(211a~211c)가 형성될 수 있다. 비록 도시되지는 않았으나, 방열부는 상면 방열판(30)에도 대응되도록 형성될 수 있다.
도 12c를 참조하면, 방열 재료가 인쇄된 후, 서브 모듈들(10a~10c)이 안착부(210a~210c) 상에 안착(또는 실장)될 수 있다.
도 13a를 참조하면, 서브 모듈들(10a~10c)이 안착부(210a~210c) 상에 안착된 후, 상면 방열판(30)이 조립될 수 있다. 상면 방열판(30)은 양면냉각형 파워 모듈(1)의 상부를 형성하고, 서브 모듈(10a~10c)의 상부를 외부로부터 차폐할 수 있다.
예컨대, 상면 방열판(30)에는 하면 방열판(20)의 체결 홈(230)과 대응하는 체결 홈(310)이 형성될 수 있다. 상면 방열판(30)에 형성된 체결 홈(310)을 통해, 체결 스크류(40)는 상면 방열판(30)을 통과하여 하면 방열판(20)의 체결 홈(230)으로 삽입 및 고정될 수 있다. 이에 따라, 상면 방열판(30)이 하면 방열판(20)과 조립될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (14)

  1. 금속 플레이트들이 일 면에 형성된 제1 기판;
    상기 제1 기판과 이격되고, 상기 제1 기판의 금속 플레이트들과 마주보는 일 면에 금속 플레이트들이 형성된 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 구비되는 복수의 파워 소자들;
    상기 복수의 파워 소자들 각각의 제1 면에 형성되는 제1 전극; 및
    상기 복수의 파워 소자들 각각의 제2 면에 형성되는 제2 전극을 포함하고,
    상기 복수의 파워 소자들은,
    상기 제1 전극이 상기 제2 기판의 금속 플레이트들과 접합되고, 상기 제2 전극이 상기 제1 기판의 금속 플레이트와 접합되는 제1 파워 소자; 및
    상기 제1 전극이 상기 제1 기판의 금속 플레이트들과 접합되고, 상기 제2 전극이 상기 제2 기판의 금속 플레이트와 접합되는 제2 파워 소자를 포함하는 파워 모듈.
  2. 제1항에 있어서,
    상기 복수의 파워 소자들은 IGBT(insulated gate bipolar mode transistor) 반도체 소자를 포함하고,
    상기 제1 전극은 게이트(gate) 전극 및 에미터(emitter) 전극을 포함하고,
    상기 제2 전극은 콜렉터(collector) 전극을 포함하는 파워 모듈.
  3. 제2항에 있어서,
    상기 제1 기판과 제2 기판 각각에 형성된 금속 플레이트들 중 어느 하나는,
    상기 게이트 전극과 일부가 접합되고, 다른 일부가 신호 핀 또는 단자와 접합되는 파워 모듈.
  4. 제3항에 있어서,
    상기 파워 모듈은,
    상기 게이트 전극과 상기 신호 핀 또는 단자를 연결하는 와이어를 구비하지 않는 파워 모듈.
  5. 제2항에 있어서,
    상기 제1 기판의 금속 플레이트들 중 어느 하나는,
    상기 제1 파워 소자의 콜렉터 전극 및 상기 제2 파워 소자의 에미터 전극과 전기적으로 연결되는 파워 모듈.
  6. 제5항에 있어서,
    상기 콜렉터 전극에는 스페이서가 접합되고,
    상기 어느 하나의 금속 플레이트는, 상기 제1 파워 소자의 콜렉터 전극에 접합된 스페이서, 및 상기 제2 파워 소자의 에미터 전극과 접합되는 파워 모듈.
  7. 제1항에 있어서,
    제1 기판과 상기 제2 기판 각각의 금속 플레이트들 중 제1 금속 플레이트는 신호 핀 및 단자와 접합되고,
    상기 제1 금속 플레이트에는, 적어도 하나의 틈을 갖도록 하는 적어도 하나의 슬릿(slit)이 형성되는 파워 모듈.
  8. 제7항에 있어서,
    상기 제1 금속 플레이트는, 상기 적어도 하나의 슬릿에 의해 복수의 금속 플레이트들로 구분되는 파워 모듈.
  9. 제1항에 있어서,
    상기 제1 기판의 타 면 및 상기 제2 기판의 타 면 각각에는 금속 플레이트가 형성되는 파워 모듈.
  10. 파워 모듈의 제조 방법에 있어서,
    제1 기판 및 제2 기판이 서로 마주보는 일 면들 각각에, 접합 재료를 인쇄하는 단계;
    상기 제1 기판과 상기 제2 기판 사이에 복수의 파워 소자들을 실장하는 단계; 및
    상기 제1 기판, 상기 제2 기판, 및 상기 복수의 파워 소자들이 접합되도록 신터링하는 단계를 포함하고,
    상기 복수의 파워 소자들은,
    제1 면에 형성되는 제1 전극, 및 상기 제1 면의 반대면인 제2 면에 형성되는 제2 전극을 포함하고,
    상기 실장하는 단계는,
    상기 복수의 파워 소자들 중 제1 파워 소자를, 제1 면에 형성된 제1 전극이 상기 제2 기판을 향하도록 실장하는 단계; 및
    상기 복수의 파워 소자들 중 제2 파워 소자를, 제1 면에 형성된 제1 전극이 상기 제1 기판을 향하도록 실장하는 단계를 포함하고,
    상기 제1 파워 소자는, 상기 제1 전극이 상기 제2 기판의 금속 플레이트들과 접합되고, 상기 제2 전극이 상기 제1 기판의 금속 플레이트와 접합되고,
    상기 제2 파워 소자는, 상기 제1 전극이 상기 제1 기판의 금속 플레이트들과 접합되고, 상기 제2 전극이 상기 제2 기판의 금속 플레이트와 접합되는 파워 모듈의 제조 방법.
  11. 제10항에 있어서,
    상기 복수의 파워 소자들은 IGBT 반도체 소자를 포함하고,
    상기 제1 전극은 게이트 전극 및 에미터 전극을 포함하고,
    상기 제2 전극은 콜렉터 전극을 포함하는 파워 모듈의 제조 방법.
  12. 제11항에 있어서,
    상기 실장하는 단계는,
    상기 제1 기판과 상기 제2 기판 사이에 상기 복수의 파워 소자들, 복수의 다이오드, 및 신호 핀과 단자들을 포함하는 리드 프레임을 실장하는 단계를 포함하는 파워 모듈의 제조 방법.
  13. 제12항에 있어서,
    상기 신터링하는 단계는,
    상기 제1 기판과 상기 제2 기판 각각의 제1 금속 플레이트가, 상기 복수의 파워 소자들 중 어느 하나의 게이트 전극과 일부가 접합되고, 상기 신호 핀 또는 단자와 다른 일부가 접합되도록 신터링하는 단계를 포함하는 파워 모듈의 제조 방법.
  14. 제12항에 있어서,
    상기 신터링된 제1 기판과 제2 기판 사이에 절연 재료가 몰딩되는 단계;
    상기 리드 프레임 중 상기 신호 핀과 단자들을 제외한 프레임이 커팅되고, 상기 신호 핀 및 단자들이 기설정된 형태로 포밍되는 단계; 및
    상기 신호 핀 및 단자들의 절연을 위한 절연 재료가 몰딩되는 단계를 더 포함하는 파워 모듈의 제조 방법.
KR1020180032267A 2018-03-20 2018-03-20 양면냉각형 파워 모듈 및 그의 제조 방법 KR102048478B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180032267A KR102048478B1 (ko) 2018-03-20 2018-03-20 양면냉각형 파워 모듈 및 그의 제조 방법
US16/982,431 US11810887B2 (en) 2018-03-20 2018-10-19 Double-sided cooling type power module and manufacturing method therefor
PCT/KR2018/012402 WO2019182216A1 (ko) 2018-03-20 2018-10-19 양면냉각형 파워 모듈 및 그의 제조 방법
EP18910764.2A EP3771084A4 (en) 2018-03-20 2018-10-19 DUAL SIDED COOLING TYPE POWER MODULE AND ITS MANUFACTURING PROCESS
CN201880091434.3A CN111903049B (zh) 2018-03-20 2018-10-19 双面冷却式功率模块及其制造方法
JP2020550787A JP7204770B2 (ja) 2018-03-20 2018-10-19 両面冷却型パワーモジュールおよびその製造方法
US18/375,761 US20240030177A1 (en) 2018-03-20 2023-10-02 Double-sided cooling type power module and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180032267A KR102048478B1 (ko) 2018-03-20 2018-03-20 양면냉각형 파워 모듈 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190110376A KR20190110376A (ko) 2019-09-30
KR102048478B1 true KR102048478B1 (ko) 2019-11-25

Family

ID=67987876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180032267A KR102048478B1 (ko) 2018-03-20 2018-03-20 양면냉각형 파워 모듈 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US11810887B2 (ko)
EP (1) EP3771084A4 (ko)
JP (1) JP7204770B2 (ko)
KR (1) KR102048478B1 (ko)
CN (1) CN111903049B (ko)
WO (1) WO2019182216A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103417A (ko) 2020-02-13 2021-08-23 주식회사 아모그린텍 파워모듈 및 그 제조방법
KR102293181B1 (ko) * 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115210866A (zh) * 2020-02-19 2022-10-18 皮尔伯格有限责任公司 电功率模块
CN115734994A (zh) * 2020-04-28 2023-03-03 阿莫善斯有限公司 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法
KR20210141373A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
KR20210141903A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
KR20210141372A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
CN111769081B (zh) * 2020-05-28 2022-04-29 佛山市国星光电股份有限公司 一种集成模块及功率器件
WO2022210616A1 (ja) * 2021-03-31 2022-10-06 株式会社Flosfia 半導体装置および半導体システム
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
CN113809032A (zh) * 2021-08-09 2021-12-17 华为技术有限公司 一种功率模块、电源电路及芯片
KR102652471B1 (ko) * 2022-03-07 2024-03-29 주식회사 세미파워렉스 양면 냉각형 전력모듈 및 이의 제조 방법
KR20240003259A (ko) * 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법
WO2024024066A1 (ja) * 2022-07-28 2024-02-01 日立Astemo株式会社 電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP4449724B2 (ja) * 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
KR101194092B1 (ko) 2008-02-14 2012-10-24 미츠비시 쥬고교 가부시키가이샤 반도체 소자 모듈 및 그 제조 방법
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5732895B2 (ja) 2011-02-17 2015-06-10 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
ITMI20111213A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
JP5488541B2 (ja) * 2011-07-04 2014-05-14 株式会社デンソー 半導体装置
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ
CN103907165B (zh) * 2011-11-04 2017-04-12 丰田自动车株式会社 功率模块、电力转换装置及电动车辆
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN104412383B (zh) * 2012-06-29 2017-09-26 株式会社电装 半导体装置以及半导体装置的连接构造
JP5851372B2 (ja) * 2012-09-28 2016-02-03 日立オートモティブシステムズ株式会社 電力変換装置
JP5978151B2 (ja) * 2013-02-27 2016-08-24 日立オートモティブシステムズ株式会社 電力変換装置
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
CN105103289B (zh) 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
WO2015049944A1 (ja) * 2013-10-03 2015-04-09 富士電機株式会社 半導体モジュール
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置
US9468087B1 (en) * 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
JP6504962B2 (ja) * 2015-08-04 2019-04-24 三菱電機株式会社 電力用半導体装置
KR20170068037A (ko) * 2015-12-09 2017-06-19 현대오트론 주식회사 리드 프레임 일체형 파워 모듈 패키지
KR101776425B1 (ko) * 2015-12-10 2017-09-08 현대자동차주식회사 파워 모듈
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
EP3217774B1 (en) 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
KR101856933B1 (ko) * 2016-03-09 2018-05-11 현대자동차주식회사 전력 모듈
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103417A (ko) 2020-02-13 2021-08-23 주식회사 아모그린텍 파워모듈 및 그 제조방법
KR102293181B1 (ko) * 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
WO2022045694A1 (ko) * 2020-08-27 2022-03-03 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈

Also Published As

Publication number Publication date
US20210057372A1 (en) 2021-02-25
US11810887B2 (en) 2023-11-07
EP3771084A1 (en) 2021-01-27
EP3771084A4 (en) 2021-12-15
US20240030177A1 (en) 2024-01-25
JP2021516869A (ja) 2021-07-08
CN111903049B (zh) 2024-04-23
KR20190110376A (ko) 2019-09-30
CN111903049A (zh) 2020-11-06
JP7204770B2 (ja) 2023-01-16
WO2019182216A1 (ko) 2019-09-26

Similar Documents

Publication Publication Date Title
KR102048478B1 (ko) 양면냉각형 파워 모듈 및 그의 제조 방법
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US7015578B2 (en) Semiconductor unit with cooling system
US10396023B2 (en) Semiconductor device
WO2005119896A1 (ja) インバータ装置
CN101789404A (zh) 散热器
US7148562B2 (en) Power semiconductor device and power semiconductor module
JP5895220B2 (ja) 半導体装置の製造方法
US6285076B1 (en) Press-connection semiconductor device and press-connection semiconductor assembly
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
CN102648520B (zh) 用于车辆的电力模块
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP2011115020A (ja) パワーユニット
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
KR20140130862A (ko) 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈
US11735557B2 (en) Power module of double-faced cooling
JP2002314037A (ja) パワー半導体モジュール
JP2011114307A (ja) パワー半導体ユニット
WO2018151010A1 (ja) 半導体装置
JP2015103670A (ja) 電力変換装置およびその製造方法
EP3907756A1 (en) Power module of double-faced cooling and manufacturing method thereof
US20230282549A1 (en) Power module for vehicle and method of manufacturing the same
US20230378025A1 (en) Power conversion device
US20240014106A1 (en) Semiconductor device
JP2010239033A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant