JP2021516869A - 両面冷却型パワーモジュールおよびその製造方法 - Google Patents

両面冷却型パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2021516869A
JP2021516869A JP2020550787A JP2020550787A JP2021516869A JP 2021516869 A JP2021516869 A JP 2021516869A JP 2020550787 A JP2020550787 A JP 2020550787A JP 2020550787 A JP2020550787 A JP 2020550787A JP 2021516869 A JP2021516869 A JP 2021516869A
Authority
JP
Japan
Prior art keywords
substrate
power
electrode
power module
metal plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020550787A
Other languages
English (en)
Other versions
JP7204770B2 (ja
Inventor
ホンチョル オ
ホンチョル オ
チェサン ミン
チェサン ミン
ヨンヒ パク
ヨンヒ パク
チンウ イ
チンウ イ
ヒチン チョ
ヒチン チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2021516869A publication Critical patent/JP2021516869A/ja
Application granted granted Critical
Publication of JP7204770B2 publication Critical patent/JP7204770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本発明の実施例に係るパワーモジュールは、複数の金属プレートが一面に形成された第１基板、上記第１基板と離隔され、上記第１基板の複数の金属プレートと対向する一面に複数の金属プレートが形成された第２基板、上記第１基板と上記第２基板との間に備えられる複数のパワー素子、上記複数のパワー素子のそれぞれの第１面に形成される第１電極および上記複数のパワー素子のそれぞれの第２面に形成される第２電極を有し、上記複数のパワー素子は、上記第１電極が上記第２基板の複数の金属プレートと接合される第１パワー素子、および上記第１電極が上記第１基板の複数の金属プレートと接合される第２パワー素子を有する。【選択図】図２

Description

本発明は、電気自動車、ハイブリッド自動車、燃料電池自動車などのエコカー、およびエアコンなどの家電機器に備えられる両面冷却型パワーモジュールならびにその製造方法に関するものである。
一般的に、電気自動車、ハイブリッド自動車、燃料電池自動車などのエコカーや、エアコンなどの家電機器には、駆動手段としてのモータが備えられる。このようなモータは、コントローラのＰＷＭ（Pulse Width Modulation）信号によって直流電圧を三相電圧に変換するインバータからの電力ケーブルを介して伝達される三相電流によって駆動される。
上記インバータには、電源供給部から供給される電源を利用してモータを駆動するための電源を供給する動作を行うパワー素子が備えられている。パワー素子は、スイッチング動作によりモータを駆動するための電源を供給することができる。このようなパワー素子としては、従来では、ＧＴＯ（Gate Turn-Off thyristor）半導体素子が使用されていたが、現在では、ＩＧＢＴ（Insulated Gate Bipolar mode Transistor）半導体素子が使用されているのが実情である。
パワー素子のスイッチング動作時には、パワー素子と、それを含むパワーモジュール内部と、の温度が高くなる。内部の温度が過度に高くなることで、パワー素子が損傷する可能性が存在する。パワー素子が損傷した場合、モータの動作が正常に行われないことがある。よって、パワー素子およびパワーモジュールの過熱を防止するためには、適切な冷却方法が必須的に導入されなければならない。
このために、パワー素子を含むパワーモジュールは、スイッチング動作時のチップアセンブリの冷却のためのヒートシンクを含むことができる。上記ヒートシンクは、チップアセンブリの上面および下面のいずれか１つの面に付着される片面ヒートシンクと、両面に付着される両面ヒートシンクと、を含むことができる。
このうち、両面ヒートシンクを有する両面冷却型パワーモジュールは、片面ヒートシンクを有する片面冷却型パワーモジュールに比べて冷却性能が優れるので、その使用が増加する傾向にある。
ただし、従来の両面冷却型パワーモジュールの場合、パワー素子の上部電極のうちのゲート電極を信号ピンまたは端子と連結させるためのワイヤなどの連結部材が含まれていた。このような連結部材の使用により、コンパクトなパワーモジュールの具現が困難であり、追加的な連結工程が追加されることで、工程の単純化および製造時間の減少も難しいという問題が存在する。
本発明が解決しようとする課題は、パワー素子のゲート電極を信号ピンまたは端子と連結するためのワイヤなどの連結部材を備えずに製造可能であることにより、製造工程を単純化し、製造時間を減少させ、よりコンパクトなサイズを有する両面冷却型パワーモジュールを提供することである。
本発明の実施例に係るパワーモジュールは、金属プレートが一面に形成された第１基板と、第１基板と離隔され、第１基板の複数の金属プレートと対向する一面に複数の金属プレートが形成された第２基板と、第１基板と第２基板との間に備えられる複数のパワー素子と、複数のパワー素子のそれぞれの第１面に形成される第１電極と、複数のパワー素子のそれぞれの第２面に形成される第２電極と、を有し、複数のパワー素子は、第１電極が第２基板の複数の金属プレートと接合される第１パワー素子と、第１電極が第１基板の複数の金属プレートと接合される第２パワー素子と、を有する。
一実施例によれば、複数のパワー素子は、ＩＧＢＴ半導体素子を有し、第１電極は、ゲート電極およびエミッタ電極を有し、第２電極は、コレクタ電極を有することができる。
第１基板および第２基板のそれぞれに形成された複数の金属プレートのうちのいずれか１つは、ゲート電極と一部が接合され、他の一部が信号ピンまたは端子と接合される。
パワーモジュールは、ゲート電極と信号ピンまたは端子とを連結するワイヤを備えなくてもよい。
第１基板の複数の金属プレートのうちのいずれか１つは、第１パワー素子のコレクタ電極および第２パワー素子のエミッタ電極と電気的に連結される。
コレクタ電極にはスペーサが接合され、いずれか１つの金属プレートは、第１パワー素子のコレクタ電極に接合されたスペーサおよび第２パワー素子のエミッタ電極と接合される。
一実施例によれば、第１基板および第２基板のそれぞれの金属プレートのうちの第１金属プレートは、信号ピンおよび端子と接合され、第１金属プレートには、少なくとも１つの隙間を有するようにする少なくとも１つのスリットが形成される。
一実施例によれば、第１金属プレートは、少なくとも１つのスリットによって複数の金属プレートに区分される。
第１基板の他面および第２基板の他面のそれぞれに金属プレートが形成される。
本発明の実施例に係るパワーモジュールの製造方法は、第１基板と第２基板とが対向する一面のそれぞれに接合材料を印刷するステップと、第１基板と第２基板との間に複数のパワー素子を実装するステップと、第１基板、第２基板および複数のパワー素子が接合されるように焼結（sintering）するステップと、を有し、複数のパワー素子は、第１面に形成される第１電極および第１面の反対面である第２面に形成される第２電極を有し、実装するステップは、複数のパワー素子のうちの第１パワー素子を、第１面に形成された第１電極が第２基板を向くように実装するステップと、複数のパワー素子のうちの第２パワー素子を、第１面に形成された第１電極が第１基板を向くように実装するステップと、を有することができる。
一実施例によれば、実装するステップは、第１基板と第２基板との間に複数のパワー素子、複数のダイオードならびに信号ピンおよび端子を有するリードフレームを実装するステップを有することができる。
焼結するステップは、第１基板および第２基板のそれぞれの第１金属プレートが、複数のパワー素子のうちのいずれか１つのゲート電極と一部が接合され、信号ピンまたは端子と他の一部が接合されるように焼結するステップを有することができる。
パワーモジュールの製造方法は、焼結された第１基板と第２基板との間に絶縁材料がモールド（モールディング）されるステップと、リードフレームのうち信号ピンおよび端子を除いたフレームがカットされ、信号ピンおよび端子が予め設定された形態に形成（フォーミング）されるステップと、信号ピンおよび端子の絶縁のための絶縁材料がモールドされるステップと、をさらに有することができる。
本発明の実施例によれば、上面基板および下面基板に形成された一金属プレートがパワー素子のゲート電極と信号ピンとを連結するように形成されることで、別途のワイヤを必要としないパワーモジュールを提供することができる。よって、よりコンパクトなパワーモジュールの製造が可能である。
また、別途のワイヤ連結工程が行われることなく、１回の焼結工程だけで基板とパワー素子との接合が可能であるので、製造工程が単純化されるだけではなく、製造時間も効果的に減少させることができる。
さらに、第１パワー素子と第２パワー素子とが異なる方向を向くように配置されることで、上面基板の一金属プレートが第１パワー素子のコレクタ電極および第２パワー素子のエミッタ電極と電気的に連結されるように形成され、ハーフブリッジ回路がより簡単に具現される。
また、基板のそれぞれの金属プレートのうちの信号ピンおよび端子と接合される金属プレートには、熱による膨張時の基板の変形を防止するためのスリットが形成される。よって、金属プレートとセラミック基板との熱膨張係数の差により発生する基板の変形による破損や損傷などを防止することができる。
パワーモジュールに備えられるパワー素子の一実施例を示す図である。 パワーモジュールに備えられるパワー素子の一実施例を示す図である。 パワーモジュールに備えられるパワー素子の一実施例を示す図である。 図１に図示されたパワー素子を含むサブモジュールの一部の構造を概略的に示す断面図である。 本発明の実施例に係る両面冷却型パワーモジュールの製造過程を説明するフローチャートである。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。 図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。
以下、添付された図面を参照して、本明細書に開示された実施例を詳しく説明するが、同一または類似する構成要素は、同じ参照番号を付し、それに対する重なる説明は、省略することにする。以下の説明で用いられる構成要素に対する接尾辞「モジュール」および「部」は、明細書を容易に作成するために付与または混用されるものであり、それ自体で相互に区別される意味または役割を持つものではない。また、本明細書に開示された実施例の説明において、関連公知技術に関する具体的な説明が、本明細書に開示された実施例の要旨を不明確にすると判断される場合、その詳細な説明を省略する。また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、添付された図面によって本明細書に開示された技術的思想が限定されるものではなく、本発明の思想および技術範囲に含まれる全ての変更、均等物ないし代替物を含むものと理解されるべきである。
第１、第２などのように序数を含む用語は、多様な構成要素を説明するために用いられることがあるが、上記構成要素は、上記用語によって限定されるものではない。上記用語は、１つの構成要素を他の構成要素から区別するためにのみ用いられる。
ある構成要素が他の構成要素に「連結」または「接続」されていると記載される場合、その他の構成要素に直接連結または接続されている場合もあるが、間に他の構成要素が存在する可能性もあると理解されるべきである。一方、ある構成要素が他の構成要素に「直接連結」または「直接接続」されていると記載される場合、間に他の構成要素が存在しないと理解されるべきである。
単数の表現は、文脈上明白に違うように意味しない限り複数の表現を含む。
本出願で、「含む」または「有する」などの用語は、明細書に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組合せたものが存在することを指定しようとするものであって、１つまたは複数の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組合せたものの存在または付加可能性を予め排除するものではないと理解されるべきである。
以下、本明細書に添付された図面を参照して、本発明の実施例を詳しく説明する。
図１ａ〜図１ｃは、パワーモジュールに備えられるパワー素子の一実施例を示す図面である。
図１ａ〜図１ｃを参照すると、パワー素子１００およびこれを含むパワーモジュールは、電源供給（バッテリなど）から供給される電力を、スイッチング動作によりモータを駆動するための電源に変換して供給する動作を行うことができる。
パワー素子１００は、ＩＧＢＴ（Insulated Gate Bipolar mode Transistor）半導体で具現することができるが、これに限定されるものではない。
パワー素子１００は、半導体層１０１、第１電極１０２、１０３および第２電極１０４を含むことができる。
第１電極１０２、１０３は、半導体層１０１の第１面（例えば、半導体層１０１の上面）に形成され、第２電極１０４は、第１面の反対面である第２面（例えば、半導体層１０１の下面）に形成される。第１電極１０２、１０３は、パワー素子１００の上部電極に該当し、第２電極１０４は、パワー素子１００の下部電極に該当する。
本明細書では、パワー素子１００が第１電極としてのゲート電極１０２およびエミッタ（emitter）電極１０３を含み、第２電極としてコレクタ（collector）電極１０４を含むものと図示されているが、実施例によって、第１電極および第２電極は、多様な形態を有することができる。
一方、パワー素子１００の一面（例えば、第２電極１０４が形成された面）には、スペーサ１３１が接合される。スペーサ１３１が上記一面と接合されるために、上記一面とスペーサ１３１との間には、接合部１３２が形成される。接合部１３２は、はんだ（solder）または銀（Ag）などの導電性物質の接合材料が上記一面（例えば、第２電極１０４）に印刷される形態で形成され、スペーサ１３１は、はんだ付け（soldering）または焼結（sintering）工法によってパワー素子１００の一面と接合される。
スペーサ１３１は、高い熱伝導率と低い熱抵抗、低い電気抵抗を有するので通電性の低下を防止し、パワー素子１００から発生する熱を外部に伝達することができる。一般的に、スペーサ１３１は、Ａｌ−Ｓｉ−Ｃ、Ｃｕ−Ｍｏ、Ｃｕなどの物質で具現することができる。
一方、スペーサ１３１は、所定の厚さを有するように具現されてもよい、よって、スペーサ１３１は、後述される第１基板１１０と第２基板１２０との間の絶縁距離を確保し、異なる厚さの素子（パワー素子１００およびダイオードなど）を利用してパワーモジュールを製造する際に、素子間の厚さの段差を補正することができる。また、スペーサ１３１が所定の厚さを有することで、パワー素子１００から発生する瞬間的な熱による影響を最小にするための熱容量が確保される。
図２は、図１に図示されたパワー素子を含むサブモジュールの一部の構造を概略的に示す断面図である。
図２を参照すると、両面冷却型パワーモジュールは、少なくとも１つのサブモジュール１０を含むことができる。
サブモジュール１０は、複数のパワー素子１００ａ、１００ｂ、第１基板１１０および第２基板１２０を含むことができる。本明細書では、第１基板１１０は、サブモジュール１０の上面に配置される基板に該当し、第２基板１２０は、サブモジュール１０の下面に配置される基板に該当するものと定義する。
複数のパワー素子１００ａ、１００ｂのそれぞれには、図１ｃに示されたスペーサ１３１が接合される。
第１基板１１０の一面は、上面ヒートシンク３０（図１３ａ参照）と接し、他面は、パワー素子１００ａ、１００ｂと接合される。第２基板１２０の一面は、下面ヒートシンク２０（図１２ａ参照）と接し、他面は、パワー素子１００ａ、１００ｂと接合される。
パワー素子１００ａ、１００ｂは、動作時に高電力で動作し、これによって発熱も一般的なチップに比べて高いことがある。よって、サブモジュール１０に備えられる第１基板１１０および第２基板１２０は、一般的な基板に比べて熱伝導性が優れる必要があり、高電流の移動が可能であり、高い電気的絶縁性を有する必要がある。また、高い温度においても十分動作可能である必要がある。
一般的に、第１基板１１０および第２基板１２０は、ＤＢＣ（Direct Bonded Copper）基板で具現することができる。この場合、第１基板１１０は、セラミックプレート１１１、およびセラミックプレート１１１の両面に形成される金属プレート１１２、１１３、１１４を含むことができる。第２基板１２０も第１基板１１０と同様に、セラミックプレート１２１、およびセラミックプレート１２１の両面に形成される金属プレート１２２、１２３、１２４、１２５を含むことができる。金属プレート１１２〜１１４、１２２〜１２５は、銅（Ｃｕ）で具現することができる。ただし、本発明の実施例による第１基板１１０および第２基板１２０は、ＤＢＣ基板に限定されるものではなく、サブモジュール１０に用いることのできる公知の各種基板で具現することもできる。
第１基板１１０および第２基板１２０は、金属プレート１１２〜１１４、１２２〜１２５の間に熱伝導性が高いセラミックプレート１１１、１２１が備えられることで、パワー素子１００ａ、１００ｂから発生する熱を外部のヒートシンク２０、３０に効果的に伝達することができる。
一方、複数のパワー素子１００ａ、１００ｂのそれぞれは、ゲート電極１０２およびエミッタ電極１０３が第２基板１２０を向くように配置される第１パワー素子１００ａと、ゲート電極１０２およびエミッタ電極１０３が第１基板１１０を向くように配置される第２パワー素子１００ｂと、を含むことができる。金属プレート１１２〜１１４、１２２〜１２５は、接合されるパワー素子の電極に対応するように、特定のパターン（または形状）を有することができる。
例えば、第１基板１１０の金属プレート１１２〜１１４のうち、パワー素子１００ａ、１００ｂを向く金属プレート１１２、１１３は、第２パワー素子１００ｂのゲート電極１０２と接合される金属プレート１１２と、第１パワー素子１００ａのコレクタ電極１０４と電気的に連結されるように、スペーサ１３１と接合され、同時に第２パワー素子１００ｂのエミッタ電極１０３と接合される金属プレート１１３と、を含むことができる。
特に、金属プレート１１３は、第１パワー素子１００ａのコレクタ電極１０４および第２パワー素子１００ｂのエミッタ電極１０３と電気的に連結されるように具現される。従来の場合、パワー素子１００ａ、１００ｂが同じ方向を向くように配置されることで、金属プレート１１３がパワー素子１００ａ、１００ｂのそれぞれに分離（大電流パターンが分離）されて接合されていた。しかしながら、本発明の場合、金属プレート１１３が分離されないので、工程がより単純になる。また、金属プレート１１３が第１パワー素子１００ａのコレクタ電極１０４と第２パワー素子１００ｂのエミッタ電極１０３とを電気的に連結させることで、別途の電気的連結のための工程なしでもハーフブリッジ（half bridge）回路を簡単に具現することができる。
一方、第２基板１２０の金属プレート１２２〜１２５のうち、パワー素子１００ａ、１００ｂを向く金属プレート１２２〜１２４は、第１パワー素子１００ａのゲート電極１０２と接合される金属プレート１２２、第１パワー素子１００ａのエミッタ電極１０３と接合される金属プレート１２３、および第２パワー素子１００ｂのコレクタ電極１０４と電気的に連結されるようにスペーサ１３１と接合される金属プレート１２４を含むことができる。
図４で後述されるように、ゲート電極１０２と接合される金属プレート１１２、１２２は、端子と連結されるようにパターンが形成される。すなわち、パワー素子１００ａ、１００ｂのゲート電極１０２は、金属プレート１１２、１２２によって端子と連結されるので、従来のように、ゲート電極と端子とを連結させるための別途のワイヤを備えなくてもよい。よって、別途のワイヤを連結させる工程が省略され、工程の単純化および工程時間の減少が可能であり、ワイヤが備えられないので、よりコンパクトなサブモジュール１０および両面冷却型パワーモジュールの製造が可能である。
金属プレート１１２〜１１３、１２２〜１２３とパワー素子１００ａ、１００ｂとの間、または金属プレート１１３、１２４とスペーサ１３１との間には、接合材料が印刷されて形成される接合部１３３〜１３５が含まれてもよい。接合部１３３〜１３５は、パワー素子１００ａ、１００ｂから発生した熱を、第１基板１１０および第２基板１２０に伝達するための物質で具現することができる。例えば、接合部１３３〜１３５は、はんだ（solder）、銀（Ag）などの物質で具現することができる。
また、第１基板１１０と第２基板１２０との間には、絶縁のための絶縁部１４０が形成される。絶縁部１４０は、絶縁材料がモールド（mold）されて形成される。
以下、図３〜図１３ｂを参照して、本発明の実施例に係る両面冷却型パワーモジュールの製造過程について説明することにする。
図３は、本発明の実施例に係る両面冷却型パワーモジュールの製造過程を説明するフローチャートである。
図３を参照すると、両面冷却型パワーモジュールの製造過程は、大別して、接合材料の印刷過程、部品接合過程、端子形成過程およびヒートシンク組立て過程を含むことができる。
例えば、上記接合材料の印刷過程はＳ１００ステップを含み、部品接合過程はＳ１１０ステップ〜Ｓ１３０ステップを含み、端子形成過程はＳ１４０ステップ〜Ｓ１５０ステップを含み、ヒートシンク組立て過程はＳ１６０ステップを含むことができる。
以下、各ステップについて説明する。
まず、第１基板１１０および第２基板１２０のそれぞれに接合材料が印刷される（Ｓ１００）。
サブモジュール１０内に備えられる複数のパワー素子１００、ダイオードおよびリードフレームを、第１基板１１０と第２基板１２０との間に接合させるために、第１基板１１０および第２基板１２０のそれぞれに接合材料が印刷される。第１基板１１０が上面基板に該当し、第２基板１２０が下面基板に該当すると仮定すると、接合材料は、第１基板１１０の下面と第２基板１２０の上面とにそれぞれ印刷される。上記接合材料は、上述したように銀（Ag）やはんだ（solder）などを含むことができる。接合材料が印刷されることで、第１基板１１０および第２基板１２０のそれぞれに接合部１３３〜１３５が形成される。
次に、第２基板１２０上に部品が実装（mount）される（Ｓ１１０）。
上記部品は、複数のパワー素子、複数のダイオードおよびリードフレームを含むことができる。上記部品のそれぞれは、第２基板１２０上の接合位置上に実装される。このとき、第１パワー素子１００ａは、第１電極１０２、１０３が第２基板１２０を向くように実装され、第２パワー素子１００ｂは、第２電極１０４が第２基板１２０を向くように実装される。
部品が実装された後、基板１１０、１２０および上記部品の焼結が行われる（Ｓ１２０）。
上記焼結が行われることで、第１基板１１０と第２基板１２０とは、相互に対向して加圧され、接合部１３３〜１３５は、所定の温度に加熱される。これによって、基板１１０、１２０と部品とが相互に接合される。本発明の場合、別途のワイヤが備えられないので、一回の焼結動作で基板１１０、１２０および部品が全て接合される。
次に、第１基板１１０と第２基板１２０との間に絶縁材料がモールドされる（Ｓ１３０）。
焼結が行われた後、パワー素子１００の絶縁耐圧を確保するために、第１基板１１０と第２基板１２０との間に絶縁材料がモールドされる。また、絶縁材料がモールドされることで、パワー素子１００が外部に露出されないので、パワー素子１００が効果的に保護される。
以後、信号ピンおよび端子を含むリードフレームのうち、信号ピンおよび端子を除いた残りの部分がカットされ、信号ピンおよび端子が予め設定された形態に形成される（Ｓ１４０）。
リードフレームは、複数の信号ピンおよび端子と、上記信号ピンおよび端子が固定されるフレームと、を含むことができる。上記リードフレームが基板１１０、１２０に接合された後、上記信号ピンおよび端子は、基板１１０、１２０に固定されるので、上記フレームは、カットされて除去される。
以後、上記信号ピンおよび端子は、所定の形態に形成される（例えば、曲げられる）。
信号ピンおよび端子が形成されると、信号ピンおよび端子の絶縁のために絶縁材料がモールドされる（Ｓ１５０）。Ｓ１５０ステップが行われることで、両面冷却型パワーモジュールに備えられるサブモジュール１０の製造が完了する。
例えば、両面冷却型パワーモジュール１（図１３ｂ参照）には、複数のサブモジュール１０が備えられる。
複数のサブモジュール１０の両面にヒートシンクが組立てられ（Ｓ１６０）、その結果、両面冷却型パワーモジュール１（図１３ｂ参照）が製造される。
以下、図４〜図１３ｂを参照して、両面冷却型パワーモジュールの製造過程をより具体的に説明する。
図４〜図１３ｂは、図３に図示された両面冷却型パワーモジュールの製造過程を各ステップ別に示す例示図である。
図４を参照すると、下面基板に該当する第２基板１２０の上面には、複数の金属プレート１２２〜１２４、１２６が形成される。
図２で上述したように、第２基板１２０の上面には、パワー素子１００のゲート電極１０２と接合される金属プレート１２２、エミッタ電極１０３と接合される金属プレート１２３、およびコレクタ電極１０４と連結されるようにスペーサ１３１と接合される金属プレート１２４が形成される。また、第２基板１２０の上面には、信号ピンおよび端子と接合される少なくとも１つの金属プレート１２６が形成される。少なくとも１つの金属プレート１２６は、金属プレート１２３、１２４と連結されるか、金属プレート１２３、１２４と離隔された形態を有することができる。
一方、ゲート電極１０２と接合される金属プレート１２２は、一部がゲート電極１０２と接合され、他の一部は信号ピンまたは端子と接合される。すなわち、金属プレート１２２は、ゲート電極１０２と信号ピン（または端子）とを電気的に連結させることができる。よって、従来のパワーモジュール１に備えられるワイヤなしでも、ゲート電極１０２と信号ピンとを連結させることができる。
一方、信号ピンおよび端子と接合される少なくとも１つの金属プレート１２６には、上記信号ピンおよび端子を通じて電流が流れることで熱が発生する。この場合、セラミック基板１２１と金属プレート１２６との間の熱膨張係数の差によって応力（stress）が発生し、このような応力によって、第２基板１２０が曲がったり歪んで第２基板１２０または部品の破損や損傷が発生することがある。
これを防止するためには、信号ピンおよび端子と接合される金属プレート１２６には、複数のスリット１２７が形成される。上記スリット１２７によって、図４に示すように、金属プレート１２６は、複数のプレートに区分されるか、金属プレート１２６に所定の方向に複数の隙間が形成される。
このようなスリット１２７によって、金属プレート１２６の膨張時に上記隙間の幅が減少して第２基板１２０の曲がりや歪みが最小になり、その結果、第２基板１２０または部品の破損や損傷を防止することができる。
図示されていないが、上面基板に該当する第１基板１１０の下面にも上記金属プレート１２６と対応する金属プレートが備えられ、上記金属プレートにも複数のスリットが形成される。
図５を参照すると、金属プレート１２２〜１２４、１２６上に接合材料が印刷される。接合材料が印刷されることで、第２基板１２０上には、接合部１３３〜１３７が形成される。上述したように、上記接合材料は、銀（Ag）またははんだ（solder）などの物質を含むことができる。
接合部１３３〜１３７は、図２で上述したように、パワー素子１００のゲート電極１０２を金属プレート１２２に接合させる接合部１３３、エミッタ電極１０３を金属プレート１２３に接合させる接合部１３４、コレクタ電極１０４を金属プレート１２４に接合させる接合部１３５を含むことができる。また、接合部１３３〜１３７は、ダイオードを金属プレート１２３、１２４に接合させる接合部１３６と、リードフレーム（信号ピンおよび端子）を金属プレート１２６に接合させる接合部１３７と、を含むことができる。
このような接合部１３３〜１３７は、以後の焼結工程において圧力および熱が加えられることで、パワー素子１００、ダイオードおよびリードフレームを、第１基板１１０と第２基板１２０との間に接合させることができる。
図６および図７を参照すると、接合材料が第１基板１１０および第２基板１２０に印刷された後、部品（パワー素子１００ａ、１００ｂ、ダイオード１５０およびリードフレーム１６０）が、第１基板１１０および第２基板１２０上に実装される。
部品が実装された後、焼結工程が行われることで、第１基板１１０部品および第２基板１２０が相互に接合される。特に、本発明の実施例に係るサブモジュール１０は、ワイヤが備えられないので、１回の焼結工程だけで基板１１０、１２０および部品を接合させることができる。
図８を参照すると、基板１１０、１２０および部品が接合された後、第１基板１１０と第２基板１２０との間に絶縁材料がモールドされることで、絶縁部１４０が形成される。例えば、上記絶縁部１４０は、ＥＭＣ（Epoxy Molding Compound）などの物質を含むことができる。ＥＭＣは、シリカ、エポキシ樹脂、フェノール樹脂、カーボンブラック、難燃剤などの複数の原料が含まれている物質であってもよい。
絶縁部１４０が形成されることで、パワー素子１００ａ、１００ｂの絶縁耐圧が確保され、外部の水分や異物質、衝撃等からパワー素子１００ａ、１００ｂが効果的に保護される。
図９〜図１１を参照すると、リードフレーム１６０のうち、信号ピン１６１および端子１６２を除いたフレーム部分が除去（カット）され、信号ピン１６１および端子１６２は、予め設定され形態に形成される（曲げられる）。
信号ピン１６１および端子１６２が形成された後、信号ピン１６２および端子１６２の絶縁を確保するために絶縁材料がモールドされることで、信号ピンおよび端子絶縁部１７０が形成される。
信号ピンおよび端子絶縁部１７０が形成されることで、サブモジュール１０が製造される。
図１２ａ〜図１３ｂを参照すると、複数のサブモジュール１０ａ〜１０ｃは、下面ヒートシンク２０および上面ヒートシンク３０との間に取り付けられ、これによってパワーモジュール１が製造される。本明細書では、パワーモジュール１が３つのサブモジュール１０ａ〜１０ｃを含むが、パワーモジュール１に含まれるサブモジュールの数は、これに限定されるものではない。
具体的には、図１２ａを参照すると、下面ヒートシンク２０は、サブモジュール１０ａ〜１０ｃが安着される安着部２１０ａ〜２１０ｃ、上面ヒートシンク３０と取り付けられるための複数の取付溝２３０を含むことができる。
下面ヒートシンク２０は、両面冷却型パワーモジュール１の下部を形成し、サブモジュール１０ａ〜１０ｃの下部を外部から遮蔽することができる。
一実施例によれば、下面ヒートシンク２０および上面ヒートシンク３０は、内部に冷却水が流動する空間を形成することができる。例えば、上記冷却水は、冷却水流入口（図示されない）を介して下面ヒートシンク２０の空間に流入し、下面ヒートシンク２０に形成された第１通路２２１を介して上面ヒートシンク３０の空間に流動することができる。上面ヒートシンク３０内の空間に流動された冷却水は、第２通路２２２を介して下面ヒートシンク２０に流動し、下面ヒートシンク２０に流動された冷却水は、冷却水流出口（図示されない）を介して外部に流出することができる。
よって、サブモジュール１０ａ〜１０ｃから発生する熱は、熱伝導現象によって上面ヒートシンク３０および下面ヒートシンク２０に伝導される。上面ヒートシンク３０および下面ヒートシンク２０の内部の空間に冷却水が流れる場合、上面ヒートシンク３０および下面ヒートシンク２０に伝導された熱が冷却水で再伝導されることで、上面ヒートシンク３０および下面ヒートシンク２０の温度が低下する。その後、サブモジュール１０ａ〜１０ｃの熱が上面ヒートシンク３０および下面ヒートシンク２０に再伝導されることで、サブモジュール１０ａ〜１０ｃの温度が低下する。
図１２ｂを参照すると、下面ヒートシンク２０の安着部２１０ａ〜２１０ｃ上に放熱材料が印刷される。例えば、放熱材料は、サーマルグリス、熱伝導性接着剤などのＴＩＭ（Thermal Interface Material）を含むことができる。上記放熱材料が印刷されることで放熱部２１１ａ〜２１１ｃが形成される。図示されていないが、放熱部の上面ヒートシンク３０にも対応するように形成される。
図１２ｃを参照すると、放熱材料が印刷された後、サブモジュール１０ａ〜１０ｃが安着部２１０ａ〜２１０ｃ上に安着（または実装）される。
図１３ａを参照すると、サブモジュール１０ａ〜１０ｃが安着部２１０ａ〜２１０ｃ上に装着された後、上面ヒートシンク３０が組み立てられる。上面ヒートシンク３０は、両面冷却型パワーモジュール１の上部を形成し、サブモジュール１０ａ〜１０ｃの上部を外部から遮蔽することができる。
例えば、上面ヒートシンク３０は、下面ヒートシンク２０の取付溝２３０と対応する取付溝３１０が形成される。上面ヒートシンク３０に形成された取付溝３１０を介して、取付ねじ４０は、上面ヒートシンク３０を通過して下面ヒートシンク２０の取付溝２３０に挿入および固定される。これによって、上面ヒートシンク３０が下面ヒートシンク２０と組立てられる。
上記した詳細な説明は、制限的に解釈されてはならず、例示的なものであると考慮されるべきである。本発明の範囲は、添付された請求の範囲の合理的解釈によって決定されるべきであり、本発明の等価的範囲内における全ての変更は、本発明の範囲に含まれる。

Claims (14)

  1. 複数の金属プレートが一面に形成された第１基板と、
    前記第１基板と離隔され、前記第１基板の複数の金属プレートと対向する一面に複数の金属プレートが形成された第２基板と、
    前記第１基板と前記第２基板との間に備えられる複数のパワー素子と、
    前記複数のパワー素子のそれぞれの第１面に形成される第１電極と、
    前記複数のパワー素子のそれぞれの第２面に形成される第２電極と、を有し、
    前記複数のパワー素子は、前記第１電極が前記第２基板の複数の金属プレートと接合される第１パワー素子と、前記第１電極が前記第１基板の複数の金属プレートと接合される第２パワー素子と、を有する、パワーモジュール。
  2. 前記複数のパワー素子は、ＩＧＢＴ（Insulated Gate Bipolar mode Transistor）半導体素子を有し、
    前記第１電極は、ゲート（gate）電極およびエミッタ（emitter）電極を有し、
    前記第２電極は、コレクタ（collector）電極を有する、請求項１に記載のパワーモジュール。
  3. 前記第１基板および第２基板のそれぞれに形成された複数の金属プレートのうちのいずれか１つは、前記ゲート電極と一部が接合され、他の一部が信号ピンまたは端子と接合される、請求項２に記載のパワーモジュール。
  4. 前記パワーモジュールは、前記ゲート電極と前記信号ピンまたは端子とを連結するワイヤを備えていない、請求項３に記載のパワーモジュール。
  5. 前記第１基板の複数の金属プレートのうちのいずれか１つは、前記第１パワー素子のコレクタ電極および前記第２パワー素子のエミッタ電極と電気的に連結される、請求項２に記載のパワーモジュール。
  6. 前記コレクタ電極にはスペーサが接合され、
    前記いずれか１つの金属プレートは、前記第１パワー素子のコレクタ電極に接合されたスペーサおよび前記第２パワー素子のエミッタ電極と接合される、請求項５に記載のパワーモジュール。
  7. 第１基板および前記第２基板のそれぞれの複数の金属プレートのうちの第１金属プレートは、信号ピンおよび端子と接合され、
    前記第１金属プレートには、少なくとも１つの隙間を有するようにする少なくとも１つのスリット（slit）が形成される、請求項１に記載のパワーモジュール。
  8. 前記第１金属プレートは、前記少なくとも１つのスリットによって複数の金属プレートに区分される、請求項７に記載のパワーモジュール。
  9. 前記第１基板の他面および前記第２基板の他面のそれぞれに金属プレートが形成される、請求項１に記載のパワーモジュール。
  10. パワーモジュールの製造方法であって、
    第１基板と第２基板とが対向する一面のそれぞれに接合材料を印刷するステップと、
    前記第１基板と前記第２基板との間に複数のパワー素子を実装するステップと、
    前記第１基板、前記第２基板および前記複数のパワー素子が接合されるように焼結（sintering）するステップと、を有し、
    前記複数のパワー素子は、第１面に形成される第１電極および前記第１面の反対面である第２面に形成される第２電極を有し、
    前記実装するステップは、
    前記複数のパワー素子のうちの第１パワー素子を、第１面に形成された第１電極が前記第２基板を向くように実装するステップと、
    前記複数のパワー素子のうちの第２パワー素子を、第１面に形成された第１電極が前記第１基板を向くように実装するステップと、を有する、パワーモジュールの製造方法。
  11. 前記複数のパワー素子は、ＩＧＢＴ半導体素子を有し、
    前記第１電極は、ゲート電極およびエミッタ電極を有し、
    前記第２電極は、コレクタ電極を有する、請求項１０に記載のパワーモジュールの製造方法。
  12. 前記実装するステップは、前記第１基板と前記第２基板との間に、前記複数のパワー素子、複数のダイオード、ならびに信号ピンおよび端子を有するリードフレームを実装するステップを有する、請求項１１に記載のパワーモジュールの製造方法。
  13. 前記焼結するステップは、前記第１基板および前記第２基板のそれぞれの第１金属プレートが、前記複数のパワー素子のうちのいずれか１つのゲート電極と一部が接合され、前記信号ピンまたは端子と他の一部が接合されるように焼結するステップを有する、請求項１２に記載のパワーモジュールの製造方法。
  14. 前記焼結された第１基板と第２基板との間に絶縁材料がモールドされるステップと、
    前記リードフレームのうち、前記信号ピンおよび端子を除いたフレームがカットされ、前記信号ピンおよび端子が予め設定された形態に形成されるステップと、
    前記信号ピンおよび端子の絶縁のための絶縁材料がモールドされるステップと、をさらに有する、請求項１２に記載のパワーモジュールの製造方法。
JP2020550787A 2018-03-20 2018-10-19 両面冷却型パワーモジュールおよびその製造方法 Active JP7204770B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180032267A KR102048478B1 (ko) 2018-03-20 2018-03-20 양면냉각형 파워 모듈 및 그의 제조 방법
KR10-2018-0032267 2018-03-20
PCT/KR2018/012402 WO2019182216A1 (ko) 2018-03-20 2018-10-19 양면냉각형 파워 모듈 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
JP2021516869A true JP2021516869A (ja) 2021-07-08
JP7204770B2 JP7204770B2 (ja) 2023-01-16

Family

ID=67987876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550787A Active JP7204770B2 (ja) 2018-03-20 2018-10-19 両面冷却型パワーモジュールおよびその製造方法

Country Status (6)

Country Link
US (2) US11810887B2 (ja)
EP (1) EP3771084A4 (ja)
JP (1) JP7204770B2 (ja)
KR (1) KR102048478B1 (ja)
CN (1) CN111903049B (ja)
WO (1) WO2019182216A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131572A (ko) * 2022-03-07 2023-09-14 주식회사 세미파워렉스 양면 냉각형 전력모듈 및 이의 제조 방법
WO2024024066A1 (ja) * 2022-07-28 2024-02-01 日立Astemo株式会社 電力変換装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588854B1 (ko) 2020-02-13 2023-10-16 주식회사 아모그린텍 파워모듈 및 그 제조방법
CN115210866A (zh) * 2020-02-19 2022-10-18 皮尔伯格有限责任公司 电功率模块
JP2023524011A (ja) * 2020-04-28 2023-06-08 アモセンス・カンパニー・リミテッド 接着剤転写フィルムおよびこれを用いたパワーモジュール用基板の製造方法
KR20210141373A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
KR20210141372A (ko) * 2020-05-15 2021-11-23 주식회사 아모센스 파워모듈
WO2021230623A1 (ko) * 2020-05-15 2021-11-18 주식회사 아모센스 파워모듈
CN111769081B (zh) * 2020-05-28 2022-04-29 佛山市国星光电股份有限公司 一种集成模块及功率器件
KR102293181B1 (ko) * 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
JPWO2022210616A1 (ja) * 2021-03-31 2022-10-06
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
CN113809032A (zh) * 2021-08-09 2021-12-17 华为技术有限公司 一种功率模块、电源电路及芯片
KR20240003259A (ko) * 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置
US9468087B1 (en) * 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置
JP2017163135A (ja) * 2016-03-08 2017-09-14 アーベーベー・シュバイツ・アーゲー 半導体モジュール
KR20170105284A (ko) * 2016-03-09 2017-09-19 현대자동차주식회사 전력 모듈

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
JP4449724B2 (ja) 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
CA2715344C (en) * 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP2010225720A (ja) 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5732895B2 (ja) * 2011-02-17 2015-06-10 株式会社デンソー 半導体装置の製造方法及び半導体装置
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
ITMI20111213A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
JP5488541B2 (ja) 2011-07-04 2014-05-14 株式会社デンソー 半導体装置
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN103907165B (zh) * 2011-11-04 2017-04-12 丰田自动车株式会社 功率模块、电力转换装置及电动车辆
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
KR101388737B1 (ko) 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN104412383B (zh) * 2012-06-29 2017-09-26 株式会社电装 半导体装置以及半导体装置的连接构造
JP5851372B2 (ja) * 2012-09-28 2016-02-03 日立オートモティブシステムズ株式会社 電力変換装置
JP5978151B2 (ja) * 2013-02-27 2016-08-24 日立オートモティブシステムズ株式会社 電力変換装置
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) * 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
CN105103289B (zh) * 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
JP5975180B2 (ja) * 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
KR20170068037A (ko) * 2015-12-09 2017-06-19 현대오트론 주식회사 리드 프레임 일체형 파워 모듈 패키지
KR101776425B1 (ko) * 2015-12-10 2017-09-08 현대자동차주식회사 파워 모듈
KR20170092750A (ko) 2016-02-03 2017-08-14 현대자동차주식회사 양면냉각형 파워모듈 솔더링 지그
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ
JP2016039206A (ja) * 2014-08-06 2016-03-22 トヨタ自動車株式会社 半導体装置の製造方法及び同半導体装置
US9468087B1 (en) * 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
JP2017034152A (ja) * 2015-08-04 2017-02-09 三菱電機株式会社 電力用半導体装置
JP2017163135A (ja) * 2016-03-08 2017-09-14 アーベーベー・シュバイツ・アーゲー 半導体モジュール
KR20170105284A (ko) * 2016-03-09 2017-09-19 현대자동차주식회사 전력 모듈

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230131572A (ko) * 2022-03-07 2023-09-14 주식회사 세미파워렉스 양면 냉각형 전력모듈 및 이의 제조 방법
KR102652471B1 (ko) * 2022-03-07 2024-03-29 주식회사 세미파워렉스 양면 냉각형 전력모듈 및 이의 제조 방법
WO2024024066A1 (ja) * 2022-07-28 2024-02-01 日立Astemo株式会社 電力変換装置

Also Published As

Publication number Publication date
KR102048478B1 (ko) 2019-11-25
US20210057372A1 (en) 2021-02-25
US11810887B2 (en) 2023-11-07
CN111903049B (zh) 2024-04-23
WO2019182216A1 (ko) 2019-09-26
US20240030177A1 (en) 2024-01-25
EP3771084A4 (en) 2021-12-15
KR20190110376A (ko) 2019-09-30
CN111903049A (zh) 2020-11-06
JP7204770B2 (ja) 2023-01-16
EP3771084A1 (en) 2021-01-27

Similar Documents

Publication Publication Date Title
JP2021516869A (ja) 両面冷却型パワーモジュールおよびその製造方法
JP5661183B2 (ja) 半導体装置およびその製造方法
US7679182B2 (en) Power module and motor integrated control unit
JP4973059B2 (ja) 半導体装置及び電力変換装置
CN106952897B (zh) 半导体装置及其制造方法
JP2000164800A (ja) 半導体モジュール
JP5895220B2 (ja) 半導体装置の製造方法
WO2005119896A1 (ja) インバータ装置
CN107924885B (zh) 构造体
CN105531817A (zh) 半导体模块单元以及半导体模块
CN104637832A (zh) 半导体装置及其制造方法
US20150206864A1 (en) Semiconductor Device
JPWO2019064775A1 (ja) 半導体装置およびその製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2011115020A (ja) パワーユニット
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
WO2018151010A1 (ja) 半導体装置
US11735557B2 (en) Power module of double-faced cooling
JP2002314037A (ja) パワー半導体モジュール
EP3907756A1 (en) Power module of double-faced cooling and manufacturing method thereof
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
WO2024057432A1 (ja) 半導体装置、半導体装置の製造方法
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220929

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221007

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7204770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150