JP2017163135A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2017163135A
JP2017163135A JP2017029015A JP2017029015A JP2017163135A JP 2017163135 A JP2017163135 A JP 2017163135A JP 2017029015 A JP2017029015 A JP 2017029015A JP 2017029015 A JP2017029015 A JP 2017029015A JP 2017163135 A JP2017163135 A JP 2017163135A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor module
substrate
semiconductor device
receptacle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017029015A
Other languages
English (en)
Other versions
JP2017163135A5 (ja
JP6764807B2 (ja
Inventor
ファビアン・モーン
Mohn Fabian
ユルゲン・シュダーラー
Schuderer Juergen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2017163135A publication Critical patent/JP2017163135A/ja
Publication of JP2017163135A5 publication Critical patent/JP2017163135A5/ja
Application granted granted Critical
Publication of JP6764807B2 publication Critical patent/JP6764807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14322—Housings specially adapted for power drive units or power converters wherein the control and power circuits of a power converter are arranged within the same casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】容易にかつ経済的に製造できる半導体モジュールを提供する。【解決手段】半導体モジュール（１０）は、半導体デバイス（１４）と、半導体デバイスが取り付けられる基板（１２）と、半導体デバイス（１４）および基板（１２）が内部に成形される成形された収容部（４２）と、収容部（４２）内部に部分的に成形されかつ収容部（４２）から突出するとともに半導体デバイス（１４）と電気的に接続される少なくとも１つの電源端子（２４）と、収容部（４２）内部に少なくとも部分的に成形されかつ基板（１２）の延伸方向（Ｅ）に当該基板（１２）から突出する収容された回路基板（３０）とを備え、収容された回路基板（３０）は、ピンのための少なくとも１つのレセプタクル（３８）を含み、レセプタクル（３８）は、収容された回路基板（３０）を介して半導体デバイス（１４）の制御入力部（３６）と電気的に接続されている。【選択図】図１

Description

発明の分野
本発明は、パワー半導体のパッケージングの分野に関する。特に、本発明は、半導体モジュールに関する。
発明の背景
ＩＧＢＴまたはパワーＭＯＳＦＥＴのような個体スイッチングデバイスを含むパワー半導体モジュールは、電流を切り替えたり整流したりするために様々なパワーエレクトロニクスアプリケーションで用いられている。重要かつ急成長中のアプリケーションは、電気自動車またはハイブリッド電気自動車のコンバータシステムである。そのようなアプリケーションのための典型的な６パックモジュール（２つの半導体スイッチを有する３つのハーフブリッジを含む）は、最大１２００Ｖの定格電圧および数１００Ａの定格電流を有し得る。
また、パワー半導体モジュールがＡＣ側（たとえば、モータ）とＤＣ側（たとえば、バッテリ）とに接続される大電流電源端子に加えて、６パックまたはハーフブリッジパワー半導体モジュールは、大抵、ゲートドライバボードに接続するための複数の補助端子を有する。ゲートドライバボードは、パワー半導体モジュールにおいて互いに異なる半導体デバイスを制御するドライバ回路を含み、および/または故障状況を検出し得る。典型的な６パックパワー半導体モジュールは、ハーフブリッジごとにそのような補助接続を１０個まで、すなわち、フル６パックパワー半導体モジュールのための３０個の接続を有し得る。
補助端子接続に一般的に使用される技術は、ネジ接続、はんだピン接続、および圧入接続である。
自動車パワーモジュールで特に好ましい別の解決策は、耐熱性、耐湿性、費用、および大量生産の観点で利点があるエポキシ型封止である。
残念なことに、そのような半導体封止（トランスファおよびエポキシ成形）のための一般的なエポキシ成形方法は、筐体で基礎づけられたパワー半導体モジュールのようなパワー半導体モジュールから垂直に突出するピンと互換性がない。
電源のためのリードフレーム端子およびモジュール側の補助接続を有するトランスファ成形されたパワーモジュールは、大抵、かなり長い補助接続を有する。それは、インダクタンスの増大およびスイッチング挙動の悪化をもたらす。さらに、もし単一のリードフレームが電源および補助端子の両方に使われる場合（それは、パワーモジュールの製造で利点を有する）、ＣｕＮｉＳｉのような高価な圧入材料が、より安価な銅材料で作ることができる電源端子においても使われなくてはならない。
ＷＯ２０１４１６６６９２Ａ１およびＵＳ２００９１４６２７２Ａ１は、成形された収容部の上側に成形された圧入ピンのためのレセプタクルを有する半導体モジュールを示している。
国際公開第２０１４／１６６６９２号 米国特許出願公開第２００９／１４６２７２号明細書
発明の説明
発明の目的は、容易にかつ経済的に製造できる半導体モジュールを提供することである。
この目的は、独立請求項の主題によって達成され得る。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。
発明は、（パワー）半導体モジュールに関する。半導体モジュールは、１または複数の（パワー）半導体デバイス（たとえば、ダイオード、トランジスタ、サイリスタ）を含む装置としてみなされ得る。半導体モジュールは、これら１または複数の半導体デバイスを機械的に支持しかつ電気的に相互接続するさらなる部材を有する。パワー半導体モジュールは、パワー半導体デバイスと同様に、１０Ａより大きいおよび／または１００Ｖより大きい電流を処理するように適合され得る。
半導体モジュールは、乗用車、モータバイク、バス、トラック、および／または充電ステーションのような自動車のアプリケーションに使用され得る。さらに、半導体モジュールは、（オフロード）建設車両のような他の全ての種類の車両に使用され得る。
発明の実施形態に従うと、半導体モジュールは、半導体デバイスと、半導体デバイスが取り付けられる基板と、半導体デバイスおよび基板が内部に成形される成形された収容部と、収容部内部に部分的に成形されかつ収容部から突出するとともに半導体デバイスと電気的に接続される少なくとも１つの電源端子と、収容部内部に少なくとも部分的に成形されかつ基板の延伸方向に基板から突出する収容された回路基板とを備え、回路基板は、ピンのための少なくとも１つのレセプタクルを含み、レセプタクルは、回路基板を介して半導体デバイスの制御入力部と電気的に接続されている。
半導体デバイスは、１または複数のチップ上に設けられ得る１または複数の半導体スイッチ（たとえば、サイリスタまたはトランジスタ）であってもよく、またはそれらを含んでいてもよい。大抵、半導体デバイス／チップは、平坦な本体を有し、および／または基板の一方側に接合（たとえば、はんだ付けまたは焼結）される。
パワー半導体デバイスは、上側、または反対側である上側および下側において、電気的なコンタクト領域または電気的なコンタクト入力部を供給する平坦な本体を含んでもよい。“上側”および“下側”という言葉は、地表面に対する方向を特定するのではなく、単なる両側のことをいう点に留意しなければならない。
基板は、半導体デバイスが取り付けられる金属層（すなわち、導電層）と、金属層が支持される絶縁層（たとえば、プラスチック層またはセラミック層）とを含み得る。基板の金属層は、半導体デバイスとの間で行き来する電気経路を供給するように構成され得る。基板は、実質的に平坦であり、対応する面における基板の延伸は、基板の延伸方向を規定する。
基板は、たとえば、放熱のためのベースプレートに取り付けまたは接合され得る第１の金属層に対向するさらなる金属層を有し得る。
少なくとも１つの電源端子は、基板に取り付けられる（たとえば、接合される）リードフレームまたは他の金属ストリップによって構成されてもよい。少なくとも１つの電源端子は、半導体デバイスによって切り替えられる電流が流れる半導体デバイスの領域／入力部に電気的に接続され得る。そのような領域は、コレクタおよびエミッタ領域／入力部、またはソースおよびドレイン領域／入力部であり得る。
一般的に、電源端子は、半導体モジュールのＡＣおよびＤＣ入力部を供給し得る。少なくとも１つのレセプタクルを供給するための回路基板は、プリント回路基板であり得る。回路基板は、１または複数の（任意に構築された）金属層と、絶縁層とを含んでいてもよい。金属層および絶縁層はともに積層される。また、回路基板は、基板に取り付けられてもよい（たとえば、接合される）。回路基板、および特に金属層の１つは、半導体デバイスの制御領域／入力部に電気的に接続され得る。それは、ベース領域／入力部またはゲート領域／入力部となり得る。
一般的に、回路基板は、半導体モジュールのさらなる補助接続を提供する１つより多くのレセプタクルを供給し得る。
成形された収容部は、たとえば、２つのプレスツールによる押圧によってエポキシ成形されてもよい。その中で、基板、取り付けられた半導体デバイス、すでに電気的に接続された電源端子、およびすでに電気的に接続された回路基板が配置され、かつ圧力下においてエポキシに囲まれている。電源端子および/または回路基板は、成形前に基板に機械的に接続されてもよいことに留意しなければならない。しかしながら、回路基板は、成形された収容部を介して（単独で）基板に機械的に接続されてもよい。
大抵、半導体モジュールと同様に、成形された収容部は、上面および下面を有する実質的に平坦な本体を有し得る。その上面および下面は、実質的に平坦な本体の側面によって取り囲まれている。電源端子および回路基板は、側面からこの本体から突出してもよい。これにより、その電源端子および回路基板から突き出している部分は、上面または下面から突出している電気接続のさらなる確保を必要とすることなく、前述したプレスツールの間に配置され得る。
回路基板の突出部分には、１または複数のレセプタクルが提供され、このレセプタクルは、半導体デバイスを有するさらなる回路に電気的に接続するためのピンを受け入れるように適合される。レセプタクルは、回路基板の金属層に電気的に接続された金属で少なくとも部分的に覆われ得る孔（貫通孔または有底の穴）であってもよい。ピンは、半導体モジュールの上側に取り付けられる外部（制御）回路基板によって提供され得る。制御回路基板は、ゲートドライバボードであってもよい。ゲートドライバボードもバイポーラトランジスタのベースを制御するために使われ得ることは、理解されなければならない。
半導体モジュールは、半導体モジュールをさらなるデバイスに電気的に接続する際、問題なく、電気的および機械的な部品を収容部に対して簡単にエポキシ成形する方法を提供する。
さらに、半導体モジュールは、費用対効果の高い解決策を提供する。なぜならば、トランスファ成形封止は、量産のための費用対効果の高いプロセスであり、高価なプラスチック−金属複合フレーム部品が不要であり、そして、半導体モジュールと外部回路基板との組み立てが簡素化されるからである。
発明の実施形態に従うと、半導体モジュールは、収容部に取り付けられる外部回路基板を備え、外部回路基板は、半導体デバイスの制御回路を搭載する。成形された収容部内の半導体デバイスのための制御回路基板になり得る外部回路基板は、成形された収容部の外側に配置されてもよい。たとえば、外部回路基板が半導体モジュールの上面に取り付けられ、外部回路基板によって提供される１または複数のピンが１または複数のレセプタクルに配置され得る。
さらに、外部回路基板と（ピンを介した）収容された回路基板との間の短絡電流経路は、外部回路基板および収容された回路基板を（２つの回路基板の金属層を介して）通る平行電流経路と同様に、低インダクタンスのゲートまたはベース接続を可能とする。それは、高速スイッチングおよび／または半導体デバイスと制御回路との誘導結合の最小化を可能にするために重要である。
発明の実施形態に従うと、外部回路基板は、レセプタクルに圧入された圧入ピンを含む。圧入ピンは、レセプタクルに圧入される際、可逆的または非可逆に圧縮され得る端部を有するピンであってもよい。たとえば、ピンの端部がレセプタクルに挿入される際、ピンは、互いに向かって圧縮される少なくとも２つのフィンガを有する端部を有してもよい。
ピンが外部回路基板に接続される他の端部は、たとえば、外部回路基板内のさらなるレセプタクルに圧入接続するように適合された端部であってもよい。一方、圧入ピンは、外部回路基板またはその内部にはんだ付けすることも可能である。
エポキシ型封止と半導体モジュール内の圧入相互接続との組み合わせは、厳しい温度、高負荷サイクル、および／または高振動での半導体モジュールの動作を可能にする。したがって、半導体モジュールは、筐体または（ハイブリッド）電気自動車の電気インバータ部分に上手く適用される。
発明の実施形態に従うと、レセプタクルは、少なくとも部分的に金属層でコーティングされた回路基板を貫通する孔である。この孔は、成形された収容部の外側に設けられてもよい。
発明の実施形態に従うと、レセプタクルは、圧入ピンを受け入れるように適合される。圧入接続は、高い信頼性、高温性能、および組立の容易さを提供し得る。圧入接続は、気密かつ永久的な電気接続を形成するために、回路基板のめっきされた貫通孔（レセプタクル）に強制的に挿入される変形可能な先端を有するピンを含み得る。ピンおよび／またはレセプタクルは、錫めっきされてもよい。
発明の実施形態に従うと、レセプタクルは、基板が向けられる方向と実質的に直交する方向に向けられている。基板は、複数の層を含み、その各々は平坦な延長部を有してもよい。レセプタクルまたは対応する孔は、基板の層によって規定される平面に実質的に直交するように、すなわち、成形された収容部の下側から上側への方向に向かっている。
その結果、モールド工程の後に組み立てられ得る成形された収容部の他に、半導体モジュールから圧入ピンが垂直に突き出る。半導体モジュールは、プラスチックフレームを必要とせず、かつトランスファ成形工程を用いて封止され得る。
発明の実施形態に従うと、収容部は、外部回路基板を取り付けるように適合された突出部を含む。プラスチックピンとしてみなされるこれらの突出部は、収容部の本体と一体であってもよく、および/または収容部の成形中に形成されてもよい。一般的に、成形された封止は、外部回路基板をパワー半導体モジュールに取り付けるための案内構造を特徴とし得る。
突出部は、１または複数のピンおよび１または複数のレセプタクルによって提供される圧入接続とともに、外部回路基板を半導体モジュールに取り付けるために使われ得る。外部回路基板は、突出部を受け入れるための孔を含み得る。プラスチック突出部は、外部回路基板および成形された収容部の組み立て中に、これらの孔に圧入され得る。外部回路と半導体モジュール側の回路基板との間の高いアライメント精度が簡単に得られる。
発明の実施形態に従うと、突出部と少なくとも１つのレセプタクルとは、同じ方向に向けられている。突出部は、１または複数のレセプタクルおよび／または対応するピンと同じ方向に、収容部の上面から突出してもよい。
発明の実施形態に従うと、収容された回路基板は、多層回路基板であって、絶縁層を介して互いに絶縁された少なくとも２つの導電層を含む。異なる層を通じて、１または複数の補助信号と同様に、１または複数のゲートまたはベース信号は、伝導され得る。１または複数の補助信号は、たとえば、１または複数のセンサ（たとえば、温度センサ、電流センサ、および／または電圧センサ）によって提供され得る。これらの１または複数のセンサはまた、成形された収容部内に封止され、そして収容された回路基板に電気的に接続され得る。
これにより、各ゲートおよび補助信号が多層回路基板の平行な平坦層に配線される場合、非常に低いインダクタンスを有するゲートまたはベース接続が提供され得る。このことは、スイッチング速度の増加、および電源と補助信号とのカップリングの減少を成し得ることができ、特にワイドバンドギャップパワー半導体デバイスにとって特に重要である。
発明の実施形態に従うと、収容された回路基板は、収容された回路基板の異なる導電層に電気的に接続された少なくとも２つのレセプタクルを含む。異なる導電層は、複数の孔と相互接続され得る。半導体モジュールの各補助接続は、半導体モジュールを外部回路基板に接続し、および／またはトランスファ成形封止工程と互換性のある信頼性の高い圧入接続によって提供され得る。
これはまた、収容された回路基板を通る多層信号経路に基づく基板および半導体モジュールの占有面積の低減を可能にする。たとえば、収容された回路基板は、基板上の電力信号を伝送するアイランドに取り付けられ得る。収容された回路基板の金属層に接続されるダイレクトワイヤボンド接続によって、基板金属層の別個のパッドは、補助信号のために必要とされ得ない。
さらに、収容された回路基板部分は、半導体モジュールに低誘導ゲート信号を提供するために必要とされる追加のセラミック基板を廃止し得る。
発明の実施形態に従うと、半導体デバイスは、電源端子を流れる電流を切り替えるように適合され、かつ制御入力部によって制御されるように適合された半導体スイッチを含む。前述したように、半導体デバイスは、１または複数のサイリスタおよび／またはトランジスタを含み得る。たとえば、半導体デバイスは、ハーフブリッジを含んでいてもよい。
発明の実施形態に従うと、収容部は、収容された回路基板が機械的に支持される収容部の本体から突出した型構造体を含む。型構造体は、機械的に回路基板構造を支持し得る。型構造体は、半導体モジュールの上側および／または下側から収容された回路基板に向かう傾斜面を有し得る。
発明の実施形態に従うと、収容された回路基板は、収容部の本体から突出する型構造体の内部に収容され、型構造体は、レセプタクルと位置合わせされた孔を有する。言い換えると、収容部および特に型構造体は、完全に収容された回路基板を覆い、そして、収容された回路基板に圧入ピンが圧入され得るような孔を有するだけでよい。
しかし、回路基板が単に部分的に収容され、かつ成形された収容部から突出することも可能である。
発明の実施形態に従うと、基板は、電気絶縁層によって絶縁された２つの金属層を含む絶縁金属基板である。半導体デバイスまたは少なくともその一部は、基板および特に金属層の１つに接合されてもよい。
発明の実施形態に従うと、収容された回路基板は、基板に取り付けられている（たとえば、接合されている）。収容された回路基板は、基板によって機械的に支持されてもよく、たとえば、はんだ付け、焼結、接着により、直接的または間にスペーサを介して取り付けられてもよい。
発明の実施形態に従うと、少なくとも１つの電源端子は、基板に取り付けられている（たとえば、接合されている）。少なくとも１つの電源端子および／または少なくとも１つの電源端子を提供するリードフレームは、基板によって機械的に支持されてもよく、たとえば、はんだ付け、焼結、接着により、直接的または間にスペーサを介して取り付けられてもよい。
発明の実施形態に従うと、少なくとも１つの電源端子および収容された回路基板は、基板が向けられた横方向に半導体モジュールから突出している。少なくとも１つの電源端子および収容された回路基板は、収容部の本体の側面から突出してもよい。基板、収容された回路基板、および／または少なくとも１つの電源端子は、同じ方向に向けられている。
発明の実施形態に従うと、収容された回路基板は、収容部に成形された少なくとも１つのワイヤボンドに接続されている。たとえば、少なくとも１つのワイヤボンドは、半導体デバイスおよび／または基板の金属層に接続される。収容された回路基板は、ワイヤボンドによって、半導体モジュールにおける半導体デバイスの１または複数の半導体チップ、または基板上のコンタクトパッドに相互接続され得る。これらのワイヤボンドは、成形前にそれらのコンタクト表面に接合され、そして、収容部内に完全に成形され得る。
発明の実施形態に従うと、半導体モジュールは、半導体デバイスと熱接触されかつ部分的に収容部に成形されるとともに収容部から突出するベースプレートをさらに備える。ベースプレートは、基板の１または複数の金属層よりも厚い金属板であってもよく、および／または半導体デバイスから電気的に絶縁されてもよい。ベースプレートは、基板に接合されてもよく、すなわち、成形前に機械的に基板に接合されてもよい。
発明のこれらおよび他の局面は、以下に記載される実施形態から明らかであり、それらを参照して説明されるであろう。
発明の主題は、添付の図面に図示される例示的な実施形態を参照して、以下の本文でより詳細に説明される。
本発明の一実施形態に従う半導体モジュールを模式的に示す断面図である。 本発明のさらなる実施形態に従う半導体モジュールを模式的に示す断面図である。
図面で用いられる参照符号およびそれらの意味は、参照符号の一覧に要約の形態で列挙される。原則的に、同一の部分には図中同じ参照符号が付与される。
例示的な実施形態の詳細な説明
図１は、半導体デバイス１４が取り付けられた基板１２を備える半導体モジュール１０を示す。
基板１２は、セラミック層である絶縁層２０に取り付けられた２つの金属層１６，１８を含む絶縁金属基板であってもよい。半導体デバイス１４は、トランジスタまたはサイリスタを有する半導体チップであってもよく、下側が金属層１６に接合されてもよい。
半導体デバイス１４のこの下側において、ドレイン領域またはコレクタ領域になり得る半導体デバイス１４の電源入力部１９が提供され得る。
基板１２の上側金属層１６は、半導体デバイス１４のための導電経路を提供するように構成されてもよい。
ベースプレート２２は、たとえば、接合によって、基板１２の下側金属層１８に取り付けられてもよい。このベースプレート２２は、金属層１６，１８よりも厚い金属板であってもよく、半導体デバイス１４から電気的に絶縁されてもよいが、半導体デバイス１４を冷却するために、半導体デバイス１４と熱接触している。
半導体モジュール１０は、電源端子２４をさらに備える。電源端子２４は、基板１２の上側金属層１６に取り付けられる（たとえば、接合される）リードフレーム２６によって提供される。電源端子２４は、金属ストリップによって提供されてもよい。図１に示されるように、電源端子２４に接合される上側金属層１６の部分は、ワイヤボンド２８を介して、半導体デバイス１４の上側で提供される半導体デバイス１４のさらなる電源入力部２９に接続される。この電源入力部２９は、ソース領域またはエミッタ領域になり得る。半導体デバイス１４に接合される上側金属層１６の部分は、リードフレーム２６によって提供されるさらなる電源端子２４と（さらなるワイヤボンドを介して直接的または間接的に）電気的に接続され得る。
半導体モジュール１０の延伸方向Ｅに関して、回路基板３０は、上側金属層１６のさらなる部分に取り付けられる（たとえば、接合される）。回路基板３０の金属層３２は、ワイヤボンド３４を介して、半導体デバイス１４の上側で提供される半導体デバイス１４の制御入力部３６と電気的に接続される。この制御入力部３６は、ベース領域またはゲート領域になり得る。
回路基板３０は、回路基板３０を貫通する孔であって、圧入ピン４０を受け入れるように適合される１または複数のレセプタクル３８を備える。各レセプタクル３８は、金属層で覆われてもよく、および／または回路基板３０の金属層３２に電気的に接続されるめっきされた孔であってもよい。
延伸方向Ｅに関して、回路基板３０および特にレセプタクル３８を有する部分は、基板１２から突出する。
半導体モジュール１０は、内部に基板１２を含む成形された収容部４２を備える。収容部４２では、半導体デバイス１４およびワイヤボンドが完全に収容される。電源端子２４およびリードフレーム２６は、横方向に収容部４２から突出してもよい。
回路基板３０もまた、横方向に収容部４２から突出してもよいし、収容部４２によって覆われてもよい。電源端子２４が突出する収容部４２の側が実質的に平坦である一方、回路基板３０が位置される収容部４２の側は、型構造体４４を有してもよい。型構造体４４は、回路基板３０が少なくとも部分的に受け入れられる収容部４２の本体４６から突出している。
回路基板３０を機械的に支持するためのこの型構造体４４は、完全にまたは少なくとも部分的に回路基板３０を覆い得る。型構造体４４は、圧入ピン４０が到達し得るレセプタクル３８に位置合わせされた孔を有し得る。
ベースプレート２２は、収容部４２の本体４６の下側において当該収容部４２から突出してもよい。
上側において、収容部４２は、本体４６から方向Ｅに実質的に直交するように突出し得るピン４８を有してもよい。
収容部４２の全体、すなわち、本体４６、型構造体４４、および突出部は、成形工程中に成形され得る。たとえば、完全に組み立てられた部品１２，１４，２２，２６，２８，３０，３４は、２部品用の型ツールに配置され、圧力下でエポキシ材料に収容され得る。
ピン４８は、外部回路基板５０を半導体モジュール１０の収容部４２に取り付けるために用いられる。外部回路基板５０は、ピン４８を受け入れるための孔５２を有していてもよく、ピン４８は、摩擦嵌合によって支持されてもよい。
方向Ｅ、すなわち、実質的に基板１２と平行に向けられている外部回路基板５０、リードフレーム２６、および内部、収容された回路基板３０は、ゲートドライバのように半導体デバイス１４の制御回路を担う。図１は、外部回路基板５０の金属層５６に接合され得るこの制御回路のいくつかの電子部品５４を示す。
圧入ピン４０は、外部回路基板５０にはんだ付けされていてもよく、外部回路基板５０から実質的に直交するように突出してもよい。外部回路基板５０が収容部４２に取り付けられる際、圧入ピン４０は、レセプタクル３８に圧入され得る。その端部において、取り付け後、圧入ピン４０がレセプタクル３８において良好な機械的および電気的接触を有するように、圧入ピン４０は、取り付け中に圧縮される針の目に似た構造を含み得る。圧入ピン４０は、収容部４２の本体４６の他で動作することにも留意しなければならない。
回路基板において半導体モジュールから垂直方向に出て雌部品に接続される雄ピンに働きかける従来の圧入接続とは対照的に、圧入ピン４０は、外部回路基板５０に統合され、かつ半導体モジュール１０の雌部品（レセプタクル３８）と接続し得る。１または複数のレセプタクル３８を提供する内部の回路基板３０は、収容部４２内に統合される。レセプタクル３８は、圧入ピン４０のための露出した孔であり得る。
内部の回路基板３０は、（たとえば、はんだ付け、焼結、または接着によって）基板１２に機械的に接合されていてもよく、および／またはワイヤボンド３４によって、半導体デバイス１４のコンタクト領域３６および／または基板１２上のコンタクトパッドに直接的に相互接続されてもよい。
あるいは、内部の回路基板３０のコンタクトパッドは、基板１２のコンタクトパッドに直接的に電気接続されてもよい。たとえば、導電性の垂直経路は、回路基板３０内に電気信号を分配してもよい。
半導体モジュール１０に回路基板３０を統合する代わりの解決方法は、ベースプレート２２に内部の回路基板３０を取り付けることを含む。解決方法は、基板１２と回路基板３０との間に、ある種のスペーサを用いることによって、回路基板３０を基板１２から垂直にずらすことを含む。あるいは、解決方法は、成形された収容部４２によって唯一固定される回路基板３０の部分、“フリーフローティング”を有しているだけでもよい（これは、成形中にワイヤボンドのための一時的な固定を用いて達成され得る）。
リードまたはピンが半導体モジュール１０から垂直に突出しないため、封止とみなされる成形された収容部４２は、トランスファ成形封止でエポキシ成形され得る。成形ツールは、回路基板３０の端部に直接的に整列され、これにより、外部回路基板５０のアライメント特徴部４８（たとえば、モールド封止における突出もしくは孔、または追加部品として成形される）と回路基板３０における圧入レセプタクル３８との間の高い相対的な位置精度が達成され得る。
圧入ピン４０は、外部回路基板５０にすでに統合されていてもよい。これは、貫通孔におけるはんだ付け、または追加の圧入接続のような一般的に使用される接続方法によって達成し得る。統合された圧入ピン４０を有する外部回路５０は、アライメント特徴部４８および付随的ないくつかのねじ接続を用いて半導体モジュール１０に圧入成形されてもよい。一般的に、外部回路基板５０は、半導体モジュール１０、または半導体モジュール１０を取り囲む追加のフレーム構造に直接的に取り付けられてもよい。
図２は、別の視点から、図１のパワー半導体モジュール１０を示す。図２は、回路基板３０，５０の両方が多層回路基板であってもよいことを示す。
収容された回路基板３０は、回路基板３０の異なる金属層３２に接続されるいくつかのレセプタクルを有し得る。これにより、複数の電気信号は、複数の導電性金属層に送られる。たとえば、これらの信号は、外部回路基板５０からの制御信号と、成形された収容部４２に収容され得るセンサからのセンサ信号とを含む。
一方、外部回路基板５０は、回路基板５０の異なる金属層５６に接続されるいくつかの圧入ピン４０を提供してもよい。
図面および以上の説明において発明を詳細に図示し、記載したが、そのような図示および説明は制限的ではなく例示または図示と考えられるべきである。発明は開示される実施形態に限定されるものではない。図面、開示、および添付の請求項を検討することから請求される発明を実践する当業者によって、開示される実施形態に対する他の変形例が理解され、実行され得る。請求項で、「備える」という語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「an」は複数を排除するものではない。単一のプロセッサまたはコントローラまたは他のユニットが請求項に記載されるいくつかの項目の機能を果たしてもよい。ある手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組合せを有利に用いることができないことを示すものではない。請求項中のいずれの参照符号も範囲を限定するものと解釈されてはならない。
１０ 半導体モジュール、１２ 基板、１４ 半導体デバイス、１６ 上側金属層、１８ 下側金属層、１９ コンタクト領域、２０ 絶縁層、２２ ベースプレート、２４ 電源端子、２６ リードフレーム、２８ ワイヤボンド、２９ コンタクト領域、３０ 回路基板、３２ 金属層、３４ ワイヤボンド、３６ コンタクト領域、３８ レセプタクル、４０ 圧入ピン、４２ 成形された収容部、４４ 突出型構造体、４６ 本体、４８ ピン、５０ 外部回路基板、５２ 孔、５４ 電子部品、５６ 金属層。

Claims (15)

  1. 半導体デバイス（１４）と、
    前記半導体デバイスが取り付けられる基板（１２）と、
    前記半導体デバイス（１４）および前記基板（１２）が内部に成形される成形された収容部（４２）と、
    前記収容部（４２）内部に部分的に成形されかつ当該収容部（４２）から突出するとともに前記半導体デバイス（１４）と電気的に接続される少なくとも１つの電源端子（２４）と、
    前記収容部（４２）内部に少なくとも部分的に成形されかつ前記基板（１２）の延伸方向（Ｅ）に当該基板（１２）から突出する収容された回路基板（３０）とを備え、
    前記収容された回路基板（３０）は、ピンのための少なくとも１つのレセプタクル（３８）を含み、
    前記レセプタクル（３８）は、前記収容された回路基板（３０）を介して前記半導体デバイス（１４）の制御入力部（３６）と電気的に接続されている、半導体モジュール。
  2. 前記収容部（４２）に取り付けられる外部回路基板（５０）を備え、当該外部回路基板（５０）は、前記半導体デバイス（１４）の制御回路（５４）を搭載し、
    前記外部回路基板（５０）は、前記レセプタクル（３８）に圧入された圧入ピン（４０）を含む、請求項１に記載の半導体モジュール。
  3. 前記レセプタクル（３８）は、少なくとも部分的に金属層でコーティングされた回路基板（３０）を貫通する孔を含み、および／または、
    前記レセプタクル（３８）は、前記圧入ピン（４０）を受け入れるように適合され、および／または、
    前記レセプタクル（３８）は、前記基板が向けられる方向と直交する方向に向けられている、請求項１または請求項２に記載の半導体モジュール。
  4. 前記収容部（４２）は、前記外部回路基板（５０）を取り付けるように適合された突出部（４８）を含む、請求項１〜請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記突出部（４８）と前記少なくとも１つのレセプタクル（３８）とは、同じ方向に向けられている、請求項１〜請求項４のいずれか１項に記載の半導体モジュール。
  6. 前記収容された回路基板（３０）は、多層回路基板であって、少なくとも２つの導電層（３２）を含み、および／または、
    前記収容された回路基板（３０）は、前記収容された回路基板（３０）の異なる導電層（３２）に電気的に接続された少なくとも２つのレセプタクル（３８）を含む、請求項１〜請求項５のいずれか１項に記載の半導体モジュール。
  7. 前記半導体デバイス（１４）は、前記電源端子（２４）を流れる電流を切り替えるように適合され、かつ前記制御入力部（３６）によって制御されるように適合された半導体スイッチを含む、請求項１〜請求項６のいずれか１項に記載の半導体モジュール。
  8. 前記収容部（４２）は、前記収容部（４２）の本体（４６）から突出した型構造体（４４）を含み、前記収容部においては前記収容された回路基板（３０）が機械的に支持され、および／または、
    前記収容された回路基板（３０）は、前記収容部（４２）の前記本体（４６）から突出する前記型構造体（４４）の内部に収容され、
    前記型構造体（４４）は、前記レセプタクル（３８）と位置合わせされた孔を有する、請求項１〜請求項７のいずれか１項に記載の半導体モジュール。
  9. 前記基板（１２）は、電気的な絶縁層（２０）によって絶縁された２つの金属層（１６，１８）を含む絶縁金属基板である、請求項１〜請求項８のいずれか１項に記載の半導体モジュール。
  10. 前記半導体デバイス（１４）は、前記基板（１２）に接合されている、請求項１〜請求項９のいずれか１項に記載の半導体モジュール。
  11. 前記収容された回路基板（３０）は、前記基板（１２）に取り付けられている、請求項１〜請求項１０のいずれか１項に記載の半導体モジュール。
  12. 前記少なくとも１つの電源端子（２４）は、前記基板（１２）に取り付けられている、請求項１〜請求項１１のいずれか１項に記載の半導体モジュール。
  13. 前記少なくとも１つの電源端子（２４）および前記回路基板（３０）は、前記基板（１２）が向けられた横方向（Ｅ）に前記半導体モジュール（１０）から突出し、および／または、
    前記基板（１２）において、前記収容された回路基板（３０）および／または前記少なくとも１つ電源端子（２４）は、前記同じ方向（Ｅ）に向けられている、請求項１〜請求項１２のいずれか１項に記載の半導体モジュール。
  14. 前記収容された回路基板（３０）は、前記収容部（４２）に成形された少なくとも１つのワイヤボンド（３４）に接続されており、および／または、
    前記少なくとも１つのワイヤボンド（３４）は、前記半導体デバイス（１４）および／または前記基板（１２）の金属層（１６）に接合されている、請求項１〜請求項１３のいずれか１項に記載の半導体モジュール。
  15. 前記半導体デバイス（１４）と熱接触されかつ部分的に前記収容部（４２）に成形されるとともに当該収容部（４２）から突出するベースプレート（２２）をさらに備え、および／または、
    前記ベースプレートは、前記基板（１２）に接合されている、請求項１〜請求項１４のいずれか１項に記載の半導体モジュール。
JP2017029015A 2016-03-08 2017-02-20 半導体モジュール Active JP6764807B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16159199.5 2016-03-08
EP16159199.5A EP3217774B1 (en) 2016-03-08 2016-03-08 Semiconductor module

Publications (3)

Publication Number Publication Date
JP2017163135A true JP2017163135A (ja) 2017-09-14
JP2017163135A5 JP2017163135A5 (ja) 2020-02-27
JP6764807B2 JP6764807B2 (ja) 2020-10-07

Family

ID=55532152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029015A Active JP6764807B2 (ja) 2016-03-08 2017-02-20 半導体モジュール

Country Status (4)

Country Link
US (1) US10079193B2 (ja)
EP (1) EP3217774B1 (ja)
JP (1) JP6764807B2 (ja)
CN (1) CN107170718B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021072329A (ja) * 2019-10-30 2021-05-06 三菱電機株式会社 パワー半導体装置
JP2021516869A (ja) * 2018-03-20 2021-07-08 エルジー エレクトロニクス インコーポレイティド 両面冷却型パワーモジュールおよびその製造方法
JP2022520691A (ja) * 2019-01-22 2022-04-01 モレックス エルエルシー 特定用途向けエレクトロニクスパッケージング製造プロセスを使用したスマートコネクタ及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
JP7030844B2 (ja) * 2017-05-02 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 露出した端子領域を有する樹脂封止パワー半導体モジュール
EP3410481A1 (en) * 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Power semiconductor chip module
CN110998832B (zh) * 2017-07-28 2023-10-13 三菱电机株式会社 半导体装置以及半导体模块
US10497635B2 (en) * 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
DE102019210902A1 (de) * 2019-07-23 2021-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung
EP3896726A1 (de) * 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
JP3243059U (ja) 2020-08-27 2023-08-02 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュールおよび製造方法
WO2022058426A1 (en) * 2020-09-17 2022-03-24 Hitachi Energy Switzerland Ag Power module and method for producing a power module
US11495525B2 (en) * 2021-03-03 2022-11-08 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic module having a groove anchoring terminal pins
DE102021208497A1 (de) * 2021-08-05 2023-02-09 Vitesco Technologies Germany Gmbh Leistungsschaltung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076257A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp パワーモジュール
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
US7983046B1 (en) * 2010-02-22 2011-07-19 Delphi Technologies, Inc. Electronic control module and enclosed power module
JP2011187564A (ja) * 2010-03-05 2011-09-22 Keihin Corp 半導体装置
JP2011200074A (ja) * 2010-03-23 2011-10-06 Hitachi Automotive Systems Ltd 電力変換装置
US20150092380A1 (en) * 2013-09-30 2015-04-02 Infineon Technologies Ag Semiconductor Module Comprising Printed Circuit Board and Method for Producing a Semiconductor Module Comprising a Printed Circuit Board
JP2015207582A (ja) * 2014-04-17 2015-11-19 三菱電機株式会社 電力半導体装置およびその製造方法
JP2016005384A (ja) * 2014-06-18 2016-01-12 三菱電機株式会社 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
US7791177B2 (en) 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
JP5518000B2 (ja) * 2011-06-10 2014-06-11 三菱電機株式会社 パワーモジュールとその製造方法
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
DK177868B1 (en) 2013-04-08 2014-10-20 Danfoss Silicon Power Gmbh Contact mechansim for electrical substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076257A (ja) * 2000-08-24 2002-03-15 Mitsubishi Electric Corp パワーモジュール
JP2006093255A (ja) * 2004-09-22 2006-04-06 Fuji Electric Device Technology Co Ltd パワー半導体モジュールおよびその製造方法
US7983046B1 (en) * 2010-02-22 2011-07-19 Delphi Technologies, Inc. Electronic control module and enclosed power module
JP2011187564A (ja) * 2010-03-05 2011-09-22 Keihin Corp 半導体装置
JP2011200074A (ja) * 2010-03-23 2011-10-06 Hitachi Automotive Systems Ltd 電力変換装置
US20150092380A1 (en) * 2013-09-30 2015-04-02 Infineon Technologies Ag Semiconductor Module Comprising Printed Circuit Board and Method for Producing a Semiconductor Module Comprising a Printed Circuit Board
JP2015207582A (ja) * 2014-04-17 2015-11-19 三菱電機株式会社 電力半導体装置およびその製造方法
JP2016005384A (ja) * 2014-06-18 2016-01-12 三菱電機株式会社 電力変換装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021516869A (ja) * 2018-03-20 2021-07-08 エルジー エレクトロニクス インコーポレイティド 両面冷却型パワーモジュールおよびその製造方法
JP7204770B2 (ja) 2018-03-20 2023-01-16 エルジー エレクトロニクス インコーポレイティド 両面冷却型パワーモジュールおよびその製造方法
US11810887B2 (en) 2018-03-20 2023-11-07 Lg Electronics Inc. Double-sided cooling type power module and manufacturing method therefor
JP2022520691A (ja) * 2019-01-22 2022-04-01 モレックス エルエルシー 特定用途向けエレクトロニクスパッケージング製造プロセスを使用したスマートコネクタ及びその製造方法
JP2021072329A (ja) * 2019-10-30 2021-05-06 三菱電機株式会社 パワー半導体装置
JP7224272B2 (ja) 2019-10-30 2023-02-17 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
US10079193B2 (en) 2018-09-18
CN107170718A (zh) 2017-09-15
EP3217774A1 (en) 2017-09-13
EP3217774B1 (en) 2018-06-13
US20170263527A1 (en) 2017-09-14
CN107170718B (zh) 2021-12-31
JP6764807B2 (ja) 2020-10-07

Similar Documents

Publication Publication Date Title
JP6764807B2 (ja) 半導体モジュール
US9136193B2 (en) Semiconductor device and method of manufacturing the same
CN110785838B (zh) 具有暴露的端子区域的树脂封装功率半导体模块
KR100735852B1 (ko) 반도체 장치
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
CN108701677B (zh) 基于多层式电路板的功率模块
CN107924913B (zh) 半导体装置及半导体装置的制造方法
US9088226B2 (en) Power module for converting DC to AC
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
CN114175234A (zh) 半导体装置及电子装置
US11037867B2 (en) Semiconductor module
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
CN114256174A (zh) 具有夹持设备的功率半导体模块
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20230121335A1 (en) Power Module with Press-Fit Contacts
CN115692355A (zh) 具有安装在金属框架上的半导体封装的功率模块
CN112582386B (zh) 功率模块及其制备方法、电器设备
US11937413B2 (en) Power electronics module and method for fabricating a power electronics module
KR20140077561A (ko) 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법
CN115472585A (zh) 功率半导体模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6764807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350