JP2018170362A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2018170362A
JP2018170362A JP2017065618A JP2017065618A JP2018170362A JP 2018170362 A JP2018170362 A JP 2018170362A JP 2017065618 A JP2017065618 A JP 2017065618A JP 2017065618 A JP2017065618 A JP 2017065618A JP 2018170362 A JP2018170362 A JP 2018170362A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor module
printed circuit
substrate
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017065618A
Other languages
English (en)
Inventor
周次 鎌田
Shuji Kamata
周次 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017065618A priority Critical patent/JP2018170362A/ja
Priority to US15/690,250 priority patent/US10211118B2/en
Publication of JP2018170362A publication Critical patent/JP2018170362A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/047—Box-like arrangements of PCBs

Abstract

【課題】プリント基板の熱変形によるシリコーンゲルへの応力を緩和できる半導体モジュールを提供する。【解決手段】設置面を有する金属基板１と、設置面上に設けられた第１導体１１と、第１導体１１上に設けられた絶縁基板２と、絶縁基板２上に設けられた第２導体１２と、絶縁基板２上に設けられた電極取り出し領域４と、第２導体１２上に設けられた半導体素子３と、電極取り出し領域４と電気的に接続し、電気取り出し領域４と電気的に接続される面は設置面に対して垂直となるように配置されるプリント基板６と、金属基板１と接合し、金属基板１、第１導体１１、絶縁基板２、第２導体１２、電極取り出し領域４、半導体素子３、及びプリント基板６の一部を囲む樹脂ケース７と、金属基板１と樹脂ケース７とに囲まれた領域に設けられたシリコーンゲル８と、を有する半導体モジュール。【選択図】図２

Description

本発明の実施形態は、半導体モジュールに関する。
半導体モジュールの内部構造は、内部に配置される半導体素子と、プリント基板が平面
で並行になるように配置され、シリコーンゲルで封止されている。半導体素子のオンオフ
に伴う温度サイクルにより、プリント基板が熱変形し、シリコーンゲル界面が剥離し絶縁
不良を引き起こすことがある。
特開２００３−１７９２０３号公報
本発明が解決しようとする課題は、プリント基板の熱変形によるシリコーンゲルへの応
力を緩和できる半導体モジュールを提供することである。
実施形態に係る半導体モジュールは、設置面を有する金属基板と、前記設置面上に設け
られた第１導電板と、前記第１導電板上に設けられた絶縁基板と、前記絶縁基板上に設け
られた第２導電板と、前記絶縁基板上に設けられた電極取り出し領域と、前記第２導電板
上に設けられた半導体素子と、前記電極取り出し領域と電気的に接続し、前記電気取り出
し領域と電気的に接続される面は前記設置面に対して垂直となるように配置されるプリン
ト基板と、前記金属基板と接合し、前記金属基板、前記第１導電板、絶縁基板、第２導電
板、前記電極取り出し領域、前記半導体素子、及び前記プリント基板の一部を囲む樹脂ケ
ースと、前記金属基板と前記樹脂ケースとに囲まれた領域に設けられたシリコーンゲルと
、を有する半導体モジュール。
図１は、第１実施形態に係る半導体モジュール１００を表す模式的上面図である。 図２は、図１に示す第１実施形態に係る半導体モジュール１００のＡ−Ａ‘における模式的断面図である。 図３は、プリント基板６の平面図及び断面図である。 図４は、比較例に係る半導体モジュール２００を表す模式的上面図である。 図５は、比較例に係る半導体モジュール２００のＢ−Ｂ‘における模式的断面図である。 図６は、比較例に係る半導体モジュール２００の半導体素子とシリコーンゲル界面での引っ張り応力の説明図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材に
は同一の符号を付し、一度説明した部材については適宜その説明を省略する。
なお、図面での部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実
のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸
法や比率が異なって表される場合もある。
（第１実施形態）
本発明の第１実施形態について、図１から図３を用いて説明する。図１は、第１実施形
態に係る半導体モジュールを表す模式的上面図である。図２は、図１に示す第１実施形態
に係る半導体モジュールのＡ−Ａ‘における模式的断面図である。図３は、プリント基板
６の平面図及び断面図である。
まず、第１実施形態に係る半導体モジュール１００の構成を説明する。図１、図２に示
すように、半導体モジュール１００は、金属基板１、絶縁基板２、半導体素子３、電極取
り出し領域４、主端子５、プリント基板６、樹脂ケース７、シリコーンゲル８、ボンディ
ングワイヤー９、補助端子１０、第１導体１１、第２導体１２を備える。
金属基板１上に、第１導体１１が半田によって設けられている。第１導体１１の上に、
絶縁基板２が半田によって接続され、さらにその絶縁基板２上に第２導体１２、電極取り
出し領域４、主端子５がそれぞれ半田によって設けられている。第２導体上には、半導体
素子３が設けられている。ボンディングワイヤー９によって、半導体素子３の表面電極と
電極取り出し領域４が接続されている。また、ボンディングワイヤー９によって、半導体
素子３の表面電極と主端子５とがそれぞれ接続されている。
金属基板１は樹脂ケース７と接合されており、金属基板１と樹脂ケース７で取り囲まれ
た内部はシリコーンゲル８で充填されている。
電極取り出し領域４の上には、補助端子１０が設けられている。プリント基板６は、補
助端子１０に接続され、固定されている。
プリント基板６には、複数素子の接続を目的とした配線パターンや、信号端子１１、ゲ
ート抵抗１２、駆動回路１３、自己保護機能回路１４等が実装される。プリント基板６は
、金属基板１と絶縁基板２の界面方向に対して垂直に配置されており、且つ、半導体素子
３と平面方向で重ならないように配置されている。
図３に示すように、プリント基板６は、リジット型基板２０とフレキシブル基板２１と
が接合した形状を有している。プリント基板６を、金属基板１と絶縁基板２の界面方向に
対して垂直に配置する際に、縁部２２において湾曲する。この縁部２２にフレキシブル基
板２１が用いられ、その他のプリント基板６にはリジット型基板２０が用いられる。縁部
２２に関係なく、プリント基板６を全てリジット型基板２０にて構成してもよい。
各構成要素の材料の一例を説明する。
金属基板１は、主成分として銅を含有する。なお、主成分としてアルミニウムを含有し
てもよい。また、主成分として金属およびセラミック（例えば、アルミ炭化ケイ素複合材
）を含有してもよい。
絶縁基板２は、例えば、セラミックが積層されたものである。
第１導体１１及び第２導体１２は、例えば銅を使用したものである。
ボンディングワイヤー９は、例えばアルミニウムや金を使用したものである。
リジット型基板２０は、例えば主にポリイミドからなる。フレキシブル基板２１は、例
えば主にガラスエポキシ樹脂からなる。
＜作用及び効果＞
ここで、第１の実施形態に係る半導体モジュール１００の作用および効果について、図
１から図６を用いて説明する。
半導体モジュール１００は、使用の際に熱を発生し、高温、低温の温度サイクルを繰り
返す。この温度サイクルにより、プリント基板６等は膨張、圧縮を繰り返し、その都度応
力が発生する。
第１の実施形態に係る半導体モジュール１００では、プリント基板６は、金属基板１と
絶縁基板２の界面方向に対し、垂直方向に配置され、且つボンディグワイヤー９の上を回
避するように配置されている。
半導体モジュール１００が使用された際に伴う温度サイクルによって、プリント基板６
が熱変形し、シリコーンゲル８が圧縮される。しかし、本実施形態に係る半導体モジュー
ル１００の場合、シリコーンゲル８は、全面をプリント基板６、補助端子１０、絶縁基板
２等で囲まれていないため、シリコーンゲル８の容量は減少せず、収縮時にかかる応力は
低減する。
応力の低減により、半導体素子３の表面電極に接続されるボンディングワイヤー９の接
合界面が剥がれにくくなる。また、絶縁基板２とシリコーンゲル８の界面、半導体素子３
とシリコーンゲル８界面の剥離が抑制され、半導体モジュール１００の絶縁破壊を抑制で
きる。
次に、比較例に係る半導体モジュール２００の作用について説明する。比較例を用いて
、本発明の第１の実施形態に係る半導体モジュール１００についての効果をさらに説明す
る。
図４、図５に示すように、比較例に係る半導体モジュール２００は、半導体素子３と、
複数の素子の接続を目的としたプリント基板６が内蔵されている。半導体モジュール１０
０とおおむね構成要素は変わらないが、半導体素子３とプリント基板６は平面で並行にな
るように配置され、ボンディングワイヤー９の上にプリント基板６が位置している点で異
なっている。
図６に半導体素子３とシリコーンゲル８の界面における、引っ張り応力のイメージ図を
示す。シリコーンゲルの移動方向及び応力は、図６に図示した矢印の向きに働く。
プリント基板６は、上述したように使用時の温度サイクルにより熱変形する事がある。
プリント基板６が熱膨張することで、プリント基板６の下に位置する内部のシリコーンゲ
ル８は、Ｆ１方向に押し出される。次に、冷却時には、プリント基板６は熱収縮する。熱
収縮した場合には、内部のシリコーンゲル８の量が減少しているため、ボンディングワイ
ヤー９に引っ張り応力Ｆ２が働く。
また、絶縁基板２には、プリント基板６の熱収縮によって、Ｆ３方向にせん断応力が発
生する。
以上のように、熱収縮に伴い引っ張り応力や、せん断応力が加わる。
熱膨張時には、金属基板１と絶縁基板２の界面に対して平行な界面への伸びが大きい。
一方で、プリント基板６とシリコーンゲル８が接触する起点の引っ張り応力は小さくなる
。したがって、プリント基板６とシリコーンゲル８の界面が剥離し絶縁不良を起こしやす
い。さらに、熱変形による引っ張り応力によって、ボンディングワイヤー９が持ち上げら
れる。結果、ボンディングワイヤー９は、半導体素子３の表面電極や電極取り出し領域４
との接合面において、接触不良を起こし、信頼性の低下を招くこととなる。
また、絶縁基板２の角部からは、せん断応力により、クラックが発生することがある。
この対策として、開口部を広げる手法があるが、開口部を広げるということは、半導体モ
ジュールの素子領域において、有効面積を減らすこととなる。また、開口部を広げる分、
半導体素子に抵抗が大きくのってしまう。
一方で、本発明の第１の実施形態に係る半導体モジュール１００は、プリント基板６が
金属基板１と絶縁基板２の界面方向に対し、垂直に配置され、且つ半導体素子３の上及び
ボンディグワイヤー９の上を回避するように配置される。プリント基板６を金属基板１と
絶縁基板２の界面方向に対し、垂直方向に配置することによって、プリント基板６の熱変
形によるシリコーンゲル８への応力が低減する。引っ張り応力の低下により、プリント基
板６とシリコーンゲル８の界面が剥離し絶縁不良を及ぼす可能性を軽減することができる
。
また、プリント基板６の位置は、ボンディングワイヤー９を回避するように配置するこ
とができるため、熱変形による引っ張り応力によって、ボンディングワイヤー９が持ち上
げられることがない。よって、ボンディングワイヤー９が半導体素子３の表面電極と、電
極取り出し領域４との各接合部において、接触不良を起こすことを防ぐことができる。
さらに、引っ張り応力が低減することによって、絶縁基板２の角部へのクラックを防ぐ
ことができる。開口部を広げ、有効面積を削ることなくクラック発生の可能性を軽減でき
る。
以上により、本発明の第１の実施形態に係る半導体モジュール１００は、プリント基板
６の熱変形によるシリコーンゲル８への応力が緩和され、半導体素子３の表面電極に接続
されるボンディングワイヤー９との接合界面の剥離、絶縁基板２とシリコーンゲル８、半
導体素子３とシリコーンゲル８との接合界面の剥離が抑制される。したがって、半導体モ
ジュール１００は、絶縁破壊を抑制することが可能となる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、
発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な
形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き
換え、変更を行うことができる。実施形態に含まれる、各要素の具体的な構成に関しては
、当業者が公知の技術から適宜選択することが可能である。これらの実施形態は、発明の
範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含
まれる。
１ 金属基板
２?絶縁基板
３ 半導体素子
４ 電極取り出し領域
５ 主端子
６ プリント基板
７ 樹脂ケース
８ シリコーンゲル
９ ボンディングワイヤー
１０ 補助端子
１１ 第１導体
１２ 第２導体
１３ 信号端子
１４ ゲート抵抗
１５ 駆動回路
１６ 自己保護機能回路
２０ フレキシブル基板
２１ リジット方基板
１００、２００ 半導体モジュール

Claims (3)

  1. 設置面を有する金属基板と、
    前記設置面上に設けられた第１導電板と、
    前記第１導電板上に設けられた絶縁基板と、
    前記絶縁基板上に設けられた第２導電板と、
    前記絶縁基板上に設けられた電極取り出し領域と、
    前記第２導電板上に設けられた半導体素子と、
    前記電極取り出し領域と電気的に接続し、前記電気取り出し領域と電気的に接続される
    面は前記設置面に対して垂直となるように配置されるプリント基板と、
    前記金属基板と接合し、前記金属基板、前記第１導電板、絶縁基板、第２導電板、前記
    電極取り出し領域、前記半導体素子、及び前記プリント基板の一部を囲む樹脂ケースと、
    前記金属基板と前記樹脂ケースとに囲まれた領域に設けられたシリコーンゲルと、
    を有する半導体モジュール。
  2. 前記プリント基板は、
    前記樹脂ケースと前記シリコーンゲルとの界面方向において、前記半導体素子及び前記
    ボンディングワイヤーと同一直線上に位置しない請求項１に記載の半導体モジュール。
  3. 前記プリント基板は、信号端子及びゲート抵抗を含み、
    リジット型基板とフレキシブル基板が一体化されている請求項１または２に記載の半導体
    モジュール。
JP2017065618A 2017-03-29 2017-03-29 半導体モジュール Pending JP2018170362A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017065618A JP2018170362A (ja) 2017-03-29 2017-03-29 半導体モジュール
US15/690,250 US10211118B2 (en) 2017-03-29 2017-08-29 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017065618A JP2018170362A (ja) 2017-03-29 2017-03-29 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2018170362A true JP2018170362A (ja) 2018-11-01

Family

ID=63671786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017065618A Pending JP2018170362A (ja) 2017-03-29 2017-03-29 半導体モジュール

Country Status (2)

Country Link
US (1) US10211118B2 (ja)
JP (1) JP2018170362A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427707B (zh) * 2017-08-31 2020-07-07 华中科技大学 一种功率器件的三维封装结构及封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983100A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd Ｐｃカード
JPH09326454A (ja) * 1996-04-05 1997-12-16 Koito Mfg Co Ltd 電子装置及びその製造方法
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP2003197860A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp インテリジェントパワーモジュール
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP2007335719A (ja) * 2006-06-16 2007-12-27 Hitachi Ltd 半導体パワーモジュールおよびその製法
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
US20170012030A1 (en) * 2015-07-09 2017-01-12 Delta Electronics,Inc. Power module with the integration of control circuit
JP2017028159A (ja) * 2015-07-24 2017-02-02 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179203A (ja) 2001-12-11 2003-06-27 Fuji Electric Co Ltd 電力半導体素子モジュール駆動用回路とその構成方法
JP2005123239A (ja) 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd 電子回路装置
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2008085112A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 電子回路装置
JP5857464B2 (ja) * 2011-06-16 2016-02-10 富士電機株式会社 パワー半導体モジュールおよびその製造方法
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
US9142743B2 (en) * 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
JP2013179203A (ja) 2012-02-29 2013-09-09 Sony Corp 記憶素子および記憶装置
JP2014033092A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
CN104103747A (zh) * 2013-04-03 2014-10-15 光宝电子(广州)有限公司 发光二极管封装结构
JP6205824B2 (ja) * 2013-04-26 2017-10-04 富士電機株式会社 パワーモジュール
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983100A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd Ｐｃカード
JPH09326454A (ja) * 1996-04-05 1997-12-16 Koito Mfg Co Ltd 電子装置及びその製造方法
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP2003197860A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp インテリジェントパワーモジュール
JP2003218317A (ja) * 2002-01-18 2003-07-31 Hitachi Ltd 半導体電力変換装置
JP2007335719A (ja) * 2006-06-16 2007-12-27 Hitachi Ltd 半導体パワーモジュールおよびその製法
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
US20170012030A1 (en) * 2015-07-09 2017-01-12 Delta Electronics,Inc. Power module with the integration of control circuit
JP2017028159A (ja) * 2015-07-24 2017-02-02 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20180286775A1 (en) 2018-10-04
US10211118B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US10104775B2 (en) Semiconductor device and method for manufacturing the same
US7701054B2 (en) Power semiconductor module and method for its manufacture
US20140167237A1 (en) Power module package
US10468315B2 (en) Power module
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
US10461024B2 (en) Semiconductor device
JP6012533B2 (ja) 電力用半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2007012831A (ja) パワー半導体装置
JP2006253516A (ja) パワー半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
EP3232468B1 (en) Heat dissipation structure of a semiconductor device
JP6337954B2 (ja) 絶縁基板及び半導体装置
JP2015026791A (ja) 半導体装置及びリードフレーム
JP6048238B2 (ja) 電子装置
JP2018170362A (ja) 半導体モジュール
JP5842489B2 (ja) 半導体装置
CN112530915A (zh) 半导体装置
US9953890B2 (en) Semiconductor device
JP2017135144A (ja) 半導体モジュール
US20130069217A1 (en) Semiconductor device and electrode terminal
JP6060053B2 (ja) パワー半導体装置
JP5766347B2 (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171117

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200228