JP2003197860A - インテリジェントパワーモジュール - Google Patents

インテリジェントパワーモジュール

Info

Publication number
JP2003197860A
JP2003197860A JP2001401234A JP2001401234A JP2003197860A JP 2003197860 A JP2003197860 A JP 2003197860A JP 2001401234 A JP2001401234 A JP 2001401234A JP 2001401234 A JP2001401234 A JP 2001401234A JP 2003197860 A JP2003197860 A JP 2003197860A
Authority
JP
Japan
Prior art keywords
control circuit
ipm
main circuit
circuit board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001401234A
Other languages
English (en)
Other versions
JP3927806B2 (ja
Inventor
Kazuhiro Kuriaki
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001401234A priority Critical patent/JP3927806B2/ja
Publication of JP2003197860A publication Critical patent/JP2003197860A/ja
Application granted granted Critical
Publication of JP3927806B2 publication Critical patent/JP3927806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 取り付け面積が小さく、部品点数が少ない安
価なインテリジェントパワーモジュールを提供する。 【解決手段】 インテリジェントパワーモジュール(I
PM)には、IGBT4、ダイオード5等からなる主回
路C2を搭載する金属基板S2と、IC1、抵抗2、コ
ンデンサ3等からなる制御回路C1を搭載するガラスエ
ポキシ基板S1とが設けられている。両基板S1、S2
は、その広がり面が互いに垂直となるようにして、両基
板S1、S2の縁部同士で結合されている。このため、
従来のIPMに比べて、IPMの取り付け面積を縮小す
ることができ、金属基板S2上に主回路C1の部品又は
素子等を配設する上で何ら空間的な制約を受けず、部品
実装の自由度が大幅に高められる。また、制御回路C1
が安価なガラスエポキシ基板S1に搭載されているの
で、IPMのコストが低減される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IGBTやダイオ
ードなどの電気部品ないし素子を備えた主回路を搭載す
る主回路基板と、主回路を制御する電気部品ないし素子
を備えた制御回路を搭載する制御回路基板とを有するイ
ンテリジェントパワーモジュールの構造に関するもので
ある。
【0002】
【従来の技術】パッケージ内に、IGBT(Insulated
Gate Bipolar Transistor)やダイオードなどのスイッ
チング素子を備えた主回路と、該主回路を駆動、保護な
いしは制御する制御回路とを内蔵しているインテリジェ
ントパワーモジュール(Intelligent Power Module:以
下、略して「IPM」という。)は、異常事態に対する
耐性が高く、信頼性が高いことから、従来、パワーエレ
クトロニクス等の技術分野で広く用いられている。そし
て、かかるIPMにおいては、各素子の発熱量が多いの
で、この熱を迅速かつ有効に外部に放出するため、主回
路及び制御回路は、通常、伝熱性が良好な金属基板の上
に搭載(配設)される。
【0003】図4(a)、(b)は、それぞれ、かかる
構造を備えた従来のIPMの平面図及び斜視図である。
図4(a)、(b)に示すように、この従来のIPMに
おいては、放熱(冷却)用の金属基板Mの上に、制御回
路A1と主回路A2とが搭載されている。ここで、制御
回路A1は、IC101(Integrated Circuit)、抵抗
102、コンデンサ103等で構成され、制御回路端子
107を介して他のデバイスと電気的に接続されるよう
になっている。また、主回路A2は、IGBT104、
ダイオード105等で構成され、主回路端子106を介
して他のデバイスと電気的に接続されるようになってい
る。なお、制御回路A1と主回路A2とは、銅パターン
108を介して互いに電気的に接続されている。
【0004】
【発明が解決しようとする課題】しかしながら、図4
(a)、(b)に示された従来のIPMでは、制御回路
A1と主回路A2とが同一平面上に搭載されているの
で、IPMの取り付け面積(設置面積)が大きくなり、
かさばるといった問題がある。また、金属基板Mが高価
なので、IPMのコストが高くなるといった問題もあ
る。さらには、IPMをシリーズ化する場合、例えば基
本的な仕様が同一で電流容量が異なる複数の品番のIP
M(例えば、10A品、30A品、50A品等)を製造
する場合、主回路A2は電流容量に応じてその大きさが
変わるので、各品番ごとに金属基板Mの大きさが異なる
ことになる。このため、金属基板Mを各品番で共通化す
ることができず、部品点数が多くなるといった問題もあ
る。
【0005】これに対して、図5に示すように、主回路
A2のみを金属基板M上に搭載する一方、制御回路A1
を安価なガラスエポキシ基板Gに搭載し、このガラスエ
ポキシ基板Gを金属基板Mの上方に(2段重ねで)配置
するといった対応が考えられる。しかしながら、このよ
うにした場合、金属基板Mが小さくてすみかつIPMの
取り付け面積が小さくなるといった利点はあるものの、
金属基板M上に、主回路A2を構成する各種部品を実装
する上で、空間的な制約が受けるといった問題が新たに
生じる。また、両基板M、Gを電気的に接続するための
つなぎ端子109を設けなければならず、組み付け性な
いしは作業性が悪くなるといった問題も生じる。
【0006】また、図6に示すように、従来のIPMで
は、絶縁層110の上面(表面)に抵抗102、コンデ
ンサ103等の部品ないし素子を実装し、下面(裏面)
に基準電位パターン111を配設した上で、銅パターン
108と基準電位パターン111とをコンタクトホール
112で接続するようにしている。このため、絶縁層1
10の下面には部品ないし素子を実装することができ
ず、該部品ないし素子を実装することができるスペース
(面積)が小さくなるといった問題がある。
【0007】本発明は、上記従来の問題を解決するため
になされたものであって、取り付け面積が小さく、部品
点数が少ない安価なIPMを提供することを解決すべき
課題とする。また、各種素子を実装する上において空間
的な制約を受けず、つなぎ端子を必要としないIPMを
提供することをも解決すべき課題とする。さらには、制
御用の素子を実装することができるスペース(面積)を
大きくすることができるIPMを提供することをも解決
すべき課題とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
になされた本発明にかかるIPM(インテリジェントパ
ワーモジュール)は、(i)主回路と、該主回路を制御
する制御回路とを備えたIPMであって、(ii)主回路
を搭載する主回路基板と制御回路を搭載する制御回路基
板とが別体(別材料)で形成されていて、(iii)主回
路基板と制御回路基板とが、両基板の広がり面が互いに
垂直となるようにして、両基板の縁部(辺部)同士で結
合され、(iv)主回路と制御回路とが、両基板の結合部
近傍で互いに電気的に接続されていることを特徴とする
ものである。
【0009】上記IPMにおいては、制御回路基板の表
裏両方の広がり面に、制御回路を構成する電気部品(素
子)が実装されているのが好ましい。また、上記IPM
においては、主回路基板が金属基板(例えば、アルミニ
ウム基板等)であり、制御回路基板がガラスエポキシ基
板であるのが好ましい。さらに、上記IPMにおいて
は、主回路基板と制御回路基板とが、(ケース内で)充
填樹脂によって固定されているのが好ましい。
【0010】なお、特開平8−111575号公報に
は、金属基板とマザーボードとが、これらの広がり面が
互いに垂直となるように接合された半導体装置が開示さ
れている。しかし、この半導体装置は、金属基板とマザ
ーボードとが縁部同士で結合されているものではなく、
したがって主回路基板と制御回路基板とが両基板の縁部
同士で結合されている本発明にかかるIPMとは、明ら
かに異なる構成のものである。
【0011】また、特開平4−346260号公報に
は、DBC基板の銅パターンにパワートランジスタが半
田付けされ、DBC基板とは別体のプリント基板に制御
回路を構成する部品が搭載された半導体装置が開示され
ている。しかし、この半導体装置は、DBC基板とプリ
ント基板とがその広がり面が互いに垂直となるように結
合されているものではなく(互いに平行である)、した
がって本発明にかかるIPMとは、明らかに異なる構成
のものである。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を具体
的に説明する。図1(a)、(b)は、それぞれ、本発
明にかかるIPMの平面図及び斜視図である。図1
(a)、(b)に示すように、このIPMにおいては、
制御回路C1はガラスエポキシ基板S1(制御回路基
板)上に搭載され、主回路C2は金属基板S2(主回路
基板)上に搭載されている。ここで、金属基板S2は、
伝熱性の良好な材料(例えば、アルミニウム、銅、銀
等)で形成され、主回路C2で発生した熱を、迅速かつ
有効に外部に放出する。
【0013】制御回路C1は、IC1、抵抗2、コンデ
ンサ3等で構成され、制御回路端子7を介して他のデバ
イスと電気的に接続されるようになっている。なお、制
御回路C1は、主回路C2を駆動し、保護しあるいは制
御する。また、主回路C2は、IGBT4、ダイオード
5等で構成され、主回路端子6を介して他のデバイスと
電気的に接続されるようになっている。ここで、金属基
板S2とガラスエポキシ基板S1とは、両基板S1、S
2の広がり面が互いに垂直となるようにして、両基板S
1、S2の縁部(辺部)同士で、半田付け等により結合
されている。そして、主回路C2と制御回路C1とは、
両基板S1、S2の結合部近傍で、金属端子9を介して
互いに電気的に接続されている
【0014】本発明にかかるIPMにおいては、主回路
C2を搭載する金属基板S2と制御回路C1を搭載する
ガラスエポキシ基板S1とが、2つの別体の基板に分け
て形成され、かつ両基板S1、S2の広がり面が互いに
垂直となるようにして、縁部同士で結合されているの
で、例えば、図4(a)、(b)に示された従来のIP
Mに比べて、IPMの取り付け面積を小さくすることが
できる。
【0015】これに対して、例えば図4(a)、(b)
に示された従来のIPMでは、前記のとおり、IGBT
104やダイオード105を備えた主回路A2と、IC
101や抵抗102やコンデンサ103を備えた制御回
路A1とが、同一の金属基板M上に搭載されているの
で、その取り付け面積が大きくなる。
【0016】また、本発明にかかるIPMにおいては、
両基板S1、S2が互いに垂直となるようにして縁部同
士で結合されているので、金属基板S2の上方には、実
質的には、制御回路C1を構成する抵抗2、コンデンサ
3等の部品ないし素子は配置されない。つまり、ガラス
エポキシ基板S1ないしはこれに搭載される部品又は素
子は、金属基板S2の直上を避けた位置に、金属基板S
2とは垂直な方向にのびるように配置されるので、金属
基板S2上に主回路C2の部品又は素子等を配設する上
で、何ら空間的な制約を受けない。したがって、部品実
装の自由度が大幅に高められる。なお、両基板S1、S
2は、半田付けで接合ないしは接続されるので、接合作
業の作業性もよい。また、制御回路C1と主回路C2と
が、両基板S1、S2の接合部付近で接近しているの
で、両回路C1、C2の接続は、金属端子9を用いて、
極めて容易に行うことができる。
【0017】これに対して、例えば図5に示された従来
のIPMでは、前記のとおり、ガラスエポキシ基板Gが
金属基板Mの上方に2段重ねで配置されているので、金
属基板M上に、主回路A2を構成する各種部品を実装す
る上で、強い空間的な制約を受けることになる。また、
両基板M、Gを電気的に接続するためのつなぎ端子10
9を設けなければならないので、組み付け性ないし作業
性が悪くなっていた。なお、図4(a)、(b)に示す
IPMでも、制御回路A1と主回路A2との電気的接続
には銅パターン108を設けなければならないので、該
配線接続の作業性が悪くなっていた。
【0018】さらに、本発明にかかるIPMでは、発熱
量が多い主回路C2のみが高価な金属基板S2に搭載さ
れ、発熱量がさほど多くない制御回路C1は冷却の必要
がほとんどないので、伝熱性は劣るものの安価なガラス
エポキシ基板S1に搭載されている。このため、IPM
のコストが低減される。これに対して、例えば図4
(a)、(b)に示された従来のIPMでは、冷却がほ
とんど不要な発熱の小さい制御回路A1も金属基板M上
に搭載されているので、金属基板Mの面積が大きくな
り、IPMのコストが高くなる。
【0019】ところで、一般に、IPMにおいて、主回
路の大きさは該IPMの電流容量に応じて変化するが、
制御回路の大きさは該電流容量には依存しない。そし
て、本発明にかかるIPMでは、制御回路C1を搭載す
るガラスエポキシ基板S1が、主回路C2を搭載する金
属基板S2とは別体とされているので、IPMをシリー
ズ化した場合でも、ガラスエポキシ基板S1の大きさを
IPMの品番(例えば、電流容量が10A、30A、5
0Aのもの)ごとに変える必要はない。このため、制御
回路C1を搭載するガラスエポキシ基板S1を、全シリ
ーズで共通化することができ、部品点数を低減すること
ができる。
【0020】本発明にかかるIPMでは、制御回路C1
はガラスエポキシ基板S1に搭載されているので、ガラ
スエポキシ基板S1を、その広がり面が鉛直方向ないし
は上下方向にのびるようにすれば、ガラスエポキシ基板
S1の表裏両方の広がり面に、制御回路C1を構成する
抵抗2、コンデンサ3等の電気部品(素子)を実装する
ことができる。
【0021】すなわち、図2に示すように、この場合
は、ガラスエポキシ基板S1が、その広がり面が鉛直方
向に伸びるように配置され、2つの絶縁層10の間に、
基準電位パターン11がはさみ込まれる。そして、ガラ
スエポキシ基板S1の表側(便宜上、図2中では左側と
する。)の銅パターン8と、裏側(便宜上、図2中では
右側とする。)の銅パターン8とが、スルーホール12
を介して電気的に接続される。これにより、ガラスエポ
キシ基板S1の表裏両面に、抵抗2、コンデンサ3等の
部品ないしは素子を実装することができ、該ガラスエポ
キシ基板S1のスペース(面積)を有効に利用すること
ができる。したがって、ガラスエポキシ基板S1ひいて
は該IPMをコンパクト化することができる。
【0022】これに対して、図4(a)、(b)に示さ
れた従来のIPMでは、図6に示すように、制御回路A
1を搭載する基板の絶縁層110の上面にしか、抵抗1
02、コンデンサ103等の部品ないしは素子を実装す
ることができないので、制御回路A1を搭載する基板ひ
いてはIPMは比較的大きくなっていた。
【0023】また、図3に示すように、本発明にかかる
IPMでは、金属基板S2とガラスエポキシ基板S1と
がケース13内に配置され、両基板S1、S2は、ケー
ス13内に充填された樹脂14によって固定されてい
る。なお、主回路端子6の先端部及び制御回路端子7の
先端部は、樹脂14の外に露出し、その他のデバイスと
電気的に接続できるようになっている。前記のとおり、
金属基板S2とガラスエポキシ基板S1とは半田付けで
結合(接続)されているので、その結合強度はさほど強
くない。そこで、このように金属基板S2とガラスエポ
キシ基板S1とを樹脂14で固めることにより、ガラス
エポキシ基板S1を金属基板S2に対して安定して固定
できるようにしている。
【0024】
【発明の効果】本発明にかかるIPMにおいては、主回
路基板と制御回路基板とが、別体で形成され、かつ両基
板の広がり面が互いに垂直となるようにして、両基板の
縁部同士で結合されている。すなわち、主回路基板上を
避けた位置に制御回路基板が配置されている。このた
め、従来のIPMに比べて、IPMの取り付け面積を小
さくすることができる。また、主回路基板上に主回路の
部品又は素子等を配設する上で何ら空間的な制約を受け
ない。したがって、部品実装の自由度が大幅に高められ
る。さらに、制御回路基板が、主回路基板と別体とされ
ているので、IPMをシリーズ化した場合でも、制御回
路基板の大きさをIPMの品番ごとに変える必要はな
い。このため、制御回路基板を、全シリーズで共通化す
ることができ、部品点数を低減することができる。
【0025】上記IPMにおいて、制御回路基板の表裏
両方の広がり面に、制御回路を構成する電気部品が実装
された場合は、制御回路基板のスペース(面積)を有効
に利用することができ、制御回路基板をコンパクト化す
ることができる。
【0026】上記IPMにおいて、主回路基板が金属基
板であり、制御回路基板がガラスエポキシ基板である場
合は、発熱量が多い主回路のみが高価な金属基板に搭載
され、発熱量がさほど多くない制御回路は安価なガラス
エポキシ基板に搭載されるので、IPMのコストが低減
される。
【0027】上記IPMにおいて、主回路基板と制御回
路基板とが充填樹脂によって固定されている場合は、制
御回路基板を主回路基板に対して安定して固定すること
ができる。
【図面の簡単な説明】
【図1】 (a)は本発明にかかるIPMの平面図であ
り、(b)は(a)に示すIPMの斜視図である。
【図2】 本発明にかかるIPMのガラスエポキシ基板
(制御回路基板)の立面断面図である。
【図3】 ケース内に配置されて樹脂で固められたIP
Mの立面断面図である。
【図4】 (a)は従来のIPMの平面図であり、
(b)は(a)に示す従来のIPMの斜視図である。
【図5】 制御回路用の基板が金属基板の上方に配置さ
れている従来のIPMの斜視図である。
【図6】 従来のIPMの制御回路用の基板の立面断面
図である。
【符号の説明】
S1 ガラスエポキシ基板、 S2 金属基板、 C1
制御回路、 C2主回路、 1 IC、 2 抵抗、
3 コンデンサ、 4 IGBT、 5ダイオード、
6 主回路端子、 7 制御回路端子、 8 銅パタ
ーン、 9金属端子、 10 絶縁層、 11 基準電
位パターン、 12 スルーホール、 13 ケース、
14 樹脂。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 主回路と、該主回路を制御する制御回路
    とを備えたインテリジェントパワーモジュールであっ
    て、 上記主回路を搭載する主回路基板と上記制御回路を搭載
    する制御回路基板とが別体で形成されていて、 上記主回路基板と上記制御回路基板とが、該両基板の広
    がり面が互いに垂直となるようにして、該両基板の縁部
    同士で結合され、 上記主回路と上記制御回路とが、上記両基板の結合部近
    傍で互いに電気的に接続されていることを特徴とするイ
    ンテリジェントパワーモジュール。
  2. 【請求項2】 上記制御回路基板の表裏両方の広がり面
    に、上記制御回路を構成する部品が実装されていること
    を特徴とする請求項1に記載のインテリジェントパワー
    モジュール。
  3. 【請求項3】 上記主回路基板が金属基板であり、上記
    制御回路基板がガラスエポキシ基板であることを特徴と
    する請求項1又は2に記載のインテリジェントパワーモ
    ジュール。
  4. 【請求項4】 上記主回路基板と上記制御回路基板と
    が、充填樹脂によって固定されていることを特徴とする
    請求項1〜3のいずれか1つに記載のインテリジェント
    パワーモジュール。
JP2001401234A 2001-12-28 2001-12-28 インテリジェントパワーモジュール Expired - Fee Related JP3927806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001401234A JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401234A JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Publications (2)

Publication Number Publication Date
JP2003197860A true JP2003197860A (ja) 2003-07-11
JP3927806B2 JP3927806B2 (ja) 2007-06-13

Family

ID=27605340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401234A Expired - Fee Related JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Country Status (1)

Country Link
JP (1) JP3927806B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール

Also Published As

Publication number Publication date
JP3927806B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
US7301235B2 (en) Semiconductor device module with flip chip devices on a common lead frame
US6324072B1 (en) Microelectronic component of sandwich construction
US8526189B2 (en) Power module
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
JP2001210784A (ja) 可撓性パワー装置
JP2007533145A (ja) 電力半導体回路
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JPH07142674A (ja) パワ−モジュ−ル
US20040169266A1 (en) Power supply packaging system
JP3603354B2 (ja) 混成集積回路装置
JP2007533146A (ja) 電力半導体回路および電力半導体回路の製造方法
US10412821B1 (en) Dual side cooling structure
JP3994381B2 (ja) パワーモジュール
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
EP0971412B1 (en) Power Semiconductor with Attachable Protection Circuit
WO2018168504A1 (ja) 部品実装体及び電子機器
JP4062191B2 (ja) 半導体装置及びその製造方法
WO2013105456A1 (ja) 回路基板および電子デバイス
JPH04273150A (ja) 半導体装置
JP3927806B2 (ja) インテリジェントパワーモジュール
US8569881B2 (en) Semiconductor device
JP2021082794A (ja) 電子部品および電子装置
JP2004048084A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees