JP3927806B2 - インテリジェントパワーモジュール - Google Patents

インテリジェントパワーモジュール Download PDF

Info

Publication number
JP3927806B2
JP3927806B2 JP2001401234A JP2001401234A JP3927806B2 JP 3927806 B2 JP3927806 B2 JP 3927806B2 JP 2001401234 A JP2001401234 A JP 2001401234A JP 2001401234 A JP2001401234 A JP 2001401234A JP 3927806 B2 JP3927806 B2 JP 3927806B2
Authority
JP
Japan
Prior art keywords
control circuit
ipm
main circuit
circuit board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001401234A
Other languages
English (en)
Other versions
JP2003197860A (ja
Inventor
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001401234A priority Critical patent/JP3927806B2/ja
Publication of JP2003197860A publication Critical patent/JP2003197860A/ja
Application granted granted Critical
Publication of JP3927806B2 publication Critical patent/JP3927806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、IGBTやダイオードなどの電気部品ないし素子を備えた主回路を搭載する主回路基板と、主回路を制御する電気部品ないし素子を備えた制御回路を搭載する制御回路基板とを有するインテリジェントパワーモジュールの構造に関するものである。
【0002】
【従来の技術】
パッケージ内に、IGBT(Insulated Gate Bipolar Transistor)やダイオードなどのスイッチング素子を備えた主回路と、該主回路を駆動、保護ないしは制御する制御回路とを内蔵しているインテリジェントパワーモジュール(Intelligent Power Module:以下、略して「IPM」という。)は、異常事態に対する耐性が高く、信頼性が高いことから、従来、パワーエレクトロニクス等の技術分野で広く用いられている。そして、かかるIPMにおいては、各素子の発熱量が多いので、この熱を迅速かつ有効に外部に放出するため、主回路及び制御回路は、通常、伝熱性が良好な金属基板の上に搭載(配設)される。
【0003】
図4(a)、(b)は、それぞれ、かかる構造を備えた従来のIPMの平面図及び斜視図である。
図4(a)、(b)に示すように、この従来のIPMにおいては、放熱(冷却)用の金属基板Mの上に、制御回路A1と主回路A2とが搭載されている。ここで、制御回路A1は、IC101(Integrated Circuit)、抵抗102、コンデンサ103等で構成され、制御回路端子107を介して他のデバイスと電気的に接続されるようになっている。また、主回路A2は、IGBT104、ダイオード105等で構成され、主回路端子106を介して他のデバイスと電気的に接続されるようになっている。なお、制御回路A1と主回路A2とは、銅パターン108を介して互いに電気的に接続されている。
【0004】
【発明が解決しようとする課題】
しかしながら、図4(a)、(b)に示された従来のIPMでは、制御回路A1と主回路A2とが同一平面上に搭載されているので、IPMの取り付け面積(設置面積)が大きくなり、かさばるといった問題がある。また、金属基板Mが高価なので、IPMのコストが高くなるといった問題もある。さらには、IPMをシリーズ化する場合、例えば基本的な仕様が同一で電流容量が異なる複数の品番のIPM(例えば、10A品、30A品、50A品等)を製造する場合、主回路A2は電流容量に応じてその大きさが変わるので、各品番ごとに金属基板Mの大きさが異なることになる。このため、金属基板Mを各品番で共通化することができず、部品点数が多くなるといった問題もある。
【0005】
これに対して、図5に示すように、主回路A2のみを金属基板M上に搭載する一方、制御回路A1を安価なガラスエポキシ基板Gに搭載し、このガラスエポキシ基板Gを金属基板Mの上方に(2段重ねで)配置するといった対応が考えられる。しかしながら、このようにした場合、金属基板Mが小さくてすみかつIPMの取り付け面積が小さくなるといった利点はあるものの、金属基板M上に、主回路A2を構成する各種部品を実装する上で、空間的な制約が受けるといった問題が新たに生じる。また、両基板M、Gを電気的に接続するためのつなぎ端子109を設けなければならず、組み付け性ないしは作業性が悪くなるといった問題も生じる。
【0006】
また、図6に示すように、従来のIPMでは、絶縁層110の上面(表面)に抵抗102、コンデンサ103等の部品ないし素子を実装し、下面(裏面)に基準電位パターン111を配設した上で、銅パターン108と基準電位パターン111とをコンタクトホール112で接続するようにしている。このため、絶縁層110の下面には部品ないし素子を実装することができず、該部品ないし素子を実装することができるスペース(面積)が小さくなるといった問題がある。
【0007】
本発明は、上記従来の問題を解決するためになされたものであって、取り付け面積が小さく、部品点数が少ない安価なIPMを提供することを解決すべき課題とする。また、各種素子を実装する上において空間的な制約を受けず、つなぎ端子を必要としないIPMを提供することをも解決すべき課題とする。さらには、制御用の素子を実装することができるスペース(面積)を大きくすることができるIPMを提供することをも解決すべき課題とする。
【0008】
【課題を解決するための手段】
上記課題を解決するためになされた本発明にかかるIPM(インテリジェントパワーモジュール)は、(i)主回路と、該主回路を制御する制御回路とを備えたIPMであって、(ii)主回路を搭載する主回路基板と制御回路を搭載する制御回路基板とが別体(別材料)で形成されていて、(iii)主回路基板と制御回路基板とが、両基板の広がり面が互いに垂直となるようにして、両基板の縁部(辺部)同士で結合され、(iv)主回路と制御回路とが、両基板の結合部近傍で互いに電気的に接続され、( v )制御回路基板の表裏両方の広がり面に、制御回路を構成する電気部品(素子)が実装されていることを特徴とするものである。
【0009】
記IPMにおいては、主回路基板が金属基板(例えば、アルミニウム基板等)であり、制御回路基板がガラスエポキシ基板であるのが好ましい。
さらに、上記IPMにおいては、主回路基板と制御回路基板とが、(ケース内で)充填樹脂によって固定されているのが好ましい。
【0010】
なお、特開平8−111575号公報には、金属基板とマザーボードとが、これらの広がり面が互いに垂直となるように接合された半導体装置が開示されている。しかし、この半導体装置は、金属基板とマザーボードとが縁部同士で結合されているものではなく、したがって主回路基板と制御回路基板とが両基板の縁部同士で結合されている本発明にかかるIPMとは、明らかに異なる構成のものである。
【0011】
また、特開平4−346260号公報には、DBC基板の銅パターンにパワートランジスタが半田付けされ、DBC基板とは別体のプリント基板に制御回路を構成する部品が搭載された半導体装置が開示されている。しかし、この半導体装置は、DBC基板とプリント基板とがその広がり面が互いに垂直となるように結合されているものではなく(互いに平行である)、したがって本発明にかかるIPMとは、明らかに異なる構成のものである。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
図1(a)、(b)は、それぞれ、本発明にかかるIPMの平面図及び斜視図である。
図1(a)、(b)に示すように、このIPMにおいては、制御回路C1はガラスエポキシ基板S1(制御回路基板)上に搭載され、主回路C2は金属基板S2(主回路基板)上に搭載されている。ここで、金属基板S2は、伝熱性の良好な材料(例えば、アルミニウム、銅、銀等)で形成され、主回路C2で発生した熱を、迅速かつ有効に外部に放出する。
【0013】
制御回路C1は、IC1、抵抗2、コンデンサ3等で構成され、制御回路端子7を介して他のデバイスと電気的に接続されるようになっている。なお、制御回路C1は、主回路C2を駆動し、保護しあるいは制御する。また、主回路C2は、IGBT4、ダイオード5等で構成され、主回路端子6を介して他のデバイスと電気的に接続されるようになっている。ここで、金属基板S2とガラスエポキシ基板S1とは、両基板S1、S2の広がり面が互いに垂直となるようにして、両基板S1、S2の縁部(辺部)同士で、半田付け等により結合されている。そして、主回路C2と制御回路C1とは、両基板S1、S2の結合部近傍で、金属端子9を介して互いに電気的に接続されている
【0014】
本発明にかかるIPMにおいては、主回路C2を搭載する金属基板S2と制御回路C1を搭載するガラスエポキシ基板S1とが、2つの別体の基板に分けて形成され、かつ両基板S1、S2の広がり面が互いに垂直となるようにして、縁部同士で結合されているので、例えば、図4(a)、(b)に示された従来のIPMに比べて、IPMの取り付け面積を小さくすることができる。
【0015】
これに対して、例えば図4(a)、(b)に示された従来のIPMでは、前記のとおり、IGBT104やダイオード105を備えた主回路A2と、IC101や抵抗102やコンデンサ103を備えた制御回路A1とが、同一の金属基板M上に搭載されているので、その取り付け面積が大きくなる。
【0016】
また、本発明にかかるIPMにおいては、両基板S1、S2が互いに垂直となるようにして縁部同士で結合されているので、金属基板S2の上方には、実質的には、制御回路C1を構成する抵抗2、コンデンサ3等の部品ないし素子は配置されない。つまり、ガラスエポキシ基板S1ないしはこれに搭載される部品又は素子は、金属基板S2の直上を避けた位置に、金属基板S2とは垂直な方向にのびるように配置されるので、金属基板S2上に主回路C2の部品又は素子等を配設する上で、何ら空間的な制約を受けない。したがって、部品実装の自由度が大幅に高められる。なお、両基板S1、S2は、半田付けで接合ないしは接続されるので、接合作業の作業性もよい。また、制御回路C1と主回路C2とが、両基板S1、S2の接合部付近で接近しているので、両回路C1、C2の接続は、金属端子9を用いて、極めて容易に行うことができる。
【0017】
これに対して、例えば図5に示された従来のIPMでは、前記のとおり、ガラスエポキシ基板Gが金属基板Mの上方に2段重ねで配置されているので、金属基板M上に、主回路A2を構成する各種部品を実装する上で、強い空間的な制約を受けることになる。また、両基板M、Gを電気的に接続するためのつなぎ端子109を設けなければならないので、組み付け性ないし作業性が悪くなっていた。なお、図4(a)、(b)に示すIPMでも、制御回路A1と主回路A2との電気的接続には銅パターン108を設けなければならないので、該配線接続の作業性が悪くなっていた。
【0018】
さらに、本発明にかかるIPMでは、発熱量が多い主回路C2のみが高価な金属基板S2に搭載され、発熱量がさほど多くない制御回路C1は冷却の必要がほとんどないので、伝熱性は劣るものの安価なガラスエポキシ基板S1に搭載されている。このため、IPMのコストが低減される。これに対して、例えば図4(a)、(b)に示された従来のIPMでは、冷却がほとんど不要な発熱の小さい制御回路A1も金属基板M上に搭載されているので、金属基板Mの面積が大きくなり、IPMのコストが高くなる。
【0019】
ところで、一般に、IPMにおいて、主回路の大きさは該IPMの電流容量に応じて変化するが、制御回路の大きさは該電流容量には依存しない。そして、本発明にかかるIPMでは、制御回路C1を搭載するガラスエポキシ基板S1が、主回路C2を搭載する金属基板S2とは別体とされているので、IPMをシリーズ化した場合でも、ガラスエポキシ基板S1の大きさをIPMの品番(例えば、電流容量が10A、30A、50Aのもの)ごとに変える必要はない。このため、制御回路C1を搭載するガラスエポキシ基板S1を、全シリーズで共通化することができ、部品点数を低減することができる。
【0020】
本発明にかかるIPMでは、制御回路C1はガラスエポキシ基板S1に搭載されているので、ガラスエポキシ基板S1を、その広がり面が鉛直方向ないしは上下方向にのびるようにすれば、ガラスエポキシ基板S1の表裏両方の広がり面に、制御回路C1を構成する抵抗2、コンデンサ3等の電気部品(素子)を実装することができる。
【0021】
すなわち、図2に示すように、この場合は、ガラスエポキシ基板S1が、その広がり面が鉛直方向に伸びるように配置され、2つの絶縁層10の間に、基準電位パターン11がはさみ込まれる。そして、ガラスエポキシ基板S1の表側(便宜上、図2中では左側とする。)の銅パターン8と、裏側(便宜上、図2中では右側とする。)の銅パターン8とが、スルーホール12を介して電気的に接続される。これにより、ガラスエポキシ基板S1の表裏両面に、抵抗2、コンデンサ3等の部品ないしは素子を実装することができ、該ガラスエポキシ基板S1のスペース(面積)を有効に利用することができる。したがって、ガラスエポキシ基板S1ひいては該IPMをコンパクト化することができる。
【0022】
これに対して、図4(a)、(b)に示された従来のIPMでは、図6に示すように、制御回路A1を搭載する基板の絶縁層110の上面にしか、抵抗102、コンデンサ103等の部品ないしは素子を実装することができないので、制御回路A1を搭載する基板ひいてはIPMは比較的大きくなっていた。
【0023】
また、図3に示すように、本発明にかかるIPMでは、金属基板S2とガラスエポキシ基板S1とがケース13内に配置され、両基板S1、S2は、ケース13内に充填された樹脂14によって固定されている。なお、主回路端子6の先端部及び制御回路端子7の先端部は、樹脂14の外に露出し、その他のデバイスと電気的に接続できるようになっている。前記のとおり、金属基板S2とガラスエポキシ基板S1とは半田付けで結合(接続)されているので、その結合強度はさほど強くない。そこで、このように金属基板S2とガラスエポキシ基板S1とを樹脂14で固めることにより、ガラスエポキシ基板S1を金属基板S2に対して安定して固定できるようにしている。
【0024】
【発明の効果】
本発明にかかるIPMにおいては、主回路基板と制御回路基板とが、別体で形成され、かつ両基板の広がり面が互いに垂直となるようにして、両基板の縁部同士で結合されている。すなわち、主回路基板上を避けた位置に制御回路基板が配置されている。このため、従来のIPMに比べて、IPMの取り付け面積を小さくすることができる。また、主回路基板上に主回路の部品又は素子等を配設する上で何ら空間的な制約を受けない。したがって、部品実装の自由度が大幅に高められる。さらに、制御回路基板が、主回路基板と別体とされているので、IPMをシリーズ化した場合でも、制御回路基板の大きさをIPMの品番ごとに変える必要はない。このため、制御回路基板を、全シリーズで共通化することができ、部品点数を低減することができる。
【0025】
さらに、上記IPMにおいて、制御回路基板の表裏両方の広がり面に、制御回路を構成する電気部品が実装されているので、制御回路基板のスペース(面積)を有効に利用することができ、制御回路基板をコンパクト化することができる。
【0026】
上記IPMにおいて、主回路基板が金属基板であり、制御回路基板がガラスエポキシ基板である場合は、発熱量が多い主回路のみが高価な金属基板に搭載され、発熱量がさほど多くない制御回路は安価なガラスエポキシ基板に搭載されるので、IPMのコストが低減される。
【0027】
上記IPMにおいて、主回路基板と制御回路基板とが充填樹脂によって固定されている場合は、制御回路基板を主回路基板に対して安定して固定することができる。
【図面の簡単な説明】
【図1】 (a)は本発明にかかるIPMの平面図であり、(b)は(a)に示すIPMの斜視図である。
【図2】 本発明にかかるIPMのガラスエポキシ基板(制御回路基板)の立面断面図である。
【図3】 ケース内に配置されて樹脂で固められたIPMの立面断面図である。
【図4】 (a)は従来のIPMの平面図であり、(b)は(a)に示す従来のIPMの斜視図である。
【図5】 制御回路用の基板が金属基板の上方に配置されている従来のIPMの斜視図である。
【図6】 従来のIPMの制御回路用の基板の立面断面図である。
【符号の説明】
S1 ガラスエポキシ基板、 S2 金属基板、 C1 制御回路、 C2 主回路、 1 IC、 2 抵抗、 3 コンデンサ、 4 IGBT、 5 ダイオード、 6 主回路端子、 7 制御回路端子、 8 銅パターン、 9金属端子、 10 絶縁層、 11 基準電位パターン、 12 スルーホール、 13 ケース、14 樹脂。

Claims (3)

  1. 主回路と、該主回路を制御する制御回路とを備えたインテリジェントパワーモジュールであって、
    上記主回路を搭載する主回路基板と上記制御回路を搭載する制御回路基板とが別体で形成されていて、
    上記主回路基板と上記制御回路基板とが、該両基板の広がり面が互いに垂直となるようにして、該両基板の縁部同士で結合され、
    上記主回路と上記制御回路とが、上記両基板の結合部近傍で互いに電気的に接続され
    上記制御回路基板の表裏両方の広がり面に、上記制御回路を構成する部品が実装されていることを特徴とするインテリジェントパワーモジュール。
  2. 上記主回路基板が金属基板であり、上記制御回路基板がガラスエポキシ基板であることを特徴とする請求項1に記載のインテリジェントパワーモジュール。
  3. 上記主回路基板と上記制御回路基板とが、充填樹脂によって固定されていることを特徴とする請求項1又は2に記載のインテリジェントパワーモジュール。
JP2001401234A 2001-12-28 2001-12-28 インテリジェントパワーモジュール Expired - Fee Related JP3927806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001401234A JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401234A JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Publications (2)

Publication Number Publication Date
JP2003197860A JP2003197860A (ja) 2003-07-11
JP3927806B2 true JP3927806B2 (ja) 2007-06-13

Family

ID=27605340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401234A Expired - Fee Related JP3927806B2 (ja) 2001-12-28 2001-12-28 インテリジェントパワーモジュール

Country Status (1)

Country Link
JP (1) JP3927806B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール

Also Published As

Publication number Publication date
JP2003197860A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
JP6764807B2 (ja) 半導体モジュール
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US7301235B2 (en) Semiconductor device module with flip chip devices on a common lead frame
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2021158232A (ja) 半導体モジュール
EP1378938B1 (en) Semiconductor module and power conversion device
WO2024120109A1 (zh) 智能功率模块及功率转换设备
JP2003250278A (ja) 半導体装置
EP0971412B1 (en) Power Semiconductor with Attachable Protection Circuit
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
JP3994381B2 (ja) パワーモジュール
JP3927806B2 (ja) インテリジェントパワーモジュール
JP6961902B2 (ja) 部品実装体及び電子機器
KR20220004440A (ko) 파워모듈
KR20220004437A (ko) 파워모듈
US8569881B2 (en) Semiconductor device
JPH11220074A (ja) 半導体装置
CN216749891U (zh) 功率模块
WO2023189265A1 (ja) 半導体モジュール
WO2023189266A1 (ja) 金属配線板
KR20210141370A (ko) 파워모듈 및 그 제조방법
KR20220003807A (ko) 세라믹기판 및 이를 포함하는 파워모듈
CN117913064A (zh) 全桥封装功率模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees