JP2007335719A - 半導体パワーモジュールおよびその製法 - Google Patents

半導体パワーモジュールおよびその製法 Download PDF

Info

Publication number
JP2007335719A
JP2007335719A JP2006167267A JP2006167267A JP2007335719A JP 2007335719 A JP2007335719 A JP 2007335719A JP 2006167267 A JP2006167267 A JP 2006167267A JP 2006167267 A JP2006167267 A JP 2006167267A JP 2007335719 A JP2007335719 A JP 2007335719A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
power module
semiconductor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006167267A
Other languages
English (en)
Other versions
JP4365388B2 (ja
Inventor
Kazuhiro Koyama
和博 小山
Mutsuhiro Mori
森　　睦宏
Katsuaki Saito
克明 斉藤
Yoshihiko Koike
義彦 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006167267A priority Critical patent/JP4365388B2/ja
Priority to EP07011562.1A priority patent/EP1868242B1/en
Priority to EP10002938.8A priority patent/EP2221870B1/en
Priority to US11/762,276 priority patent/US8283763B2/en
Publication of JP2007335719A publication Critical patent/JP2007335719A/ja
Application granted granted Critical
Publication of JP4365388B2 publication Critical patent/JP4365388B2/ja
Priority to US12/732,238 priority patent/US8304889B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

【課題】半導体パワーモジュールの耐電圧の劣化や半導体チップの特性変動を防止し、信頼性の高い半導体パワーモジュールを提供する。
【解決手段】プリント基板１０２を経由したシリコーンゲル１０１から受ける応力をプリント基板１０２にて吸収するように、プリント基板１０２を弾性構造にする。加えて、プリント基板１０２を狭くして、応力を逃がすようにする。一方、高電圧のかかる配線同士を別々のプリント基板にパターン化し、同一プリント基板表面を径路とする放電を防止する。これにより、パワーモジュールを気密化し、水分や汚染物質の浸入を防ぎ、蓋板１０５の変位変形や割れを防止する。
【選択図】図２

Description

本発明は、半導体パワーモジュールに関し、特に、パッケージ内に主回路および制御配線、制御回路を内蔵した高耐圧・高信頼性をもつ半導体パワーモジュールおよびその製法に係る。
特許文献１には、半導体パワーデバイスを搭載したパワーモジュールとして、パッケージ内に主回路および制御配線、制御回路を内蔵した構造が開示されている。
図１８は、特許文献１の図１に開示された半導体パワーモジュール構成を示す。これによると、銅ベース１７上に絶縁基板１８をはんだ接合し、更にその上に半導体チップ１９をはんだ接合し、Ａｌワイヤ２０で半導体チップ１９と前記絶縁基板１８上の電極パターン（図示せず）を接続している。さらに、制御回路用の部品１４を搭載した制御回路を構成するプリント基板１３を絶縁基板１８の上方に２段重ね式に配置し、両基板の間がリードピン１５で電気的に接続されている。プリント基板１３と内側の制御端子２１ａは、はんだを使用して直接接合されている。封止材としてシリコーンゲル１２を、プリント基板１３上の制御回路用部品１４、リードピン１５、内側の制御端子２１ａの内側部分を覆うまで充填し、熱硬化している。１６は下層プリント基板、２１は制御端子、２２は主端子、２３はケース、２３ｃはケース内の支持台である。さらに、モジュール上面に蓋板１０を配置しており、シリコーンゲル１２との間には隙間を設けている。蓋板１０の内側に、上側の制御基板１３を下方に抑える突起１１を設けてある。蓋板１０は、トラッキング火災への耐性のある材質である必要があり、ポリフェニレンサルファイド（ＰＰＳ）樹脂などで形成されている。
特開２０００−６８４４６号公報
特許文献１のように構成されたモジュール構造に対して、ヒートサイクルを加えると、熱膨張したシリコーンゲル１２が上方に変位する。シリコーンゲル１２の熱膨張率は、他の構成部品に比較して約１桁大きく、膨張はプリント基板１３に伝わるため、プリント基板１３の変位が大きい。その変位は突起１１を通して蓋板１０に伝わるため、蓋板１０の変位も大きくなり、その結果変形も大きくなる。ポリフェニレンサルファイド（ＰＰＳ）樹脂などで出来た蓋板１０は、変形が小さくても破壊する降伏応力の小さい脆性材質であるため、亀裂する。その亀裂を通して、外部の水分や汚染物質が、モジュール内に入り込み、内部が汚染する。すなわち、パワーモジュールの気密性が失われる。その結果、モジュール内で放電を起こすなど、耐電圧の劣化や、半導体チップの特性変動などの問題が発生する。
本発明の目的は、半導体パワーモジュールの耐電圧の劣化や半導体チップの特性変動を防止し、高信頼な半導体パワーモジュールを提供することにある。
本発明の他の目的は、半導体パワーモジュールの耐電圧の劣化や半導体チップの特性変動を防止し、高信頼性をもつ半導体パワーモジュールの製法を提供することにある。
本発明の基本概念は、プリント基板が受けて、突起を通じて伝わっていたシリコーンゲルから受ける応力を、プリント基板が変形することにより吸収する。
本発明は、外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板を、ヒートサイクルにおける前記シリコーンゲルの膨張／収縮に伴って変形可能とし、前記シリコーンゲルから受ける応力を前記プリント基板にて吸収する構造としたことを特徴とする。
本発明は、その一面において、前記プリント基板の全面または一部の材質の弾性係数を、前記蓋板の材質の弾性係数よりも小さくしたことを特徴とする。
本発明は、他の一面において、前記プリント基板の全面または一部の厚さを、前記蓋板の厚さよりも薄くしたことを特徴とする。
本発明は、また他の一面において、前記プリント基板の材質をガラスエポキシＦＲ４とし、この基板の厚さを２ｍｍ以下に形成したことを特徴とする。
本発明は、さらに他の一面において、前記プリント基板をフレキシブルプリント回路フィルムで形成したことを特徴とする。
本発明の望ましい実施態様によれば、半導体パワーモジュールの耐電圧の劣化や半導体チップの特性変動を防止し、高信頼性をもつ半導体パワーモジュールを提供できる。
また、本発明の望ましい実施態様によれば、半導体パワーモジュールの耐電圧の劣化や半導体チップの特性変動を防止し、高信頼性をもつ半導体パワーモジュールの製法を提供することができる。
本発明のその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
以下、本発明によるパワー半導体モジュールおよびその製法の実施形態を説明する。
図１は本発明の実施例１による半導体パワーモジュールの断面模式図であり、図２はヒートサイクル付与後の本発明の実施例１による半導体パワーモジュールの断面模式図である。図１および図２において、ベース１０８の上に絶縁基板１１４がマウントされている。絶縁基板１１４上には、主端子接続用の導体１１２、制御端子接続用の導体１１５、主端子および制御端子接続用の導体１１０がパターン化されている。主端子用の導体１１２上には、ＩＧＢＴチップ１１３、ダイオードチップ１１１がマウントされている。ＩＧＢＴチップ１１３上とダイオードチップ１１１上をつなぎ、ワイヤ１０９が、主端子および制御端子接続用の導体１１０までボンディングワイヤ１０９されている。制御端子接続用ワイヤ１３０はＩＧＢＴチップ１１３から制御端子接続用の導体１１５をボンドしている。ベンド構造をもった制御端子１０７１，１０７２が、制御端子接続用の導体１１５と弾性をもたせたプリント基板１０２上の配線の接続部１１９１，１１９２をつないでいる。ケース、蓋板１０５はモジュールを囲み、内部を封止している。ケース５００、蓋板１０５から延びた支持体１０３１，１０３２は、変形し易くしたプリント基板１０２をプリント基板の支持部１２１１，１２１２にて保持している。ベンド構造をもった制御端子１０４の一端は、プリント基板１０２と接続部１２０で接続され、他端はケース蓋板１０５を通ってモジュール外部に出ている。熱硬化したシリコーンゲル１０１は、蓋板１０５の下に隙間１４０を設けながらも、全ての端子やプリント基板を浸している。コレクタやエミッタなどの主端子は、モジュール外から伸びて、主端子接続用の導体１１２や主端子および制御端子接続用の導体１１０に接続されるが、本発明に直接関係ないため省略してある。
一般的なシリコーンゲルの体積膨張率は、約１０００ｐｐｍ／Ｋである。これは本モジュール内のシリコーンゲルの高さが２０ｍｍのとき、＋１００℃の温度変化により、高さ方向に２ｍｍ熱膨張することを意味する。
高温が印加されてシリコーンゲルが高さ方向に変位すると、その変位分だけ、プリント基板１０２が上方に変位する。その変位は、支持体１０３１，１０３２を伝わり、蓋板１０５を変位させる。その結果、蓋板１０５は変形する。一方、蓋板１０５は、トラッキング火災への耐性のある材質である必要があり、ポリフェニレンサルファイド（ＰＰＳ）樹脂などで形成されている。これは、脆性材質であり、降伏応力が低いため、変形が小さくても容易に割れる性質をもつ。その結果、蓋板１０５が割れて、気密性がなくなり、特性が変動するなどの不具合が発生する。
本実施例１の半導体パワーモジュールの特徴は、プリント基板１０２を、蓋板１０５よりも変形し易くしたことである。図１に示したモジュールが、パワーサイクルの過程にて高温になると、図２に示すように、充填されたシリコーンゲル１０１が、隙間１４０側に向かって膨張する。蓋板１０５よりも変形し易くしたプリント基板１０２が、図２のように変形することで、シリコーンゲル１０１からの応力をプリント基板１０２が吸収する。その結果、支持体１０３１，１０３２、蓋板１０５の変位が少なくなり、蓋板１０５の割れが防止される。
これは、プリント基板１０２の弾性係数を、蓋板１０５の弾性係数よりも小さくすることで達成される。また、プリント基板１０２の厚みを、蓋板１０５よりも薄くすることでも達成される。さらに、両者を併用することで、大きな効果が得られる。特に、プリント基板１０２の材質を、ガラスエポキシＦＲ４とした場合、プリント基板１０２の厚さを２ｍｍ以下にすると効果がある。また、フレキシブルプリント回路フィルムを使用しても良い。これらは、それぞれ単独に働き、または相乗効果によって、蓋板１０５の割れを防止する効果を高める。
図３は、本発明の実施例１に用いて好適なプリント基板の実施形態１の平面図であり、配線は省略してある。本実施形態の特徴は、プリント基板１０２上の支持部１２１１〜１２１４の比較的近傍に配線の接続部１１９１，１１９２、１２０１，１２０２を位置させたことにある。これにより、配線の接続部１１９１，１１９２、１２０１，１２０２の変位を小さくすることができ、接続部の疲労を防ぐことができる。この構造を実施した場合は、前述の制御端子１０４、１０７１，１０７２のベンド構造をなくすことも可能になり、部品のコストを低減できる。
図４は、本発明の実施例１に用いて好適なプリント基板の実施形態２の平面図であり、配線は省略してある。本実施形態の特徴は、図３の実施形態の構造に加えて、スリット１２２１〜１２２４を設置したことである。支持部１２１１〜１２１４からプリント基板１０２に合流する合流部１５０１〜１５０４が、より曲がり易くなっている。その結果、プリント基板１０２の変位が大きくなる。そのため、図１，２の支持体１０３１，１０３２にかかる応力が小さくなり、蓋板１０５の変形が少なくなり、割れることがなくなる。また、この場合は、前述の制御端子１０４、１０７１，１０７２には、図１，２のように、ベンド構造を採用することが好ましい。
図５は、本発明の実施例１に用いて好適なプリント基板の実施形態３の平面図であり、配線は省略してある。本実施形態の特徴は、支持部１２１１〜１２１４からプリント基板１０２へ至る連絡部１２３１〜１２３４を、スリット１２２１〜１２２４により絞ったことである。支持部１２１１〜１２１４からプリント基板１０２へ至る連絡部１２３１〜１２３４が、図４の実施形態２よりもさらに曲がり易くなっている。その結果、プリント基板１０２の変位を大きくできる上に、面積を小さくできるため、プリント基板１０２にかかる荷重が小さくなる。その結果、図１，２の支持体１０３１，１０３２にかかる応力が小さくなり、蓋板１０５の変形が少なくなり、蓋板１０５はさらに割れにくくなる。また、この場合は、前述の制御端子１０４、１０７１，１０７２には、図１，２のように、ベンド構造を採用することが好ましい。
図６は、本発明の実施例２による半導体パワーモジュールの断面模式図である。本実施例の特徴は、制御端子接続用の導体１１５からプリント基板１０２上の配線パターンの接続に、ボンディングワイヤ１１８１，１１８２を使ったことにある。また、プリント基板１０２上の配線パターンから制御端子１１６への接続にボンディングワイヤ１１７を使ったことである。
本実施例は、プリント基板１０２の変位が大きい場合において、パワーサイクルでの半導体パワーモジュールの信頼性向上に効果がある。
図７は、本発明による半導体パワーモジュールに用いて好適なプリント基板の実施形態４の平面図である。この実施形態を説明する前に、図８と図９を用いて、プリント基板の幅ａと、プリント基板１０２の下方のシリコーンゲルの充填深さｂ、並びにプリント基板にかかる荷重Ｆｃの関係を説明する。
図８は、プリント基板の幅ａ、シリコーンゲルの充填深さｂ、およびプリント基板にかかる荷重Ｆｃの定義を示す図で、図８（Ａ）はモジュールの断面図、図８（Ｂ）はプリント基板の上面図である。
図９は、プリント基板の幅ａとシリコーンゲルの充填深さｂの比（ａ／ｂ）に対する荷重Ｆｃの関係を示すグラフであり、ａ／ｂ＝１のときの荷重Ｆｃを１として、荷重Ｆｃは規格化してある。
図９に示すように、荷重Ｆｃは、シリコーンゲル１０１の充填深さｂに比べてプリント基板１０２の幅ａが狭くなると、減少し始める。すなわち、荷重Ｆｃは、ａ／ｂ＝１以下になると、それまでａ／ｂ＝１より上にて示していた比例関係から外れて、減少し始める臨界性があることを発明者らは見出した。
図７に戻ると、上記の特性を利用した本発明のプリント基板の実施形態４を平面図で示している。この実施形態４の特徴は、プリント基板を１０２Ｐおよび１０２Ｎに分割し、これらプリント基板１０２Ｐおよび１０２Ｎの幅を、それぞれａ／ｂ＝１以下となるように設定したことである。この場合、プリント基板にかかる荷重Ｆｃが小さく、蓋板１０５の変位変形が小さいため、蓋板１０５は、さらに割れにくくなる。
更に、本実施形態では、プリント基板を１０２Ｐと１０２Ｎの２つに分けて、それぞれに接続部１２０Ｐと１１９Ｐを結ぶ配線１２４Ｐ、および接続部１２０Ｎと１１９Ｎを結ぶ配線１２４Ｎを設けている。導電性の汚染物質が付着したプリント基板上の異なる配線に高電圧を印加すると、プリント基板表面を経路とする放電が起こる恐れがある。本実施形態によれば、配線１２４Ｐと配線１２４Ｎとの間に、高電圧が印加されても、プリント基板表面の放電経路そのものがないため、耐圧劣化を防止できる。
図１０は、本発明を適用し得る２素子一体型パワー半導体モジュールの回路構成図である。本モジュールは、Ｐ側およびＮ側のパワースイッチング素子２１，２２が直列に接続されており、その間には高電圧がかかる構成になっている。それぞれのスイッチング素子は内蔵ダイオードを備え、図中のＰ、Ｎ、Ｏは大電流を通電する主電極であり、ＧＰ，ＥＰおよびＧＮ，ＥＮはスイッチング制御端子である。
図１１は、図１０の半導体パワーモジュールに好適な本発明によるプリント基板の実施形態５の平面図である。図１０のＰ側のパワー素子２１を制御する制御配線３００Ｇと３００Ｅとをパターニングしたプリント基板１０２Ｐと、Ｎ側のパワー素子２２を制御する制御配線であるゲート配線４００Ｇとエミッタ配線４００Ｅをパターニングしたプリント基板１０２Ｎに分離している。動作状態において、プリント基板１０２Ｐ上の配線とプリント基板１０２Ｎ上の配線の間には高電圧が印加されるが、プリント基板表面を伝った放電経路がないため、耐電圧劣化を防止できる。パワー半導体チップの３００Ｇと３００Ｅ、および４００Ｇと４００Ｅは、プリント基板の同一面上にパターニングしても良いし、表裏などの異なる面にパターニングしてもよい。３００Ｇと３００Ｅの配線を表裏、４００Ｇと４００Ｅの配線を表裏の異なる面にそれぞれパターニングした場合には、相互インダクタンスが低減するために好ましい。
更に、プリント基板の幅aと、プリント基板の下方のシリコーンゲルの充填深さｂの比ａ／ｂ＝１以下となるようにしてもよい。こうすることで、シリコーンゲルから受けるプリント基板にかかる荷重Ｆｃを低減し、蓋板１０５が割れにくく、汚染を起因とする特性変動を防止できる。
この構造のプリント基板を、図１０に示す２素子一体型の半導体パワーモジュールの制御配線として採用することで、特性変動が少なく、耐電圧劣化の少ない高信頼半導体パワーモジュールを構成できる。
図１２は、本発明の実施例を適用し得る６素子一体型パワー半導体モジュールの回路構成図である。本モジュールは、Ｐ側、Ｎ側のパワー素子２１１〜２１３，２２１〜２２３間に加えて、Ｕ相〜Ｗ相の相間に高電圧がかかる構成になっている。図中のＰ、Ｎ、Ｏは、大電流を通電する主電極であり、Ｇ、Ｅはパワー素子を制御する信号を伝達する制御端子である。これらの電極や端子には、交流Ｕ〜Ｗ相および直流Ｐ，Ｎ極に対応する添字を付けている。
図１３は、図１２の半導体パワーモジュールに好適な本発明によるプリント基板の実施形態６の平面図である。１２５Ｕ、１２５Ｖ、１２５Ｗは、それぞれＵ相、Ｖ相、Ｗ相の制御配線をパターニングしたプリント基板である。本実施形態６の特徴は、Ｕ相、Ｖ相、Ｗ相のプリント基板１２５Ｕ、１２５Ｖ、１２５Ｗを分離したことである。動作状態において、このプリント基板１２５Ｕ、１２５Ｖ、１２５Ｗの間には高電圧が印加されるが、プリント基板表面の放電経路がないため、耐電圧劣化を防止できる。
また、プリント基板の幅aとシリコーンゲルの充填深さｂの比ａ／ｂ＝１以下となるようにしてもよい。こうすることで、シリコーンゲルから受けるプリント基板にかかる荷重Ｆｃを低減させ、蓋板１０５が割れにくくなり、汚染を起因とする特性変動を防止できる。
この構造のプリント基板を、図１２に示す６素子一体型の半導体パワーモジュールの制御配線として採用すれば、特性変動が少なく、耐電圧劣化の少ない高信頼半導体パワーモジュールを構成できる。この実施例は、インバータ／コンバータ両システムとして広く応用することが可能である。次に、インバータシステムとしての応用例を説明する。
図１４は、本発明の実施例を適用し得る交流モータの可変速駆動装置の構成図である。直流電源１４１から給電された電力変換装置の一つであるインバータ装置１４２は、制御装置（ゲートドライバ）１４３，１４４の制御の下で、三相誘導電動機１４５に可変電圧・可変周波数の三相交流を供給する。ここで、インバータ装置１４２として、図１２および図１３に示した本発明の実施例を適用した例であり、本発明の実施例による半導体パワーモジュールを用いることにより、信頼性の高いインバータ装置を実現できる。
本発明の実施例を応用した電力変換装置を使用することにより、例えば、電力を動力源とする車両駆動装置等の高信頼化が可能である。特に、図１２の６素子一体型半導体パワーモジュールを使用することで、インバータ装置１４２の小型軽量化、ひいては車両駆動装置等の軽量化が可能である。
図１５は、本発明の実施例３による半導体パワーモジュールの断面模式図である。本実施例３の特徴は、支持体１０３１，１０３２の一部また全部を１０３１１，１０３２１のように細く形成し、それをガイドレールとして、プリント基板１０２が上下に動けるようにしたことである。すなわち、プリント基板１０２を、支持体１０３１，１０３２によって、支持体の長手方向に移動可能に支持している。したがって、シリコーンゲル１０１の膨張／収縮に連動して、プリント基板１０２が上下するが、その変位を支持体１０３１，１０３２に伝えないため、蓋板１０５の変位が少なくなり、その割れを防止できる。
図１６は、本発明の実施例４による半導体パワーモジュールの一部断面模式図である。プリント基板１０２の下方のシリコーンゲル１０１の充填深さｂと、プリント基板１０２の端部とケース５００の内壁の距離ｄ、および、プリント基板１０２の上方に向かってかかる荷重Fｃの定義を示している。この実施例４につき、図１７を参照して説明する。
図１７は、プリント基板１０２の端部とケース内壁の距離ｄと、シリコーンゲルの充填深さｂの比（ｄ／ｂ）に対する荷重Ｆｃの関係を示すグラフである。比ｄ／ｂ＝１のときの荷重Ｆｃを１として、荷重Ｆｃは規格化してある。
図１７に示すように、荷重Ｆｃは、ｄ／ｂ＝１以下になると、それまでｄ／ｂ＝１以上での一定値から外れて、上昇し始める臨界性があることを発明者らは見出した。プリント基板１０２の端部とケース５００の内壁の距離ｄを決める際には、図１７に示すように、プリント基板１０２の下方のシリコーンゲル１０１の充填深さｂより長くする。これにより、プリント基板１０２の上方に向かってかかる荷重Ｆｃを、ほぼ一定値に保つことができ、蓋板１０５の割れを防止するために好ましい。
本発明の実施例１による半導体パワーモジュールの断面模式図。 ヒートサイクル付与後の図１の効果を説明するパワーモジュール断面図。 本発明の実施例１に用いて好適なプリント基板の実施形態１の平面図。 本発明の実施例１に用いて好適なプリント基板の実施形態２の平面図。 本発明の実施例１に用いて好適なプリント基板の実施形態３の平面図。 本発明の実施例２による半導体パワーモジュールの断面模式図。 本発明のパワーモジュールに好適なプリント基板の実施形態４の平面図。 本発明の半導体パワーモジュール内にあるプリント基板下のシリコーンゲルの充填深さとプリント基板の幅、およびプリント基板のゲルから受ける力の模式説明図。 本発明の半導体パワーモジュール内にある、プリント基板下のシリコーンゲルの充填深さに対するプリント基板の幅の比と、プリント基板のゲルから受ける力の関係図。 本発明を適用し得る２素子一体型パワー半導体モジュールの回路構成図。 図１０に好適な本発明によるプリント基板の実施形態５の平面図。 本発明を適用し得る６素子一体型パワー半導体モジュールの回路構成図。 図１２に好適な本発明によるプリント基板の実施形態６の平面図。 本発明の実施例を適用し得る交流モータの可変速駆動装置の構成図。 本発明の実施例３による半導体パワーモジュールの断面模式図。 本発明の実施例４による半導体パワーモジュールの一部断面模式図。 プリント基板１０２の端部とケース内壁の距離ｄと、プリント基板下方のシリコーンゲルの充填深さｂの比（ｄ／ｂ）に対する荷重Ｆｃの関係を示すグラフ。 特許文献１に開示された従来の半導体パワーモジュールを示す断面図。
符号の説明
１０１…シリコーンゲル、１０２…プリント基板、１０３１，１０３２…支持体、１０４…ベンド構造を持った制御端子、５００…ケース、１０５…ケースの蓋板、１０７１，１０７２…ベンド構造を持った制御端子、１０８…ベース、１０９…ボンディングワイヤ、１１０…制御端子接続用の導体、１１１…ダイオードチップ、１１２…主端子接続用の導体、１１３…ＩＧＢＴチップ、１１４…絶縁基板、１１５…制御端子接続用の導体、１１９１，１１９２…プリント基板配線の接続部、１２０…プリント基板配線の接続部、１２１１，１２１２…支持体によるプリント基板の支持部、１３０…ワイヤ、１４２…インバータ装置。

Claims (24)

  1. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板を、前記シリコーンゲルの体積変動に伴って変形可能とし、前記シリコーンゲルから受ける応力を前記プリント基板にて吸収する構造としたことを特徴とする半導体パワーモジュール。
  2. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板の全面または一部の弾性係数を、前記蓋板の弾性係数よりも小さくしたことを特徴とする半導体パワーモジュール。
  3. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板の全面または一部の厚さを、前記蓋板の厚さよりも薄くしたことを特徴とする半導体パワーモジュール。
  4. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板の材質をガラスエポキシＦＲ４とし、この基板の厚さを２ｍｍ以下に形成したことを特徴とする半導体パワーモジュール。
  5. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体とを備え、シリコーンゲルを充填した半導体パワーモジュールにおいて、前記プリント基板をフレキシブルプリント回路フィルムで形成したことを特徴とする半導体パワーモジュール。
  6. 請求項１〜５のいずれかにおいて、プリント基板の幅をａ、前記プリント基板の下方のシリコーンゲル充填深さをｂとしたとき、ａ／ｂ≦１に設定したことを特徴とする半導体パワーモジュール。
  7. 請求項１〜６のいずれかにおいて、前記プリント基板の表裏にそれぞれ、前記パワー半導体チップのゲート配線とエミッタ配線を施したことを特徴とする半導体パワーモジュール。
  8. 請求項１〜７のいずれかにおいて、相互の配線間に高電圧がかかる２つの配線を、別々のプリント基板に配線したことを特徴とする半導体パワーモジュール。
  9. 請求項１〜８のいずれかにおいて、前記プリント基板の下方のシリコーンゲルの充填深さをｂ、前記プリント基板の端部からケース側壁までの距離をｄとするとき、ｄ／ｂ≦１としたことを特徴とする半導体パワーモジュール。
  10. 請求項１〜９のいずれかにおいて、前記プリント基板を、前記支持体によって、支持体の長手方向に移動可能に支持したことを特徴とする半導体パワーモジュール。
  11. 請求項１〜１０のいずれかにおいて、前記プリント基板からの配線をボンディングワイヤとしたことを特徴とする半導体パワーモジュール。
  12. 請求項１〜１１のいずれかにおいて、前記パワー半導体チップとして、２またはその倍数の半導体スイッチング素子を搭載したことを特徴とする半導体パワーモジュール。
  13. 複数の半導体スイッチング素子から構成されるインバータ、コンバータシステムにおいて、請求項１〜１２のいずれかの半導体パワーモジュールを備えたことを特徴とするインバータ、コンバータシステム。
  14. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体を設け、シリコーンゲルを充填する半導体パワーモジュールの製法において、前記プリント基板の全面または一部の弾性係数を、前記蓋板の弾性係数よりも小さく選定することを特徴とする半導体パワーモジュールの製法。
  15. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体を設け、シリコーンゲルを充填する半導体パワーモジュールの製法において、前記プリント基板の全面または一部の厚さを、前記蓋板の厚さよりも薄く形成することを特徴とする半導体パワーモジュールの製法。
  16. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体を設け、シリコーンゲルを充填する半導体パワーモジュールの製法において、前記プリント基板の材質をガラスエポキシＦＲ４とし、この基板の厚さを２ｍｍ以下に形成することを特徴とする半導体パワーモジュールの製法。
  17. 外周部にケースを有するベースの上面にパワー半導体チップを含むパワー回路部を配置し、前記パワー回路部の上方に間隔を置いて回路部品を搭載したプリント基板を配置し、このプリント基板と前記ケースの上部の蓋板とを結ぶ支持体を設け、シリコーンゲルを充填する半導体パワーモジュールの製法において、前記プリント基板をフレキシブルプリント回路フィルムで形成することを特徴とする半導体パワーモジュールの製法。
  18. 請求項１４〜１７のいずれかにおいて、前記プリント基板の幅をａ、前記プリント基板の下方のシリコーンゲルの充填深さをｂとしたとき、ａ／ｂ≦１に設定することを特徴とする半導体パワーモジュールの製法。
  19. 請求項１４〜１８のいずれかにおいて、前記プリント基板の表裏にそれぞれ、前記パワー半導体チップのゲート配線とエミッタ配線を施すことを特徴とする半導体パワーモジュールの製法。
  20. 請求項１４〜１９のいずれかにおいて、相互の配線間に高電圧がかかる２つの配線を、別々のプリント基板に配線することを特徴とする半導体パワーモジュールの製法。
  21. 請求項１４〜２０のいずれかにおいて、前記プリント基板の下方のシリコーンゲルの充填深さをｂ、前記プリント基板の端部からケース側壁までの距離をｄとするとき、ｄ／ｂ≦１とすることを特徴とする半導体パワーモジュールの製法。
  22. 請求項１４〜２１のいずれかにおいて、前記プリント基板を、前記支持体によって、支持体の長手方向に移動可能に支持することを特徴とする半導体パワーモジュールの製法。
  23. 請求項１４〜２２のいずれかにおいて、前記プリント基板からの配線をボンディングワイヤとすることを特徴とする半導体パワーモジュールの製法。
  24. 請求項１４〜２３のいずれかにおいて、前記パワー半導体チップとして、２またはその倍数の半導体スイッチング素子を搭載することを特徴とする半導体パワーモジュールの製法。
JP2006167267A 2006-06-16 2006-06-16 半導体パワーモジュールおよびその製法 Active JP4365388B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006167267A JP4365388B2 (ja) 2006-06-16 2006-06-16 半導体パワーモジュールおよびその製法
EP07011562.1A EP1868242B1 (en) 2006-06-16 2007-06-13 Power semiconductor module and fabrication method thereof
EP10002938.8A EP2221870B1 (en) 2006-06-16 2007-06-13 Power semiconductor module and fabrication method thereof
US11/762,276 US8283763B2 (en) 2006-06-16 2007-06-13 Power semiconductor module and fabrication method thereof
US12/732,238 US8304889B2 (en) 2006-06-16 2010-03-26 Power semiconductor module and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167267A JP4365388B2 (ja) 2006-06-16 2006-06-16 半導体パワーモジュールおよびその製法

Publications (2)

Publication Number Publication Date
JP2007335719A true JP2007335719A (ja) 2007-12-27
JP4365388B2 JP4365388B2 (ja) 2009-11-18

Family

ID=38687456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167267A Active JP4365388B2 (ja) 2006-06-16 2006-06-16 半導体パワーモジュールおよびその製法

Country Status (3)

Country Link
US (2) US8283763B2 (ja)
EP (2) EP2221870B1 (ja)
JP (1) JP4365388B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093033A (ja) * 2008-10-07 2010-04-22 Toshiba Corp 半導体装置及びその製造方法
JP2011077311A (ja) * 2009-09-30 2011-04-14 Nichicon Corp 樹脂封止型モジュール
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置
JP2015026724A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 半導体モジュール
JP2016082110A (ja) * 2014-10-20 2016-05-16 ローム株式会社 ゲートドライバユニットおよびパワーモジュール
JP2017028020A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 コンバータ装置およびコンバータ装置製造方法
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
WO2018207279A1 (ja) * 2017-05-10 2018-11-15 三菱電機株式会社 半導体装置、及び、その製造方法、並びに、電力変換装置、及び、移動体
CN112864140A (zh) * 2020-12-31 2021-05-28 西安交通大学 一种新型耐高温SiC MOSFET半桥多层封装结构

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP5113815B2 (ja) * 2009-09-18 2013-01-09 株式会社東芝 パワーモジュール
DE102010039277A1 (de) * 2010-08-12 2012-02-16 Endress + Hauser Gmbh + Co. Kg Leiterplatte und elektronisches Gerät mit einer solchen Leiterplatte
GB2487185B (en) * 2011-01-05 2015-06-03 Penny & Giles Controls Ltd Power Switching Circuitry
DE102011075031A1 (de) * 2011-04-29 2012-10-31 Endress + Hauser Gmbh + Co. Kg Leiterplatte und elektronisches Gerät mit einer solchen Leiterplatte
WO2015007507A1 (en) 2013-07-15 2015-01-22 Abb Technology Ag Power semiconductor module
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9231327B1 (en) 2013-08-27 2016-01-05 Flextronics Ap, Llc Electronic circuit slidable interconnect
US9674949B1 (en) 2013-08-27 2017-06-06 Flextronics Ap, Llc Method of making stretchable interconnect using magnet wires
US10015880B1 (en) 2013-12-09 2018-07-03 Multek Technologies Ltd. Rip stop on flex and rigid flex circuits
US9338915B1 (en) 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
JP6382097B2 (ja) 2014-12-24 2018-08-29 株式会社 日立パワーデバイス 半導体パワーモジュールおよびそれを用いた電力変換装置
JP7132953B2 (ja) 2017-06-07 2022-09-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
FR3068841B1 (fr) * 2017-07-07 2019-08-23 Alstom Transport Technologies Dispositif de commutation electrique et coffre de traction electrique associe
EP4345884A1 (en) * 2022-09-30 2024-04-03 Infineon Technologies AG Power semiconductor module arrangement and printed circuit board for a power semiconductor module arrangement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160339A (ja) * 1991-12-10 1993-06-25 Fuji Electric Co Ltd 半導体装置の内部配線構造
JPH065847A (ja) * 1992-06-17 1994-01-14 Mitsubishi Electric Corp 半導体パワーモジュール
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP2003060158A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756195A (en) * 1986-11-24 1988-07-12 Itt Aerospace Optical A Division Of Itt Corporation Modulus of elasticity tester apparatus particularly adapted for testing compliant materials
DE19649798A1 (de) 1996-12-02 1998-06-04 Abb Research Ltd Leistungshalbleitermodul
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
DE19852355A1 (de) 1998-11-13 1999-12-16 Bosch Gmbh Robert Schaltungsanordnung
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
US6424033B1 (en) 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160339A (ja) * 1991-12-10 1993-06-25 Fuji Electric Co Ltd 半導体装置の内部配線構造
JPH065847A (ja) * 1992-06-17 1994-01-14 Mitsubishi Electric Corp 半導体パワーモジュール
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP2003060158A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 電力用半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093033A (ja) * 2008-10-07 2010-04-22 Toshiba Corp 半導体装置及びその製造方法
JP2011077311A (ja) * 2009-09-30 2011-04-14 Nichicon Corp 樹脂封止型モジュール
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
JP2014204006A (ja) * 2013-04-05 2014-10-27 三菱電機株式会社 電力用半導体装置
JP2015026724A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 半導体モジュール
US9899345B2 (en) 2014-01-27 2018-02-20 Mitsubishi Electric Cooperation Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP2016082110A (ja) * 2014-10-20 2016-05-16 ローム株式会社 ゲートドライバユニットおよびパワーモジュール
JP2017028020A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 コンバータ装置およびコンバータ装置製造方法
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
WO2018207279A1 (ja) * 2017-05-10 2018-11-15 三菱電機株式会社 半導体装置、及び、その製造方法、並びに、電力変換装置、及び、移動体
JPWO2018207279A1 (ja) * 2017-05-10 2019-07-25 三菱電機株式会社 半導体装置、及び、その製造方法、並びに、電力変換装置、及び、移動体
CN112864140A (zh) * 2020-12-31 2021-05-28 西安交通大学 一种新型耐高温SiC MOSFET半桥多层封装结构

Also Published As

Publication number Publication date
US20070290305A1 (en) 2007-12-20
JP4365388B2 (ja) 2009-11-18
EP1868242A3 (en) 2009-02-18
EP1868242A2 (en) 2007-12-19
EP1868242B1 (en) 2014-10-08
EP2221870A3 (en) 2011-03-09
EP2221870A2 (en) 2010-08-25
US20100176505A1 (en) 2010-07-15
EP2221870B1 (en) 2018-03-14
US8283763B2 (en) 2012-10-09
US8304889B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
JP4365388B2 (ja) 半導体パワーモジュールおよびその製法
JP5212417B2 (ja) パワー半導体モジュール
US8441117B2 (en) Semiconductor device
JP5168866B2 (ja) パワー半導体モジュール
JP4660214B2 (ja) 電力用半導体装置
US8040707B2 (en) Power converter
JP5090063B2 (ja) パワー半導体モジュール
JP2006253516A (ja) パワー半導体装置
JP6226068B2 (ja) 半導体装置
US20130105955A1 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
JP2010283053A (ja) 半導体装置及びその製造方法
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
EP2099121B1 (en) Power converter apparatus
JP2009283567A (ja) 半導体装置
US10804186B2 (en) Semiconductor module and power converter
WO2019176199A1 (ja) 半導体パワーモジュールおよび電力変換装置
WO2013105456A1 (ja) 回路基板および電子デバイス
JP5062029B2 (ja) 半導体装置
JP4246040B2 (ja) 半導体装置の実装体
JP2017135144A (ja) 半導体モジュール
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4365388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350