JP2009283567A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009283567A
JP2009283567A JP2008132267A JP2008132267A JP2009283567A JP 2009283567 A JP2009283567 A JP 2009283567A JP 2008132267 A JP2008132267 A JP 2008132267A JP 2008132267 A JP2008132267 A JP 2008132267A JP 2009283567 A JP2009283567 A JP 2009283567A
Authority
JP
Japan
Prior art keywords
wiring member
terminal
electrode wiring
main body
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008132267A
Other languages
English (en)
Other versions
JP5092892B2 (ja
Inventor
Toshiaki Nagase
俊昭 長瀬
Jun Ishikawa
純 石川
Kazuyoshi Konya
一善 紺谷
Toshishige Fukatsu
利成 深津
Hiroyuki Onishi
宏幸 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2008132267A priority Critical patent/JP5092892B2/ja
Priority to EP09154214.2A priority patent/EP2099121B1/en
Priority to US12/397,151 priority patent/US8018730B2/en
Publication of JP2009283567A publication Critical patent/JP2009283567A/ja
Application granted granted Critical
Publication of JP5092892B2 publication Critical patent/JP5092892B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

【課題】必要な電流容量を持つ板厚と、端子部の曲げ加工のし易さとを備え、かつ配線のインダクタンスを低減することができる配線部材を備えた半導体装置を提供する。
【解決手段】半導体装置は、板状導体で形成されるとともに複数の端子部27ａ，28ａを有する正極用配線部材27及び負極用配線部材28が相互に電気的に絶縁された状態で近接して平行に配置されている。端子部27ａ，28ａは、本体部27Ａ，28Ａに対してアングル状となるように屈曲形成された屈曲部27ｃ，28ｃを有するとともに先端側に本体部27Ａ，28Ａに対して平行に延びる接合部27ｂ，28ｂを有し、かつ厚みが本体部27Ａ，28Ａの厚みより薄く形成されている。屈曲部27ｃ，28ｃは、板厚の薄い部分に形成されている。正極用配線部材27及び負極用配線部材28は、段差のない面が対向するように配置されている。接合部27ｂ，28ｂは、回路パターンに超音波接合で接合されている。
【選択図】図４

Description

本発明は、半導体装置に係り、詳しくは板状の正極用配線部材及び板状の負極用配線部材が相互に電気的に絶縁された状態で近接して平行に配置された半導体装置に関する。
半導体回路によって直流を交流に変換する半導体装置（パワー半導体モジュール）や、前記パワー半導体モジュールと直流平滑回路を構成するコンデンサモジュールとを備えた電力変換装置（インバータ装置）においては、配線のインダクタンスを低減することが必要である。
従来、板状の配線部材を有する半導体装置において、プラス側端子間を接続する板状の配線部材と、マイナス側端子間を接続する板状の配線部材とを相互に電気的に絶縁された状態で近接して平行に配置する構成が提案されている。板状の配線部材を使用するのは、大きな電流が支障無く流れるようにするためである。そして、一般に板状の配線部材を使用する場合、図７に示すように、配線部材５１，５２の本体部５１Ａ，５２Ａ及び端子部５１ａ，５２ａは同じ厚みに形成されている。
端子と絶縁基板上の回路とを接続するハンダ部分の信頼性を向上したパワー半導体装置として、端子を絶縁基板上の金属回路に接合する部分の厚さを、端子に主電流が通流する他の部分より薄くした構成が提案されている（特許文献１参照。）。特許文献１には図８に示すように、半導体素子６１と、絶縁基板６２上の金属箔回路６３との間を金属端子６４で接続する構成が開示されている。半導体素子６１と金属端子６４とはハンダ層６５を介して接合され、金属箔回路６３と金属端子６４とはハンダ層６６を介して接合されている。金属端子６４の半導体素子６１側の厚さｔ３を図８に示す部分の厚さｔ４より薄くしている。金属箔回路６３側の厚さも同様に薄くしてもよい旨も記載されている。
特開２００６−２５３５１６号公報
配線部材に電流が流れたときの温度上昇を抑制するため、配線部材に十分な電流容量（必要な電流容量）を持たせるためには板厚を厚くする必要がある。一方、端子部の曲げ加工を容易に行うためや、端子部の接合部の回路パターンへの接合を超音波接合で行うためには、端子部の板厚を薄くする必要がある。また、配線インダクタンスを低減するためには２枚の配線部材の間隔を小さく（狭く）する必要がある。そのため、配線部材の板厚を一定にした構成では、これらの要求を満たすことができない。特許文献１には、端子の接合部の厚さを他の部分の厚さより薄くすることが開示されている。しかし、特許文献１の構成は、端子の接合部にかかる応力の低減を目的としており、電流容量の確保、曲げ加工や超音波接合の容易さ、あるいは配線インダクタンスの低減等に関しては何ら記載されていない。
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は、必要な電流容量を持つ板厚と、端子部の曲げ加工のし易さとを備え、かつ配線のインダクタンスを低減することができる配線部材を備えた半導体装置を提供することにある。
前記の目的を達成するため、請求項１に記載の発明は、板状導体で形成されるとともに複数の端子部を有する正極用配線部材及び負極用配線部材が相互に電気的に絶縁された状態で近接して平行に配置された半導体装置である。そして、前記端子部は、本体部に対してアングル状となるように屈曲形成された屈曲部を有するとともに先端側に前記本体部に対して平行に延びる接合部を有し、かつ厚みが前記本体部の厚みより薄く形成されている。ここで、「アングル状」とは、屈曲部を挟む２つの板部が直角状に配置される状態を意味する。
板状導体製の正極用配線部材及び負極用配線部材が使用されるのは、要求される電流を正極用配線部材及び負極用配線部材に支障なく流すことができるように両配線部材に十分な電流容量を持たせるためである。しかし、配線部材の本体部及び端子部を同じ厚さに形成した場合は、必要な電流容量を確保するために板厚を厚くすると、端子部の曲げ加工が難しくなる。この発明では、端子部は、本体部に対してアングル状となるように屈曲形成された屈曲部を有するとともに先端側に本体部に対して平行に延びる接合部を有し、かつ厚みが本体部の厚みより薄く形成されている。したがって、本体部の厚みを、必要な電流容量を確保するために十分な厚みにしても、端子部の曲げ加工を容易に行うことができる。
請求項２に記載の発明は、請求項１に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、段差のない面が対向するように配置されている。この発明では、正極用配線部材及び負極用配線部材は、端子部の部分においても相互に絶縁された状態で近接して平行に配置することが可能になり、正極用配線部材及び負極用配線部材を段差のない面と段差のある面とが対向するように配置する場合に比べて配線インダクタンスを低減することができる。
請求項３に記載の発明は、請求項１に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、段差のない面と段差のある面とが対向するように配置されている。この発明では、端子部の屈曲部の曲げ方向が正極用配線部材及び負極用配線部材で同じに形成されるため、端子部の屈曲部の曲げ方向を異なるように加工する場合に比べて加工が容易になる。
請求項４に記載の発明は、請求項１〜請求項３のいずれか一項に記載の発明において、前記屈曲部は、板厚の薄い部分に形成されている。屈曲部は板厚の厚い部分と板厚の薄い部分との境界部に形成することもできる。しかし、この発明では、屈曲部は板厚の薄い部分に形成されるため、境界部に形成するのに比べて曲げ加工が容易になる。また、屈曲部は板厚の薄い部分に形成されるため屈曲部の曲率半径を小さくすることができ、端子部が本体部の幅方向に突出する長さを短くできるため、省スペース化を図ることができる。
請求項５に記載の発明は、請求項１〜請求項４のいずれか一項に記載の発明において、前記接合部は、回路パターンに超音波接合で接合されている。半導体装置によっては、配線部材の接合部を回路パターンに接合する際に周囲に存在する他の部品に悪影響を与えないために、接合時における発熱量を少なくしたい場合がある。この発明では、超音波接合で接合部の接合を行うことにより、半田付けで接合部の接合を行うより発熱量を少なくすることができる。
本発明によれば、必要な電流容量を持つ板厚と、端子部の曲げ加工のし易さとを備え、かつ配線のインダクタンスを低減することができる配線部材を備えた半導体装置を提供することができる。
以下、本発明を３相用のインバータ装置に具体化した一実施形態を図１〜図５にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図１（ａ）に示すように、インバータ装置１１は、６個の半導体チップとしてのスイッチング素子Ｑ１〜Ｑ６を有するインバータ回路１２を備えている。各スイッチング素子Ｑ１〜Ｑ６には、ＭＯＳＦＥＴ（metal oxide semiconductor 電界効果トランジスタ）が使用されている。インバータ回路１２は、第１及び第２のスイッチング素子Ｑ１，Ｑ２、第３及び第４のスイッチング素子Ｑ３，Ｑ４、第５及び第６のスイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び各第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５に接続されたダイオードＤ１，Ｄ３，Ｄ５の組はそれぞれ上アームと呼ばれる。また、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６及び第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６に接続されたダイオードＤ２，Ｄ４，Ｄ６の組はそれぞれ下アームと呼ばれる。
第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインが、配線１３を介して電源入力用のプラス入力端子１４に接続され、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６が、配線１５を介して電源入力用のマイナス入力端子１６に接続されている。配線１３及び配線１５間にはコンデンサ１７が複数並列に接続されている。この実施形態ではコンデンサ１７として電解コンデンサが使用され、コンデンサ１７の正極（プラス）端子が配線１３に接続され、コンデンサ１７の負極（マイナス）端子が配線１５に接続されている。
スイッチング素子Ｑ１，Ｑ２の間の接合点はＵ相端子Ｕに、スイッチング素子Ｑ３，Ｑ４の間の接合点はＶ相端子Ｖに、スイッチング素子Ｑ５，Ｑ６の間の接合点はＷ相端子Ｗに、それぞれ接続されている。各スイッチング素子Ｑ１〜Ｑ６のゲートは駆動信号入力端子Ｇ１〜Ｇ６に接続されている。各スイッチング素子Ｑ１〜Ｑ６のソースは信号端子Ｓ１〜Ｓ６に接続されている。図１（ａ）では各上アーム及び各下アームがそれぞれ、１個のスイッチング素子及び１個のダイオードで示されているが、各アームは、図１（ｂ）に示すように、スイッチング素子ＱとダイオードＤの組が複数並列に接続された構成になっている。この実施形態では各アームはそれぞれ４組のスイッチング素子Ｑ及びダイオードＤで構成されている。
次にインバータ装置１１の構造を説明する。
図２〜図４に示すように、インバータ装置１１は、銅製の金属ベース２０と、絶縁基板としてのセラミック基板２１とで構成された基板２２上に半導体チップ２３が実装されている。半導体チップ２３は、１個のスイッチング素子（ＭＯＳＦＥＴ）及び１個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ２３は、図１（ｂ）に示される一つのスイッチング素子Ｑ及び一つのダイオードＤを備えたデバイスとなる。
セラミック基板２１は、表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを有し、裏面にセラミック基板２１と金属ベース２０とを接合する接合層として機能する金属板２５（図４に図示）を有するセラミック板２６で構成されている。セラミック板２６は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄ及び金属板２５は、例えば、アルミニウムや銅等で形成されている。セラミック基板２１は、金属板２５を介して半田（図示せず）で金属ベース２０に接合されている。以下、この明細書では、金属ベース２０をインバータ装置１１の底部（下部）として説明する。
回路パターン２４ａはゲート信号用の回路パターン、回路パターン２４ｂはドレイン用の回路パターン、回路パターン２４ｃはソース用の回路パターン、回路パターン２４ｄはソース信号用の回路パターンである。各回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄは帯状に形成されている。半導体チップ２３は、ドレイン用の回路パターン２４ｂ上に半田で接合されている。図５に示すように、半導体チップ２３は、ゲートとゲート信号用の回路パターン２４ａとの間、ソースとソース用の回路パターン２４ｃとの間及びソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続されている。
金属ベース２０はほぼ矩形状に形成され、セラミック基板２１も矩形状に形成されている。セラミック基板２１は１２個設けられ、長手方向が金属ベース２０の長手方向と直交する状態で各列６個となるように２列、６行に配置されている。そして、各行の２個のセラミック基板２１上に配置された半導体チップ２３がインバータ回路１２の各アームを構成する。この実施形態では、半導体チップ２３は、各セラミック基板２１上に２個ずつ実装されており、４個の半導体チップ２３がそれぞれ１つのアームを構成する。
基板２２の上方には配線部材として板状導体で形成された正極用配線部材２７及び負極用配線部材２８が、基板２２と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。正極用配線部材２７及び負極用配線部材２８の間には、両者の電気的絶縁性を確保するための絶縁部材２９（図４（ｂ）に図示）が配置されている。この実施形態では、正極用配線部材２７の上方に負極用配線部材２８が配置されている。負極用配線部材２８上には、複数（この実施形態では４個）のコンデンサ１７が図示しない正極端子及び負極端子が下向きになる状態で配置されている。正極用配線部材２７は図１（ａ）における配線１３を、負極用配線部材２８は図１（ａ）における配線１５をそれぞれ構成する。
正極用配線部材２７及び負極用配線部材２８は、それぞれ本体部２７Ａ，２８Ａの幅方向の両端部に端子部２７ａ，２８ａが複数（この実施形態では３対６個）形成されている。端子部２７ａ，２８ａは、本体部２７Ａ，２８Ａに対して基板２２側に向かってアングル状となるように屈曲形成された屈曲部２７ｃ，２８ｃを有し、先端側に本体部２７Ａ，２８Ａに対して平行に延びる接合部２７ｂ，２８ｂを有し、かつ厚みが本体部２７Ａ，２８Ａの厚みより薄く形成されている。即ち、端子部２７ａ，２８ａは、本体部２７Ａ，２８Ａに対してアングル状となるように屈曲形成された屈曲部２７ｃ，２８ｃを有し、端子部２７ａ，２８ａに形成された屈曲部２７ｃ，２８ｃ等は、板厚の薄い部分に形成されている。本体部２７Ａ，２８Ａは、必要な電流容量を持つ板厚、例えば１ｍｍに形成され、端子部２７ａ，２８ａは、曲げ加工のし易さ及び接合部２７ｂ，２８ｂの超音波接合し易さを確保できる板厚、例えば０．５ｍｍに形成されている。
正極用配線部材２７及び負極用配線部材２８は、段差のない面が対向するように配置されている。正極用配線部材２７は、端子部２７ａの接合部２７ｂを介して、上アームを構成するセラミック基板２１上のドレイン用の回路パターン２４ｂの中央部に超音波接合されている。負極用配線部材２８は、端子部２８ａの接合部２８ｂ介して、下アームを構成するセラミック基板２１上のソース用の回路パターン２４ｃの中央部に超音波接合されている。
なお、正極用配線部材２７及び負極用配線部材２８には、幅方向の端部両側に、各端子部２７ａ，２８ａの一部と連続するとともに互いに重なる状態で配置される垂下部２７ｄ，２８ｄが形成されている。また、正極用配線部材２７及び負極用配線部材２８は、材料金属を帯状の段階でプレス加工により、肉厚部と肉薄部とを有する状態に形成したものを使用して、プレス加工により端子部２７ａ，２８ａを曲げ加工する。
図２及び図３に示すように、金属ベース２０には、その周縁に沿うように電気的絶縁性の支持枠３０が、全てのセラミック基板２１を枠内に収容する状態に固定されている。正極用配線部材２７の長手方向の一端部には、外部電源入力用のプラス入力端子１４が、一部が支持枠３０の外側に位置するように配置されている。負極用配線部材２８には、その長手方向の正極用配線部材２７のプラス入力端子１４が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子１６が形成され、一部が支持枠３０の外側に位置するように配置されている。
図２及び図３に示すように、インバータ装置１１の３つの出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、側面ほぼＬ字状に形成されるとともに、上方に向かって延びる部分が支持枠３０の近くに位置し、横方向に延びる部分が正極用配線部材２７の下方においてその長手方向と直交する状態で配置されている。そして、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、２個の接合部３５が水平に延びる部分の先端両側で、２個の接合部３５が屈曲部寄りでそれぞれ下側に突出するように形成されている。正極用配線部材２７と出力電極部材３２Ｕ，３２Ｖ，３２Ｗとは、シリコーンゲル３６（図４（ａ）に図示）で絶縁が確保されている。出力電極部材３２Ｕは、第１のスイッチング素子Ｑ１及びダイオードＤ１で構成される上アームのソース用の回路パターン２４ｃと、第２のスイッチング素子Ｑ２及びダイオードＤ２で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｖは、第３のスイッチング素子Ｑ３及びダイオードＤ３で構成される上アームのソース用の回路パターン２４ｃと、第４のスイッチング素子Ｑ４及びダイオードＤ４で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｗは、第５のスイッチング素子Ｑ５及びダイオードＤ５で構成される上アームのソース用の回路パターン２４ｃと、第６のスイッチング素子Ｑ６及びダイオードＤ６で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。
各アームに対応するそれぞれ２個のセラミック基板２１のうち、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの先端側と対応するセラミック基板２１のゲート信号用の回路パターン２４ａには、駆動信号入力端子Ｇ１〜Ｇ６の第１端部が、ソース信号用の回路パターン２４ｄには信号端子Ｓ１〜Ｓ６の第１端部が、それぞれ接合されている。各端子Ｇ１〜Ｇ６，Ｓ１〜Ｓ６は、第２端部が支持枠３０から突出するように、支持枠３０を貫通する状態で支持枠３０に一体成形されている。なお、各アームを構成する２個のセラミック基板２１上に形成された回路パターン２４ａ同士及び回路パターン２４ｄ同士は、図５に示すように、それぞれワイヤボンディングで電気的に接続されている。
支持枠３０内には半導体チップ２３の絶縁性確保や保護のためにシリコーンゲル３６が充填、硬化されている。そして、金属ベース２０上には、基板２２の半導体チップ２３、即ちスイッチング素子Ｑ１〜Ｑ６が実装された側の面、正極用配線部材２７、負極用配線部材２８、コンデンサ１７、出力電極部材３２Ｕ，３２Ｖ，３２Ｗ及び支持枠３０を囲繞するカバー３７がボルトにより固定されるようになっている。
次に前記のように構成されたインバータ装置１１の作用を説明する。
インバータ装置１１は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置１１は、プラス入力端子１４及びマイナス入力端子１６が直流電源（図示せず）に接続され、Ｕ相端子Ｕ、Ｖ相端子Ｖ及びＷ相端子Ｗがモータ（図示せず）に接続され、駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が制御装置（図示せず）に接続された状態で使用される。
上アームの第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び下アームの第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。
正極用配線部材２７及び負極用配線部材２８には、スイッチング素子Ｑ１〜Ｑ６のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材２７及び負極用配線部材２８で逆方向となる。正極用配線部材２７及び負極用配線部材２８は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部２７ｄ，２８ｄも平行に近接して配置されているため、垂下部２７ｄ，２８ｄが存在しない場合に比較して、配線インダクタンスがより低減する。
本体部２７Ａ，２８Ａにはそれぞれ各端子部２７ａに流れる電流の合計電流が流れる。板状導体製の正極用配線部材２７及び負極用配線部材２８は、要求される電流を支障なく流すことができる板厚に形成されているため、負荷の要求に応じて電流が支障なく供給される。配線部材の本体部２７Ａ，２８Ａ及び端子部２７ａ，２８ａを同じ厚さに形成した場合は、必要な電流容量を確保するために板厚を厚くすると、端子部２７ａ，２８ａの曲げ加工が難しくなる。しかし、端子部２７ａ，２８ａは、曲げ加工を容易に行うことが可能な厚みに形成されているため、端子部２７ａ，２８ａの曲げ加工を容易に行うことができる。端子部２７ａ，２８ａに流れる電流は、本体部２７Ａ，２８Ａに流れる電流の一部であるため、端子部２７ａ，２８ａの厚みを端子部２７ａ，２８ａの曲げ加工を容易に行うことができる厚みや、接合部２７ｂ，２８ｂを超音波接合するのに適した厚みに設定しても、各半導体チップ２３に必要な大きさの電流が支障なく供給される。
この実施形態によれば、以下に示す効果を得ることができる。
（１）半導体装置は、板状導体で形成されるとともに複数の端子部２７ａ，２８ａを有する正極用配線部材２７及び負極用配線部材２８が相互に電気的に絶縁された状態で近接して平行に配置されている。したがって、配線のインダクタンスを低減することができる。
（２）端子部２７ａ，２８ａは、本体部２７Ａ，２８Ａに対してアングル状となるように屈曲形成された屈曲部２７ｃ，２８ｃを有するとともに先端側に本体部２７Ａ，２８Ａに対して平行に延びる接合部２７ｂ，２８ｂを有し、かつ厚みが本体部２７Ａ，２８Ａの厚みより薄く形成されている。したがって、本体部２７Ａ，２８Ａの厚みを、必要な電流容量を確保するために十分な厚みにしても、端子部２７ａ，２８ａの曲げ加工を容易に行うことができる。
（３）正極用配線部材２７及び負極用配線部材２８は、段差のない面が対向するように配置されている。したがって、正極用配線部材２７及び負極用配線部材２８は、本体部２７Ａ，２８Ａ以外の部分においても相互に絶縁された状態で近接して平行に配置することが可能になり、正極用配線部材２７及び負極用配線部材２８を段差のない面と段差のある面とが対向するように配置する場合に比べて配線インダクタンスを低減することができる。
（４）屈曲部２７ｃ，２８ｃは、板厚の厚い部分と板厚の薄い部分との境界部に形成することもできる。しかし、この実施形態では、屈曲部２７ｃ，２８ｃは板厚の薄い部分に形成されるため、境界部に形成するのに比べて曲げ加工が容易になる。また、屈曲部２７ｃ，２８ｃは板厚の薄い部分に形成されるため屈曲部２７ｃ，２８ｃの曲率半径を小さくすることができ、端子部２７ａ，２８ａが本体部２７Ａ，２８Ａの幅方向に突出する長さを短くできるため、省スペース化を図ることができる。
（５）接合部２７ｂ，２８ｂは、回路パターン２４ｂ，２４ｃに超音波接合で接合されている。したがって、半田付けで接合部２７ｂ，２８ｂの接合を行うより発熱量を少なくすることができる。
（６）負極用配線部材２８上に電気的絶縁状態を保って配置されたコンデンサ１７と、接合部２７ｂ，２８ｂとの距離が近いが、接合時における発熱量が半田付けに比べて少ない超音波接合で行われるため、耐熱性の高い特殊なコンデンサを使用する必要がない。
（７）半導体装置はインバータ装置１１であり、正極用配線部材２７はインバータ装置１１を構成するスイッチング素子に電力を供給するコンデンサ１７の正極端子に電気的に接続され、負極用配線部材２８は、インバータ装置１１を構成するスイッチング素子に電力を供給するコンデンサ１７の負極端子に電気的に接続されている。したがって、大電力が使用されるインバータ装置１１において、スイッチング素子のスイッチング動作時における配線インダクタンスを低減することができる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 図６に示すように、正極用配線部材２７及び負極用配線部材２８は、段差のない面と段差のある面とが対向するように配置してもよい。正極用配線部材２７及び負極用配線部材２８を段差のない面同士が対向するように配置する構成では、端子部２７ａ，２８ａの屈曲部２７ｃ，２８ｃの曲げ方向を異なるように加工する必要があるため、曲げ加工に使用する金型が２種類必要になり、加工に手間がかかりコストも高くなる。これに対して、段差のない面と段差のある面とが対向するように配置する構成では、端子部２７ａ，２８ａの屈曲部２７ｃ，２８ｃの曲げ方向が正極用配線部材２７及び負極用配線部材２８で同じに形成されるため、屈曲部２７ｃ，２８ｃの曲げ方向を異なるように加工する場合に比べて加工が容易になる。
○ 接合部２７ｂ，２８ｂの回路パターン２４ｂ，２４ｃへの接合は、超音波接合に限らず、例えば、半田付けによる接合やレーザ溶接による接合あってもよい。
○ 半導体チップ２３はＭＯＳＦＥＴに限らず、他のパワートランジスタ（例えば、ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ））やサイリスタを使用してもよい。
○ 各アームを構成するスイッチング素子Ｑ及びダイオードＤの組は４組に限らず、各アームを流れる電流量の大きさによって３組以下でも５組以上でもよい。また、複数組に限らず、１組のスイッチング素子Ｑ及びダイオードＤの組で構成されてもよい。
○ 各アームを２個のセラミック基板２１で構成する代わりに、１個のセラミック基板２１で構成したり、あるいは１個のセラミック基板２１上に複数のアームを構成したりするようにしてもよい。この場合、ゲート信号用の回路パターン２４ａ間及びソース信号用の回路パターン２４ｄ間をそれぞれ電気的に接続するワイヤボンディングが不要になる。
○ セラミック基板２１に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成した構成の物を使用してもよい。
○ コンデンサ１７の数は４個に限らず、インバータ装置１１の定格電流値及び使用するコンデンサの容量により決まり、３個以下でも５個以上でもよい。
○ インバータ装置１１は、３相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が２組存在する。
○ 半導体装置は、インバータ装置１１に限らず、例えば、ＤＣ−ＤＣコンバータに適用してもよい。
○ 半導体装置は、板状導体で形成されるとともに複数の端子部を有する正極用配線部材及び負極用配線部材が相互に電気的に絶縁された状態で近接して平行に配置された構成を備えた物であれば適用することができ、コンデンサ１７のない半導体装置であってもよい。
以下の技術的思想（発明）は前記実施形態から把握できる。
（１）請求項１〜請求項５のいずれか一項に記載の発明において、前記半導体装置はインバータ装置であり、前記正極用配線部材は前記インバータ装置を構成するスイッチング素子に電力を供給するコンデンサの正極端子に電気的に接続され、前記負極用配線部材は、前記インバータ装置を構成するスイッチング素子に電力を供給するコンデンサの負極端子に電気的に接続されている。
（ａ）はインバータの回路図、（ｂ）は一つのアームの回路図。 インバータ装置のカバーを省略した平面図。 コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式分解斜視図。 （ａ）は図２のＡ−Ａ線断面図、（ｂ）は（ａ）の一部省略部分拡大図。 半導体チップのソース及びゲートと各回路パターンとのワイヤボンディングの状態を示す部分模式図。 別の実施形態の両配線部材の関係を示す部分模式図。 従来技術の模式図。 別の従来技術の模式図。
符号の説明
１１…半導体装置としてのインバータ装置、２４ｂ，２４ｃ…回路パターン、２７…正極用配線部材、２７Ａ，２８Ａ…本体部、２７ａ，２８ａ…端子部、２７ｂ，２８ｂ…接合部、２７ｃ，２８ｃ…屈曲部、２８…負極用配線部材。

Claims (5)

  1. 板状導体で形成されるとともに複数の端子部を有する正極用配線部材及び負極用配線部材が相互に電気的に絶縁された状態で近接して平行に配置された半導体装置であって、前記端子部は、本体部に対してアングル状となるように屈曲形成された屈曲部を有するとともに先端側に前記本体部に対して平行に延びる接合部を有し、かつ厚みが前記本体部の厚みより薄く形成されていることを特徴とする半導体装置。
  2. 前記正極用配線部材及び前記負極用配線部材は、段差のない面が対向するように配置されている請求項１に記載の半導体装置。
  3. 前記正極用配線部材及び前記負極用配線部材は、段差のない面と段差のある面とが対向するように配置されている請求項１に記載の半導体装置。
  4. 前記屈曲部は、板厚の薄い部分に形成されている請求項１〜請求項３のいずれか一項に記載の半導体装置。
  5. 前記接合部は、回路パターンに超音波接合で接合されている請求項１〜請求項４のいずれか一項に記載の半導体装置。
JP2008132267A 2008-03-04 2008-05-20 半導体装置 Expired - Fee Related JP5092892B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008132267A JP5092892B2 (ja) 2008-05-20 2008-05-20 半導体装置
EP09154214.2A EP2099121B1 (en) 2008-03-04 2009-03-03 Power converter apparatus
US12/397,151 US8018730B2 (en) 2008-03-04 2009-03-03 Power converter apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008132267A JP5092892B2 (ja) 2008-05-20 2008-05-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012168529A Division JP2012209598A (ja) 2012-07-30 2012-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2009283567A true JP2009283567A (ja) 2009-12-03
JP5092892B2 JP5092892B2 (ja) 2012-12-05

Family

ID=41453746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008132267A Expired - Fee Related JP5092892B2 (ja) 2008-03-04 2008-05-20 半導体装置

Country Status (1)

Country Link
JP (1) JP5092892B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239501A (ja) * 2012-05-12 2013-11-28 Nippon Inter Electronics Corp パワー半導体モジュール
JP2015173595A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
JP2016523509A (ja) * 2013-06-26 2016-08-08 プロティアン エレクトリック リミテッドＰｒｏｔｅａｎ Ｅｌｅｃｔｒｉｃ Ｌｉｍｉｔｅｄ 電気モータまたは発電機用制御モジュール
JP2018182119A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897103B1 (ja) * 2011-05-25 2012-03-14 有限会社寺岡商事 コンベア付バケットクレーン

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060659A (ja) * 1999-08-23 2001-03-06 Toyota Autom Loom Works Ltd 半導体モジュールの接続構造及びインバータ
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2006245362A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp 半導体装置およびこれに用いられる電極端子
JP2008103502A (ja) * 2006-10-18 2008-05-01 Toyota Motor Corp 回路体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060659A (ja) * 1999-08-23 2001-03-06 Toyota Autom Loom Works Ltd 半導体モジュールの接続構造及びインバータ
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2006245362A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp 半導体装置およびこれに用いられる電極端子
JP2008103502A (ja) * 2006-10-18 2008-05-01 Toyota Motor Corp 回路体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239501A (ja) * 2012-05-12 2013-11-28 Nippon Inter Electronics Corp パワー半導体モジュール
JP2016523509A (ja) * 2013-06-26 2016-08-08 プロティアン エレクトリック リミテッドＰｒｏｔｅａｎ Ｅｌｅｃｔｒｉｃ Ｌｉｍｉｔｅｄ 電気モータまたは発電機用制御モジュール
JP2015173595A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
JP2018182119A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5092892B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP4582161B2 (ja) 電力変換装置
JP4561874B2 (ja) 電力変換装置
JP4640423B2 (ja) 電力変換装置
EP2099119B1 (en) Power converter apparatus
JP4640425B2 (ja) 電力変換装置
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JP5092892B2 (ja) 半導体装置
JP2009278772A (ja) インバータモジュール
JP4798170B2 (ja) 半導体装置
JP5056595B2 (ja) 電力変換装置
EP2099121B1 (en) Power converter apparatus
JP5062029B2 (ja) 半導体装置
US10804186B2 (en) Semiconductor module and power converter
JP2011258594A (ja) 半導体モジュールの製造方法
JP5092804B2 (ja) 電力変換装置
JP5202366B2 (ja) 半導体装置
JP2012209598A (ja) 半導体装置
JP6123722B2 (ja) 半導体装置
JP4640424B2 (ja) 電力変換装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP5202365B2 (ja) 半導体装置
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法
WO2023022001A1 (ja) パワーモジュールおよび電力変換装置
JP2010284079A (ja) 半導体装置
JP5924163B2 (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R151 Written notification of patent or utility model registration

Ref document number: 5092892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees