JP2011258594A - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2011258594A
JP2011258594A JP2010129074A JP2010129074A JP2011258594A JP 2011258594 A JP2011258594 A JP 2011258594A JP 2010129074 A JP2010129074 A JP 2010129074A JP 2010129074 A JP2010129074 A JP 2010129074A JP 2011258594 A JP2011258594 A JP 2011258594A
Authority
JP
Japan
Prior art keywords
plate
cooling fin
mold
cooling
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010129074A
Other languages
English (en)
Inventor
Daisuke Harada
大輔 原田
Yasuyuki Sakai
泰幸 酒井
Kimikazu Obara
公和 小原
Yoshikazu Suzuki
祥和 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2010129074A priority Critical patent/JP2011258594A/ja
Publication of JP2011258594A publication Critical patent/JP2011258594A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】フィンを変形させることなく、冷却フィン付きプレートの撓みによる絶縁材の割れを防止することができる半導体モジュールの製造方法を提供する。
【解決手段】冷却フィン17a付きプレート17に空間17bを設け、樹脂モールド部18によるモールド化を行う際に、空間17b内に下型の複数の柱部が配置されるようにし、複数の柱部によって冷却フィン付きプレート17が支持されるようにする。これにより、樹脂モールド時に、冷却フィン17aを変形させることなく、冷却フィン付きプレート17の撓みによる絶縁材16の割れを防止して、半導体モジュール10を製造することが可能となる。
【選択図】図2

Description

本発明は、半導体パワー素子が形成された半導体チップを冷却フィン付きプレート上に搭載したのち、樹脂モールドして一体構造とした半導体モジュールの製造方法に関するもので、例えば、上アーム(ハイサイド側素子)と下アーム(ローサイド側素子)の二つの半導体パワー素子を樹脂モールドした2in1構造の半導体モジュールに適用すると好適である。
従来、特許文献1において、半導体パワー素子が形成された半導体チップを冷却フィン付きプレート上に搭載したのち、樹脂にてモールド化して一体構造とした半導体モジュールが開示されている。この半導体モジュールは、冷却フィン付きプレート上に絶縁材およびヒートスプレッダと呼ばれる銅ブロックを介して半導体チップを搭載し、半導体チップと銅ブロックおよび絶縁材を覆うように樹脂モールドした構造とされている。
特開平11−204700号公報
しかしながら、樹脂モールドの際に、モールド圧によって半導体チップおよび銅ブロックが冷却フィン付きプレート側に押圧されることで冷却フィン付きプレートが撓み、絶縁材が割れてしまって絶縁性が確保できなくなるという問題があった。特に、銅ブロックの外縁部において大きな応力が加わり、絶縁材が割れ易くなる。
これに対して、冷却フィン付きプレートの撓みを抑制すべく、冷却フィン付きプレートの下面、つまり冷却フィン側のフィン先端部を保持した状態で樹脂モールドを行うと、冷却フィン付きプレートの撓みは抑制されるものの、その圧力がフィンで受け止められることになり、フィンが変形してしまうという問題が発生する。
本発明は上記点に鑑みて、フィンを変形させることなく、冷却フィン付きプレートの撓みによる絶縁材の割れを防止することができる半導体モジュールの製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、樹脂モールド部(18)を形成するための成形型(30)を用意すると共に、該成形型(30)内に、冷却フィン付きプレート(17)と共に半導体チップ(11)と金属ブロック(12)および絶縁材(16)を設置したのち、成形型(30)内に樹脂を注入することでモールド化して樹脂モールド部(18)を形成するモールド工程を有し、モールド工程では、冷却フィン付きプレート(17)における冷却フィン(17a)が備えられたプレート部と成形型(30)との間に冷却フィン付きプレート(17)を支持する柱部(17c、32a)を備え、該柱部(17c、32a)にて冷却フィン付きプレート(17)を支持した状態で樹脂を注入してモールド化を行うことを特徴としている。
このように、樹脂モールド部(18)によるモールド化を行う際に、冷却フィン付きプレート(17)における冷却フィン(17a)が備えられたプレート部と成形型(30)との間に冷却フィン付きプレート(17)を支持する柱部(17c、32a)を備えるようにする。これにより、樹脂モールド時に、冷却フィン(17a)を変形させることなく、冷却フィン付きプレート(17)の撓みによる絶縁材(16)の割れを防止して、半導体モジュール(10)を製造することが可能となる。
例えば、請求項2に記載したように、冷却フィン付きプレート(17)のうち冷却フィン(17a)が配置される側において、冷却フィン(17a)を設けずに該冷却フィン付きプレート(17)のうちのプレート部を露出させる空間(17b)を形成しておくと共に、成形型(30)のうち冷却フィン付きプレート(17)を設置する場所の空間(17b)と対応する位置に柱部(32a)を備えておき、冷却フィン付きプレート(17)を成形型(30)に設置したときに柱部(32a)が空間(17b)内に配置されることで、成形型(30)内において冷却フィン付きプレート(17)を柱部(32a)にて支持することができる。
また、請求項3に記載したように、冷却フィン付きプレート(17)のうち冷却フィン(17a)が配置される側に柱部(17c)を形成しておき、冷却フィン付きプレート(17)を成形型(30)に設置したときに柱部(17a)が成形型(30)に接することで冷却フィン付きプレート(17)を柱部(17c)にて支持することもできる。
この場合、請求項4に記載したように、冷却フィン付きプレート(17)のうち冷却フィン(17a)が配置される側において、冷却フィン(17a)を設けずに該冷却フィン付きプレート(17)のうちのプレート部を露出させる空間(17b)を形成しておき、該空間(17b)内に柱部(17c)を備えるようにすると好ましい。
柱部(17c)が存在することによって冷却フィン(17a)の間の冷媒の流れが抑制される可能性があるため、柱部(17c)のみを配置するのではなく、空間(17b)が残るようにしつつ柱部(17c)を配置することで、冷媒流れが円滑に行われるようにできる。また、柱部(17c)が存在することで冷媒の乱流が発生し、より冷却能力を向上させることも可能となる。
請求項5に記載の発明では、柱部(17c、32a)を金属ブロック(12)の外縁部に対応した場所に配置することを特徴としている。
金属ブロック(12)の外縁部、例えば四隅に対応する場所に柱部(17c、32a)を備えるようにすれば、特に応力が大きくなる場所を支持することができるため、効果的に絶縁材(16)の割れを抑制することが可能となる。
請求項6に記載の発明では、柱部(17c、32a)の高さを冷却フィン(17a)以上の高さとすることを特徴としている。
このように柱部(17c、32a)を冷却フィン(17a)よりも高くすることで、確実に冷却フィン(17a)が成形型(30)に触れないようにできる。これにより、より確実に冷却フィン(17a)の変形を防止することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる半導体モジュールが適用されるインバータ1の回路図である。 半導体モジュール10の断面図である。 半導体モジュール10を底面側から見たときのレイアウト図である。 半導体モジュール10の製造工程を示した断面図である。 本発明の第2実施形態にかかる半導体モジュール10の断面図である。 半導体モジュール10を底面側から見たときのレイアウト図である。 半導体モジュール10の製造工程を示した断面図である。 本発明の他の実施形態で説明する冷却フィン付きプレート17の底面図である。 本発明の他の実施形態で説明する冷却フィン付きプレート17の底面図である。 本発明の他の実施形態で説明する冷却フィン付きプレート17の底面図である。 本発明の他の実施形態で説明する冷却フィン付きプレート17の底面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
図1は、インバータ1の回路図である。図1に示すように、インバータ1は、直流電源2に基づいて負荷である三相モータ3を交流駆動するためのもので、昇圧回路4とインバータ出力回路5とを備えた構成とされている。
昇圧回路4は、直列接続した上下アーム41、42と、リアクトル43およびコンデンサ44にて構成されている。上下アーム41、42は、それぞれ、IGBT41a、42aとフリーホイールダイオード(以下、FWDという)41b、42bが並列接続された構成とされ、上下アーム41、42の間にリアクトル43を介して直流電源2の正極側が接続されている。また、リアクトル43よりも直流電源2側において、直流電源2と並列的にコンデンサ44が接続されている。このようにして昇圧回路4が構成されている。
このように構成される昇圧回路4では、上アーム41のIGBT41aをオフ、下アーム42のIGBT42aをオンしているときに直流電源2からの電力供給に基づいてリアクトル43がエネルギーを蓄積する。例えば直流電源2は288Vの電圧を発生させる200V系のバッテリであり、この高電圧に基づいてリアクトル43にエネルギーが蓄えられる。そして、上アーム41のIGBT41aをオン、下アーム42のIGBT42aをオフすると、リアクトル43に蓄積されているエネルギーがインバータ出力回路5への電源供給ライン6に直流電源2よりも大きな電源電圧(例えば650V)を印加する。このような上下アーム41、42のIGBT41a、42aのオンオフ動作を交互に繰り返し行うことで、一定の電源電圧をインバータ出力回路5側に供給することができる。
なお、昇圧回路4とインバータ出力回路5との間において、電源供給ライン6とGNDライン7との間にコンデンサ8および抵抗9が並列的に接続されている。コンデンサ8は、平滑用コンデンサであり、昇圧回路4における上下アーム41、42のIGBT41a、42aのスイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。抵抗9は、放電抵抗であり、昇圧回路4における上アーム41のIGBT41aのオフ時に、コンデンサ8に蓄えられているエネルギーを消費するために備えられている。
インバータ出力回路5は、直列接続した上下アーム51〜56が三相分並列接続された構成とされ、上アーム51、53、55と下アーム52、54、56との中間電位を三相モータ3のU相、V相、W相の各相に順番に入れ替えながら印加する。すなわち、上下アーム51〜56は、それぞれ、IGBT51a〜56aおよびFWD51b〜56bを備えた構成とされ、各相の上下アーム51〜56のIGBT51a〜56aがオンオフ制御されることで、三相モータ3に対して周期の異なる三相の交流電流を供給する。これにより、三相モータ3の駆動を可能としている。
本実施形態では、昇圧回路4における上下アーム41、42もしくはインバータ出力回路5における上下アーム51〜56の少なくとも1相分に対して本発明の一実施形態を適用した半導体モジュールとしている。
図2に、半導体モジュール10の断面図を示すと共に、図3に半導体モジュール10を底面側から見たときのレイアウト図を示す。なお、図2は、図3のA−A’断面に相当する断面図である。以下、これらの図を参照して本実施形態に係る半導体モジュール10の構成およびその製造方法について説明する。
図2に示すように、半導体モジュール10は、半導体チップ11、銅ブロック12、第1、第2電気配線13、14、制御端子15、絶縁材16、冷却フィン付きプレート17および樹脂モールド部18を備えた構成とされている。冷却フィン付きプレート17の上に各構成要素を搭載した状態で樹脂モールド部18にて樹脂モールドされることで、半導体モジュール10は一体化構造とされている。
半導体チップ11には、上アーム41、51、53、55もしくは下アーム42、52、54、56のいずれかが形成されており、各半導体チップ11が同じ構成とされている。例えば図3の紙面左側の半導体チップ11に上アーム41、51、53、55、紙面右側の半導体チップ11に下アーム42、52、54、56が形成されている。本実施形態では、半導体チップ11に形成されるIGBT51a〜56aおよびFWD51b〜56bを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ11の表面側と裏面側に各種パッドが形成されている。具体的には、半導体チップ11の表面側には、IGBT51a〜56aのゲートに接続されるパッドが形成されていると共に、IGBT51a〜56aのエミッタおよびFWD51b〜56bのカソードに接続されるパッドが形成されている。また、裏面側は、裏面全面がIGBT51a〜56aのコレクタおよびFWD51b〜56bのアノードに繋がるパッドとされている。
銅ブロック12は、ヒートスプレッダとなる金属ブロックに相当するものであり、半導体チップ11における裏面側において、はんだ20を介して、IGBT51a〜56aのコレクタおよびFWD51b〜56bのカソードと接続されている。
第1電気配線13は、半導体チップ11の正極端子を構成するものであり、銅ブロック12に対して第1電気配線13が一体成形もしくは溶接等によって接合され、銅ブロック12を介して半導体チップ11の裏面側に備えられたパッドに電気的に接続されている。第1電気配線13における銅ブロック12とは反対側の端部は、樹脂モールド部18から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
第2電気配線14は、半導体チップ11の負極端子を構成するものであり、はんだ21を介して半導体チップ11の表面側のIGBT51a〜56aのエミッタおよびFWD51b〜56bのカソードに接続されるパッドに電気的に接続されている。第2電気配線14における半導体チップ11とは反対側の端部は、樹脂モールド部18から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
制御端子15は、IGBT51a〜56aのゲート配線となるもので、半導体チップ11の表面側に形成されたIGBT51a〜56aのゲートに接続されるパッドにボンディングワイヤ22を介して電気的に接続されている。制御端子15における半導体チップ11とは反対側の端部は、樹脂モールド部18から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
絶縁材16は、銅ブロック12と冷却フィン付きプレート17との間の絶縁性を確保するために備えられるもので、板状とされ、銅ブロック12と冷却フィン付きプレート17の間に挟み込まれている。
冷却フィン付きプレート17は、熱伝導率の高い金属、例えば銅やアルミニウム等で構成されており、表面側が平坦面とされていると共に裏面側に冷却フィン17aが配置された構造とされている。この冷却フィン付きプレート17の平坦面とされた表面側に、絶縁材16を介して、はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、銅ブロック12、第1、第2電気配線13、14、制御端子15が搭載されている。半導体チップ11、銅ブロック12、第1、第2電気配線13、14および制御端子15は、2組用意され、図3に示されるように、冷却フィン付きプレート17の表面に配置した絶縁材16に対して2組が並べられて配置されている。
また、冷却フィン17aの形状は問わないが、本実施形態では、図3に示されるように例えば一方向を長手方向とする薄板状のフィンが複数本等間隔に並べられた構造としている。このように、冷却フィン17aを設けることによって表面積を稼ぐことができ、熱交換の効率を高めることができる。
そして、本実施形態では、冷却フィン17aのうちの一部に空間17bを設け、冷却フィン付きプレート17の裏面側に冷却フィン17aを設けずにプレート部を露出させられる部分を設けている。本実施形態では、この空間17bを複数個設け、冷却フィン付きプレート17の各角部および外縁部を構成する各辺に沿った箇所と、銅ブロック12の中央位置に相当する箇所と、各半導体チップ11の間に相当する箇所とに設けている。
なお、冷却フィン付きプレート17のプレート部の表面側は、基本的には平坦面とされるが、部分的に凹部などが設けられることで樹脂モールド部18の接合が強固になるようにしてある。
樹脂モールド部18は、冷却フィン付きプレート17の表面側に上述した各部を搭載したのち、これらを成形型に設置し、その成形型内に樹脂を注入してモールド化することで構成される。この樹脂モールド部18により、第1、第2電気配線13、14および制御端子15の露出箇所以外が覆われることで、半導体チップ11などが保護されている。
このような構造により、本実施形態の半導体モジュール10が構成されている。続いて、図4に本実施形態の半導体モジュール10の製造工程を示し、この図を参照して半導体モジュール10の製造方法について説明する。
図4(a)に示すように、例えば上型31および下型32を有する成形型30を用意する。成形型30のうちの下型32のうち冷却フィン付きプレート17が設置される面には、複数の柱部32aが備えられている。複数の柱部32aは、冷却フィン付きプレート17における空間17bと対応する箇所に備えられ、その高さは、冷却フィン17aよりも高くされている。このため、冷却フィン付きプレート17を下型32に設置したときに、冷却フィン17aが成形型30に触れないようにしつつ、冷却フィン付きプレート17の裏面側において冷却フィン17aが設けられずに露出させられた部分に複数の柱部32aが接触し、複数の柱部32aによって冷却フィン付きプレート17が支持されるようにできる。このため、より確実に冷却フィン17aの変形を防止することが可能となる。
そして、図4(b)に示すように、冷却フィン付きプレート17を下型32に設置し、その上に絶縁材16を配置すると共に、はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、銅ブロック12、第1、第2電気配線13、14および制御端子15を搭載する。そして、図示しない樹脂注入口を通じてモールド用の樹脂を注入してモールド化することで樹脂モールド部18を構成する。これにより、半導体モジュール10が完成する。
このとき、樹脂のモールド圧が半導体チップ11や銅ブロック12に対して加えられるため、半導体チップ11や銅ブロック12が冷却フィン付きプレート17側に押し付けられることになる。しかしながら、本実施形態では、冷却フィン付きプレート17に空間17bを設けていると共に、この空間17b内に下型32の複数の柱部32aが配置されるようにし、複数の柱部32aによって冷却フィン付きプレート17が支持されるようにしている。このため、冷却フィン付きプレート17がモールド圧に基づいて半導体チップ11や銅ブロック12から下型32側に向く方向に力を受けても、柱部32aにて支持されているため、冷却フィン付きプレート17が撓むことを抑制できる。このため、絶縁材16が割れてしまって絶縁性が確保できなくなることを防止することが可能となる。また、柱部32aによって冷却フィン付きプレート17を支持しているため、冷却フィン付きプレート17を支えるときの圧力を冷却フィン17aで受け止めなくても済む。このため、冷却フィン17aが変形しないようにできる。
したがって、冷却フィン17aを変形させることなく、冷却フィン付きプレート17の撓みによる絶縁材16の割れを防止して、半導体モジュール10を製造することが可能となる。
なお、ここでは成形型30として上型31と下型32を有する構造を説明したが、第1、第2電気配線13、14や制御端子15を露出させられる構造とする必要がある。このため、実際には上型31や下型32の他に入れ子型を備えたり、上型31および下型32の対向面を段差形状にするなどにより、第1、第2電気配線13、14や制御端子15を露出させられるようにしている。
以上説明したように、本実施形態によれば、冷却フィン付きプレート17に空間17bを設け、樹脂モールド部18によるモールド化を行う際に、空間17b内に下型32の複数の柱部32aが配置されるようにし、複数の柱部32aによって冷却フィン付きプレート17が支持されるようにしている。このため、樹脂モールド時に、冷却フィン17aを変形させることなく、冷却フィン付きプレート17の撓みによる絶縁材16の割れを防止して、半導体モジュール10を製造することが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して冷却フィン付きプレート17の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図5に、本実施形態の半導体モジュール10の断面図を示すと共に、図6に本実施形態の半導体モジュール10を底面側から見たときのレイアウト図を示す。なお、図5は、図6のB−B’断面に相当する断面図である。以下、これらの図を参照して本実施形態に係る半導体モジュール10の構成およびその製造方法について説明する。
図5に示すように、冷却フィン付きプレート17以外の構成については第1実施形態と同様であるが、図5および図6に示すように、冷却フィン付きプレート17については空間17bが形成されている箇所に柱部17cを備えてある。柱部17cは、第1実施形態で説明した下型32の柱部32aの代わりとして機能するものであり、円柱形状とされている。樹脂モールド時に下型32上において冷却フィン付きプレート17を支持する役割を果たす。すなわち、柱部17cの高さは冷却フィン17aよりも高くされており、平坦面上に冷却フィン付きプレート17の裏面を設置した場合に、柱部17cにて支持されるようにしている。
図7は、本実施形態の半導体モジュール10の製造工程を示した断面図である。図7(a)に示すように、第1実施形態と同様に、上型31および下型32を有する成形型30を用意するが、下型32には第1実施形態で説明した柱部32aが備えられていない構造のものを用意する。
そして、図7(b)に示すように、冷却フィン付きプレート17を下型32に設置し、その上に絶縁材16を配置すると共に、はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、銅ブロック12、第1、第2電気配線13、14および制御端子15を搭載して、樹脂モールドを行って樹脂モールド部18を構成する。
このときにも、複数の柱部17cによって冷却フィン付きプレート17が支持されるため、冷却フィン付きプレート17がモールド圧に基づいて半導体チップ11や銅ブロック12から下型32側に向く方向に力を受けても、冷却フィン付きプレート17が撓むことを抑制できる。第1実施形態と同様の効果を得ることができる。
また、本実施形態では、空間17bを残しつつ柱部17cを配置するようにしている。柱部17cが存在することによって冷却フィン17aの間の冷媒の流れが抑制される可能性があるため、柱部17cのみを配置するのではなく、空間17bが残るようにしつつ柱部17cを配置することで、冷媒流れが円滑に行われるようにできる。また、柱部17cが存在することで冷媒の乱流が発生し、より冷却能力を向上させることも可能となる。
(他の実施形態)
上記第1、第2実施形態では、空間17bや柱部17c、32aの配置場所の一例について説明したが、他の場所に形成するようにしても良い。図8は、第1実施形態とは別の場所に空間17bの位置を設ける場合の冷却フィン付きプレート17の底面図である。この図に示されるように、銅ブロック12の外縁部、例えば四隅に対応する場所に空間17bを形成するようにしても良い。このように、銅ブロック12の外縁部に空間17bや柱部32a(もしくは柱部17c)を備えるようにすれば、特に応力が大きくなる場所を支持することができるため、効果的に絶縁材16の割れを抑制することが可能となる。
また、上記第2実施形態では、柱部17cを円柱状にする場合について説明したが、他の形状であっても構わない。図9〜図11は、第2実施形態に対して柱部17cの形状を変更した場合の冷却フィン付きプレート17の底面図である。図9に示されるように柱部17cを上面形状が菱形の柱部としても良いし、図10に示されるように楕円柱形状としても良いし、図11に示されるように四角柱形状としても良い。
1 インバータ
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 銅ブロック
16 絶縁材
17 冷却フィン付きプレート
17a 冷却フィン
17b 空間
17c 柱部
18 樹脂モールド部
30 成形型
31 上型
32 下型
32a 柱部
41、51、53、55 上アーム
42、52、54、56 下アーム

Claims (6)

  1. 冷却フィン(17a)が備えられた冷却フィン付きプレート(17)を用意し、該冷却フィン付きプレート(17)のうち前記冷却フィン(17a)が配置されていない側に、絶縁材(16)を介して半導体パワー素子が形成された半導体チップ(11)および金属ブロック(12)を搭載したのち、樹脂モールド部(18)にてモールドして一体構造とした半導体モジュールの製造方法において、
    前記樹脂モールド部(18)を形成するための成形型(30)を用意すると共に、該成形型(30)内に、前記冷却フィン付きプレート(17)と共に前記半導体チップ(11)と前記金属ブロック(12)および前記絶縁材(16)を設置したのち、前記成形型内(30)に樹脂を注入することでモールド化して前記樹脂モールド部(18)を形成するモールド工程を有し、
    前記モールド工程では、前記冷却フィン付きプレート(17)における前記冷却フィン(17a)が備えられたプレート部と前記成形型(30)との間に前記冷却フィン付きプレート(17)を支持する柱部(17c、32a)を備え、該柱部(17c、32a)にて前記冷却フィン付きプレート(17)を支持した状態で前記樹脂を注入してモールド化を行うことを特徴とする半導体モジュールの製造方法。
  2. 前記冷却フィン付きプレート(17)のうち前記冷却フィン(17a)が配置される側において、前記冷却フィン(17a)を設けずに該冷却フィン付きプレート(17)のうちのプレート部を露出させる空間(17b)を形成しておくと共に、前記成形型(30)のうち前記冷却フィン付きプレート(17)を設置する場所の前記空間(17b)と対応する位置に前記柱部(32a)を備えておき、
    前記冷却フィン付きプレート(17)を前記成形型(30)に設置したときに前記柱部(32a)が前記空間(17b)内に配置されることで、前記成形型(30)内において前記冷却フィン付きプレート(17)を前記柱部(32a)にて支持することを特徴とする請求項1に記載の半導体モジュールの製造方法。
  3. 前記冷却フィン付きプレート(17)のうち前記冷却フィン(17a)が配置される側に前記柱部(17c)を形成しておき、前記冷却フィン付きプレート(17)を前記成形型(30)に設置したときに前記柱部(17a)が前記成形型(30)に接することで前記冷却フィン付きプレート(17)を前記柱部(17c)にて支持することを特徴とする請求項1に記載の半導体モジュールの製造方法。
  4. 前記冷却フィン付きプレート(17)のうち前記冷却フィン(17a)が配置される側において、前記冷却フィン(17a)を設けずに該冷却フィン付きプレート(17)のうちのプレート部を露出させる空間(17b)を形成しておき、該空間(17b)内に前記柱部(17c)を備えることを特徴とする請求項3に記載の半導体モジュールの製造方法。
  5. 前記柱部(17c、32a)を前記金属ブロック(12)の外縁部に対応した場所に配置することを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュールの製造方法。
  6. 前記柱部(17c、32a)の高さを前記冷却フィン(17a)以上の高さとすることを特徴とする請求項1ないし5のいずれか1つに記載の半導体モジュールの製造方法。
JP2010129074A 2010-06-04 2010-06-04 半導体モジュールの製造方法 Pending JP2011258594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010129074A JP2011258594A (ja) 2010-06-04 2010-06-04 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010129074A JP2011258594A (ja) 2010-06-04 2010-06-04 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2011258594A true JP2011258594A (ja) 2011-12-22

Family

ID=45474508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010129074A Pending JP2011258594A (ja) 2010-06-04 2010-06-04 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2011258594A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243941A (ja) * 2011-05-19 2012-12-10 Toyota Motor Corp 冶具、半導体モジュールの製造方法及び半導体モジュール
JP2016001766A (ja) * 2015-10-08 2016-01-07 三菱電機株式会社 半導体モジュール
US9320173B2 (en) 2012-02-24 2016-04-19 Mitsubishi Electric Corporation Semiconductor device having a bulge portion and manufacturing method therefor
US9390995B2 (en) 2012-01-31 2016-07-12 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
WO2017057093A1 (ja) * 2015-09-29 2017-04-06 三菱電機株式会社 半導体装置とその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263913A (ja) * 1991-02-18 1992-09-18 Nippondenso Co Ltd 金属部材の樹脂インサート成形方法
JPH08250531A (ja) * 1995-03-15 1996-09-27 Nec Corp 樹脂封止型半導体装置の製造方法
JPH11204700A (ja) * 1998-01-19 1999-07-30 Hitachi Ltd 放熱フィン一体型パワーモジュール
JP2001092941A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 情報記憶装置の製造方法
JP2005340284A (ja) * 2004-05-24 2005-12-08 Tdk Corp ヒートシンク
JP2008211229A (ja) * 2008-03-28 2008-09-11 Nec Electronics Corp モールド成型用金型
JP2009295808A (ja) * 2008-06-05 2009-12-17 Mitsubishi Electric Corp 樹脂モールド型半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263913A (ja) * 1991-02-18 1992-09-18 Nippondenso Co Ltd 金属部材の樹脂インサート成形方法
JPH08250531A (ja) * 1995-03-15 1996-09-27 Nec Corp 樹脂封止型半導体装置の製造方法
JPH11204700A (ja) * 1998-01-19 1999-07-30 Hitachi Ltd 放熱フィン一体型パワーモジュール
JP2001092941A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 情報記憶装置の製造方法
JP2005340284A (ja) * 2004-05-24 2005-12-08 Tdk Corp ヒートシンク
JP2008211229A (ja) * 2008-03-28 2008-09-11 Nec Electronics Corp モールド成型用金型
JP2009295808A (ja) * 2008-06-05 2009-12-17 Mitsubishi Electric Corp 樹脂モールド型半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243941A (ja) * 2011-05-19 2012-12-10 Toyota Motor Corp 冶具、半導体モジュールの製造方法及び半導体モジュール
US9390995B2 (en) 2012-01-31 2016-07-12 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE112012005791B4 (de) 2012-01-31 2022-05-12 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
US9320173B2 (en) 2012-02-24 2016-04-19 Mitsubishi Electric Corporation Semiconductor device having a bulge portion and manufacturing method therefor
WO2017057093A1 (ja) * 2015-09-29 2017-04-06 三菱電機株式会社 半導体装置とその製造方法
JP2016001766A (ja) * 2015-10-08 2016-01-07 三菱電機株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
JP5565147B2 (ja) 半導体モジュールの製造方法
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP5206743B2 (ja) 半導体モジュールおよびその製造方法
JP5846123B2 (ja) パワーモジュール
US9129931B2 (en) Power semiconductor module and power unit device
JP6208262B2 (ja) パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置
JP6610568B2 (ja) 半導体装置
JP6836201B2 (ja) 電力変換装置
US8040707B2 (en) Power converter
JP5521771B2 (ja) 半導体モジュールおよびその製造方法
JPWO2009150995A1 (ja) 電力半導体回路装置およびその製造方法
JP5793995B2 (ja) リードフレーム、及び、パワーモジュール
JP7103279B2 (ja) 半導体装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2011258594A (ja) 半導体モジュールの製造方法
JP5092892B2 (ja) 半導体装置
EP2099121B1 (en) Power converter apparatus
EP2634799A2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5152263B2 (ja) 半導体モジュール
JP5353825B2 (ja) 半導体モジュール
US20210020551A1 (en) Power Semiconductor Device, Method for Manufacturing Power Semiconductor Device, and Power Conversion Device
JP5464062B2 (ja) 半導体モジュールを備えた半導体装置
JP5202366B2 (ja) 半導体装置
JP5062029B2 (ja) 半導体装置
JP5202365B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520