JP5521771B2 - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP5521771B2
JP5521771B2 JP2010117717A JP2010117717A JP5521771B2 JP 5521771 B2 JP5521771 B2 JP 5521771B2 JP 2010117717 A JP2010117717 A JP 2010117717A JP 2010117717 A JP2010117717 A JP 2010117717A JP 5521771 B2 JP5521771 B2 JP 5521771B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin
semiconductor chip
bonding wire
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010117717A
Other languages
English (en)
Other versions
JP2011249364A (ja
Inventor
大輔 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010117717A priority Critical patent/JP5521771B2/ja
Publication of JP2011249364A publication Critical patent/JP2011249364A/ja
Application granted granted Critical
Publication of JP5521771B2 publication Critical patent/JP5521771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体パワー素子が形成された半導体チップをヒートスプレッダと呼ばれる放熱板に搭載したのち、樹脂モールドして一体構造とする半導体モジュールおよびその製造方法に関するもので、例えば、上アーム(ハイサイド側素子)と下アーム(ローサイド側素子)の2つの半導体パワー素子を樹脂モールドした2in1構造や1つの半導体パワー素子を樹脂モールド部にモールドした1in1構造の半導体モジュール等に適用すると好適である。
従来、特許文献1、2等において、半導体パワー素子が形成された半導体チップを放熱板上に搭載したのち、樹脂モールドして一体構造とした半導体モジュールが開示されている。この半導体モジュールは、放熱板と半導体チップとをはんだ等を介して電気的に接続すると共に、半導体チップに形成されたパッドと制御端子とをワイヤボンディングにて電気的に接続したのち、樹脂モールド部によって半導体チップと放熱板などを覆うことで一体化した構造とされている。
特開2006−216641号公報 特開2008−182074号公報
しかしながら、樹脂モールド時に樹脂の流れの力を受けてボンディングワイヤが流されてしまう。図13は、この様子を示した半導体モジュールJ1の樹脂モールド時の様子を示した模式図である。この図の矢印が樹脂の流れを示している。この図に示されるように、半導体モジュールJ1の任意の一箇所(図中では紙面左上部)より樹脂を注入し、それと反対側(図中では紙面右下部)より空気と共に樹脂を排出させるという流れを作って樹脂モールドを行う。このとき、樹脂の流れがボンディングワイヤJ2に対して垂直方向になるため、ボンディングワイヤJ2がその流れの力を大きく受けて流されてしまう。このような場合、隣接するボンディングワイヤJ2と接触したり、断線したりするという問題を発生させる可能性がある。このため、歩留まりを悪化させ、引いてはコストアップを招くことになる。
本発明は上記点に鑑みて、樹脂モールド時に樹脂の流れの力によってボンディングワイヤが隣接するボンディングワイヤと接触したり、断線したりすることを抑制できる構造の半導体モジュールおよびそれを可能とする半導体モジュールの製造方法を提供する。
上記目的を達成するため、請求項1またはに記載の発明では、半導体チップ(11)と制御端子(15)とを接続するボンディングワイヤ(22)の長手方向に対する垂直方向に、樹脂注入における樹脂入口からボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置することを特徴としている。
このように、抑制壁(30)を備えることにより、樹脂の流れが遮られるため、樹脂の流れがボンディングワイヤ(22)に対して垂直方向とならないようにでき、ボンディングワイヤ(22)が樹脂によって流されることを抑制できる。これにより、隣接するボンディングワイヤ(22)と接触したり、断線したりするという問題を発生させないようにでき、歩留まりの悪化を抑制できると共に、コストアップを防止することが可能となる。
さらに、請求項またはに記載の発明では、半導体チップ(11)に接続される電気配線(14)と同一部材により抑制壁(30)を構成することを特徴としている。
このように、電気配線(14)にて抑制壁(30)を構成することにより、抑制壁(30)を別部品で構成する場合と比較して、部品点数の削減および設置工程の削減を図ることが可能となり、コストアップを抑制することが可能となる。
請求項またはに記載の発明では、放熱板(12)と同一部材により抑制壁(30)が構成されていることを特徴としている。
このように、放熱板(12)にて抑制壁(30)を構成しても、抑制壁(30)を別部品で構成する場合と比較して、部品点数の削減および設置工程の削減を図ることが可能となり、コストアップを抑制することが可能となる。
請求項に記載の発明では、抑制壁(30)は、半導体パワー素子の任意の部位と同電位とされていることを特徴としている。
抑制壁(30)が近接する半導体パワー素子と異なる電位とされる場合には、沿面距離の制約が発生するため、同電位とすることで、その制約を受けないようにすることができる。
ここで説明したような抑制壁(30)は、請求項またはに記載されているように、半導体パワー素子が形成された半導体チップ(11)を複数個並べた状態で樹脂モールド部(16)にてモールドした構造とする場合には、半導体チップ(11)同士の間に備えられるようにすると好ましい。
ただし、請求項または10に記載したように、半導体パワー素子が形成された半導体チップ(11)を3個並べた状態で樹脂モールド部(16)にてモールドした構造とする場合、少なくとも3個の半導体チップ(11)のうちのいずれか2個の間に抑制壁(30)が備えられていれば良い。
また、請求項または11に記載したように、半導体パワー素子が形成された半導体チップ(11)を3個ずつ2列並べた状態で樹脂モールド部(16)にてモールドした構造とする場合、少なくとも2列並べられた3個の半導体チップ(11)のうちのいずれか2個の間に抑制壁(30)が備えられるようにすれば良い。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる半導体モジュール10が適用されるインバータ1の回路図である。 (a)は、半導体モジュール10の上面レイアウト図、(b)は、(a)のA−A’矢視断面図である。 (a)が第2電気配線14の完成前の平面図および斜視図であり、(b)が第2電気配線14の完成後の平面図および斜視図である。 樹脂モールド時の様子を示した模式図である。 本発明の第2実施形態にかかる半導体モジュール10の上面レイアウト図である。 図5に示す半導体モジュール10における放熱板12の斜視図である。 本発明の第3実施形態にかかる半導体モジュール10の上面レイアウト図である。 樹脂モールド時の様子を示した模式図である。 本発明の第4実施形態にかかる半導体モジュール10の上面レイアウト図である。 第4実施形態の変形例で説明する半導体モジュール10の上面レイアウト図である。 本発明の第5実施形態にかかる半導体モジュール10の上面レイアウト図である。 第5実施形態の変形例で説明する半導体モジュール10の上面レイアウト図である。 樹脂モールド時に樹脂の流れの力を受けてボンディングワイヤが流される様子を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
図1は、インバータ1の回路図である。図1に示すように、インバータ1は、直流電源2に基づいて負荷である三相モータ3を交流駆動するためのもので、昇圧回路4とインバータ出力回路5とを備えた構成とされている。
昇圧回路4は、直列接続した上下アーム41、42と、リアクトル43およびコンデンサ44にて構成されている。上下アーム41、42は、それぞれ、IGBT41a、42aとフリーホイールダイオード(以下、FWDという)41b、42bが並列接続された構成とされ、上下アーム41、42の間にリアクトル43を介して直流電源2の正極側が接続されている。また、リアクトル43よりも直流電源2側において、直流電源2と並列的にコンデンサ44が接続されている。このようにして昇圧回路4が構成されている。
このように構成される昇圧回路4では、上アーム41のIGBT41aをオフ、下アーム42のIGBT42aをオンしているときに直流電源2からの電力供給に基づいてリアクトル43がエネルギーを蓄積する。例えば直流電源2は288Vの電圧を発生させる200V系のバッテリであり、この高電圧に基づいてリアクトル43にエネルギーが蓄えられる。そして、上アーム41のIGBT41aをオン、下アーム42のIGBT42aをオフすると、リアクトル43に蓄積されているエネルギーがインバータ出力回路5への電源供給ライン6に直流電源2よりも大きな電源電圧(例えば650V)を印加する。このような上下アーム41、42のIGBT41a、42aのオンオフ動作を交互に繰り返し行うことで、一定の電源電圧をインバータ出力回路5側に供給することができる。
なお、昇圧回路4とインバータ出力回路5との間において、電源供給ライン6とGNDライン7との間にコンデンサ8および抵抗9が並列的に接続されている。コンデンサ8は、平滑用コンデンサであり、昇圧回路4における上下アーム41、42のIGBT41a、42aのスイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。抵抗9は、放電抵抗であり、昇圧回路4における上アーム41のIGBT41aのオフ時に、コンデンサ8に蓄えられているエネルギーを消費するために備えられている。
インバータ出力回路5は、直列接続した上下アーム51〜56が三相分並列接続された構成とされ、上アーム51、53、55と下アーム52、54、56との中間電位を三相モータ3のU相、V相、W相の各相に順番に入れ替えながら印加する。すなわち、上下アーム51〜56は、それぞれ、IGBT51a〜56aおよびFWD51b〜56bを備えた構成とされ、各相の上下アーム51〜56のIGBT51a〜56aがオンオフ制御されることで、三相モータ3に対して周期の異なる三相の交流電流を供給する。これにより、三相モータ3の駆動を可能としている。
本実施形態では、昇圧回路4における上下アーム41、42やインバータ出力回路5における上下アーム51〜56の少なくとも1つのアームについて、本発明の一実施形態を適用した1in1構造の半導体モジュールとしている。
図2(a)に、半導体モジュール10の上面レイアウト図を示すと共に、図2(b)に、図2(a)のA−A’矢視断面図を示す。なお、図2(b)では、本来であれば後述する樹脂モールド部16が図示されるべきであるが、樹脂モールド部16については破線で示すのみとし、樹脂モールド部16を省略した図としてある。以下、図2(a)、(b)を参照して本実施形態に係る半導体モジュール10の構成について説明する。
図2(a)、(b)に示すように、半導体モジュール10は、半導体チップ11、放熱板12、第1、第2電気配線13、14、制御端子15および樹脂モールド部16を備えた構成とされている。放熱板12の上に各構成要素を搭載した状態で樹脂モールド部16にてモールドされることで、半導体モジュール10が一体化構造とされている。
半導体チップ11には、上アーム41、51、53、55もしくは下アーム42、52、54、56のいずれかが形成されている。本実施形態では、半導体チップ11に形成されるIGBT51a〜56aおよびFWD51b〜56bを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ11の表面側と裏面側に各種パッドが形成されている。具体的には、半導体チップ11の表面側には、IGBT51a〜56aのゲートに接続されるパッド110が形成されていると共に、IGBT51a〜56aのエミッタおよびFWD51b〜51dのカソードに接続されるパッド111が形成されている。また、裏面側は、裏面全面がIGBT51a〜56aのコレクタおよびFWD51b〜51dのアノードに繋がるパッドとされている。
放熱板12は、ヒートスプレッダに相当するものであり、半導体チップ11における裏面側において、はんだ20を介して、IGBT51a〜56aのコレクタおよびFWD51b〜56bのカソードと接続されている。放熱板12のうちの裏面側、つまり半導体チップ11が配置される面と反対側の面は樹脂モールド部16から露出させられており、この露出部分において放熱が行えるようになっている。
第1電気配線13は、半導体チップ11の正極端子を構成するものであり、放熱板12に対して第1電気配線13が一体成形もしくは溶接等によって接合され、放熱板12を介して半導体チップ11の裏面側に備えられたパッドに電気的に接続されている。第1電気配線13における放熱板12とは反対側の端部は、樹脂モールド部16から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
第2電気配線14は、半導体チップ11の負極端子を構成するものであり、はんだ21を介して半導体チップ11の表面側のIGBT51a〜56aのエミッタおよびFWD51b〜51dのカソードに接続されるパッド111に電気的に接続されている。第2電気配線14における半導体チップ11とは反対側の端部は、樹脂モールド部16から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。そして、本実施形態では、この第2電気配線14に対して、樹脂モールド時における樹脂の流れによる影響を抑制するための構造を備えている。この構造の詳細については後述する。
制御端子15は、IGBT51a〜56aのゲート配線となるもので、半導体チップ11の表面側に形成されたIGBT51a〜56aのゲートに接続されるパッド110にボンディングワイヤ22を介して電気的に接続されている。制御端子15における半導体チップ11とは反対側の端部は、樹脂モールド部16から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
樹脂モールド部16は、放熱板12の表面側に上述した各部、つまり、はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、第1、第2電気配線13、14、制御端子15を搭載したのち、これらを成形型に設置し、その成形型内に樹脂を注入してモールド化することで構成される。この樹脂モールド部16により、第1、第2電気配線13、14および制御端子15の露出箇所以外が覆われることで、半導体チップ11などが保護されている。
このような構造により、本実施形態の半導体モジュール10が構成されている。続いて、第2電気配線14の詳細構造について説明する。
第2電気配線14は、図2に示されるように略L字状で構成されており、四角形状の半導体チップ11のうち制御端子15が引き出される辺とは異なる辺から引き出されたのち、制御端子15と同方向に引き出された形状とされている。この第2電気配線14は、基本的には平板を打ち抜くことなどにより形成され、平板状とされている。本実施形態では、この第2電気配線14に対して、樹脂モールド時にボンディングワイヤ22にモールド圧が加えられることを抑制するための制御壁30を設けている。これについて、図3および図4を参照して具体的に説明する。
図3は、第2電気配線14の平面図および斜視図であり、(a)が第2電気配線14の完成前の図、(b)が第2電気配線14の完成図である。また、図4は、樹脂モールド時の様子を示した模式図である。
図3(b)に示す第2電気配線14の完成図のように、第2電気配線14には略L字状とされた部分の平面に対して垂直方向に伸びる抑制壁30が備えられている。この抑制壁30が樹脂モールド時にボンディングワイヤ22にモールド圧が加えられることを抑制するための手段となる。この抑制壁30は、例えば図3(a)に示されるように第2電気配線14を平板の打ち抜きによって形成する際には、略L字状部とされる部分と同一平面として形成されるが、それを図3(b)に示されるように垂直方向に折り曲げることによって構成される。この抑制壁30は、放熱板12上に半導体チップ11はんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、第1、第2電気配線13、14、制御端子15を搭載したときに、図2(a)、(b)に示すようにボンディングワイヤ22と対向する位置に、ボンディングワイヤ22に平行に備えられている。このようにして、第2電気配線14が構成されている。
このような構造により第2電気配線14を構成しているため、樹脂モールド時には、樹脂の流れが図4の矢印に示すようになる。すなわち、樹脂モールドを行う際には、半導体モジュールの任意の一箇所(図中では紙面左上部)、具体的には第2電気配線14が引き出される箇所を樹脂入口として樹脂を注入し、それと反対側(図中では紙面右下部)である第1電気配線13が引き出される箇所を樹脂出口として空気と共に樹脂を排出させるという流れを作って樹脂モールドを行う。
このとき、従来の場合には、上述した図13に示したようにボンディングワイヤJ2に向かう樹脂の流れに対して樹脂を遮るものがないため、ボンディングワイヤJ2に対して垂直方向に樹脂が流れ、それによってボンディングワイヤJ2が流されてしまう。これに対して、本実施形態のように抑制壁30を設けるようにすると、その抑制壁30によって樹脂の流れが遮られるため、図4の矢印で示されるように樹脂の流れがボンディングワイヤ22に対して垂直方向とならないようにでき、ボンディングワイヤ22が樹脂によって流されることを抑制できる。このため、隣接するボンディングワイヤ22と接触したり、断線したりするという問題を発生させないようにできる。
以上説明したように、本実施形態では、第2電気配線14に対して抑制壁30を備えるようにしている。このため、この抑制壁30によって樹脂の流れが遮られるため、樹脂の流れがボンディングワイヤ22に対して垂直方向とならないようにでき、ボンディングワイヤ22が樹脂によって流されることを抑制できる。これにより、隣接するボンディングワイヤ22と接触したり、断線したりするという問題を発生させないようにでき、歩留まりの悪化を抑制できると共に、コストアップを防止することが可能となる。
また、第2電気配線14にて抑制壁30を構成しているため、抑制壁30を別部品で構成する場合と比較して、部品点数の削減および設置工程の削減を図ることが可能となり、コストアップを抑制することが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、抑制壁30の形成位置を第1実施形態に対して変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図5に、本実施形態の半導体モジュール10の上面レイアウト図を示すと共に、図6に、本実施形態の半導体モジュール10における放熱板12の斜視図を示す。以下、これらの図を参照して本実施形態に係る半導体モジュール10の構成について説明する。
図5および図6に示すように、本実施形態では、放熱板12に対して抑制壁30を備えた構造としている。この抑制壁30も、放熱板12上にはんだ20、21やボンディングワイヤ22による電気的な接続を終えた半導体チップ11、第1、第2電気配線13、14、制御端子15を搭載したときに、ボンディングワイヤ22と対向する位置に、ボンディングワイヤ22に平行に備えられる。
このような構造により放熱板12を構成しているため、樹脂モールド時には、第1実施形態と同様、抑制壁30によって樹脂の流れが遮られ、樹脂の流れが上述した図4と同様な流れになる。このため、ボンディングワイヤ22が樹脂によって流されることを抑制できる。したがって、本実施形態のような構造としても、第1実施形態と同様の効果を得ることができる。
また、放熱板12にて抑制壁30を構成しているため、抑制壁30を別部品で構成する場合と比較して、部品点数の削減および設置工程の削減を図ることが可能となり、コストアップを抑制することが可能となる。
(第3実施形態)
本発明の第3実施形態について説明する。ここでは、本発明の一実施形態を2つの半導体パワー素子を樹脂モールドした2in1構造の半導体モジュール10に対して適用した場合について説明する。
図7は、本実施形態にかかる半導体モジュール10の上面レイアウト図である。この図に示されるように、2つの半導体チップ11a、11bを樹脂モールド部16にモールドしている。本実施形態では、1つ目の半導体チップ11aに上アーム41、51、53、55を形成し、2つ目の半導体チップ11に上アーム41、51、53、55に直列接続された下アーム42、52、54、56を形成してある。
半導体チップ11aは放熱板12a上に配置され、半導体チップ11bは放熱板12b上に配置された状態で樹脂モールドされている。半導体チップ11aの第1電気配線13aは樹脂モールド部16の外部に引き出されているが、第2電気配線14aは樹脂モールド部16内において放熱板12bに電気的に接続されている。つまり、半導体チップ11aの第2電気配線14aが半導体チップ11bの第1電気配線13bも兼ねた構成とされている。そして、半導体チップ11bの第2電気配線14bが樹脂モールド部16の外部に引き出されている。また、各半導体チップ11a、11bからはボンディングワイヤ22a、22bを介して制御端子15a、15bも外部に引き出されている。このような構成とされることで、上アーム41、51、53、55と下アーム42、52、54、56とが図1に示した接続形態となるようにしてある。
このように構成された半導体モジュール10において、第2電気配線14bについて抑制壁30を備えた構造としてある。このため、この抑制壁30により、樹脂モールド時の樹脂の流れを遮断することができる。
図8は、樹脂モールド時の様子を示した模式図である。この図の矢印で示されるように、抑制壁30を設けるようにしてあるため、その抑制壁30によって樹脂の流れが遮られ、樹脂の流れがボンディングワイヤ22に対して垂直方向とならないようにでき、ボンディングワイヤ22が樹脂によって流されることを抑制できる。このため、第1実施形態と同様の効果を得ることができる。
なお、本実施形態のように複数の半導体チップ11a、11bを並べる場合、樹脂入口から遠くなるため、ボンディングワイヤ22aに対して樹脂が垂直方向に流れることもある。しかしながら、抑制壁30によって樹脂の流れが堰き止められるため、その流速は大きくなく、ボンディングワイヤ22aを流して問題を発生させる程ではない。
また、ここでは、第2電気配線14bに対して抑制壁30を備えた場合について説明したが、それに限らず、放熱板12bもしくは放熱板12aに備えることもできる。
(第4実施形態)
本発明の第4実施形態について説明する。ここでは、本発明の一実施形態を3つの半導体パワー素子を樹脂モールドした3in1構造の半導体モジュール10に対して適用した場合について説明する。
図9は、本実施形態にかかる半導体モジュール10の上面レイアウト図である。この図に示されるように、3つの半導体チップ11a〜11cを樹脂モールド部16にモールドしている。本実施形態では、各半導体チップ11a〜11cは、インバータ出力回路5における3つの上アーム51、53、55を形成してある。
半導体チップ11a〜11cはそれぞれ一枚の放熱板12上に配置された状態で樹脂モールドされている。半導体チップ11a〜11cには個々に第2電気配線14a〜14cが備えられているが、第1電気配線13は共通した1つとされている。この第1電気配線13が電源供給ライン6に電気的に接続されている。また、第2電気配線14a〜14cは二方向において樹脂モールド部16から外部に引き出された構造とされ、一方が下アーム52、54、56側に接続され、他方が三相モータ3に接続される。また、各半導体チップ11a〜11cからはボンディングワイヤ22a〜22cを介して制御端子15a〜15cも外部に引き出されている。このような構成とされることで、上アーム51、53、55が図1に示した接続形態となるようにしてある。
このように構成された半導体モジュール10において、第2電気配線14a、14bについて抑制壁30を備えた構造としてある。すなわち、各半導体チップ11a〜11cの間に抑制壁30が備えられるようにしている。このため、この抑制壁30により、樹脂モールド時の樹脂の流れを遮断することができる。このような構造とすれば、3in1構造の半導体モジュール10にて、第1実施形態と同様の効果を得ることができる。
なお、抑制壁30を第2電気配線14cにも備えるようにするとより効果的であるが、本実施形態に示すように各半導体チップ11a〜11cの間に抑制壁30が備えられた構造とされていれば、上記効果を十分に発揮できる。また、本実施形態の場合、紙面左上の樹脂入口から樹脂を注入したときにボンディングワイヤ22cに対して樹脂の流れが垂直になるが、半導体チップ11cと半導体チップ11bの間に配置される抑制壁30によって樹脂の流速が弱められるため、ボンディングワイヤ22cについても樹脂の流れによる影響を抑制することが可能となる。したがって、本実施形態のような構成としても、第1実施形態と同様の効果を得ることができる。
また、紙面左上を樹脂入口とせずに、紙面左中央位置、つまり半導体チップ11aと半導体チップ11bの間に配置した抑制壁30と半導体チップ11bと半導体チップ11cの間に配置した抑制壁30の間を樹脂入口として樹脂モールドを行うこともできる。このようにすれば、各抑制壁30によって樹脂の流れが妨げられる。このようにしても、第1実施形態に示した効果を得ることができる。
(第4実施形態の変形例)
上記第4実施形態において、抑制壁30の数を1つにすることもできる。例えば、図10に示すように、半導体チップ11bと半導体チップ11cの間に抑制壁30を設けるようにするだけにしても良い。この場合、抑制壁30を2つもしくは3つ形成する場合と比較して、効果が低下するものの上記効果を得ることができる。このように、抑制壁30の数を必要最低限の数にすることにより、部品点数の抑制、抑制壁30を別部品とする場合と比較して設置工数の削減などを図れ、コストアップを抑制することが可能となる。
上記第4実施形態では、3つの上アーム51、53、55を備えた半導体モジュール10を例に挙げて説明したが、第1、第2電気配線13、14の構成を変更すれば、3つの下アーム52、54、56を備えることもできる。そして、半導体モジュール10を3つの上アーム51、53、55を備えたものと下アーム52、54、56を備えたものとすれば、2つの半導体モジュール10によってインバータ出力回路5を構成できるため、電力変換器しての構成を簡素化することが可能となる。
(第5実施形態)
本発明の第5実施形態について説明する。ここでは、本発明の一実施形態を6つの半導体パワー素子を樹脂モールドした6in1構造の半導体モジュール10に対して適用した場合について説明する。
図11は、本実施形態にかかる半導体モジュール10の上面レイアウト図である。この図に示されるように、6つの半導体チップ11a〜11fを樹脂モールド部16にモールドしている。本実施形態では、各半導体チップ11a〜11fは、インバータ出力回路5における各アーム51〜56を形成したものであり、半導体チップ11a〜11cには3つの上アーム51、53、55がそれぞれ形成してあり、半導体チップ11d〜11fには3つの下アーム52、54、56がそれぞれ形成してある。
半導体チップ11a〜11cは同じ一枚の放熱板12a上に配置された状態で樹脂モールドされており、半導体チップ11d〜11fはそれぞれ異なる放熱板12b〜12d上に配置された状態で樹脂モールドされている。
半導体チップ11a〜11cには個々に第2電気配線14a〜14cが備えられているが、第1電気配線13は共通した1つとされている。この第1電気配線13が電源供給ライン6に電気的に接続されている。また、第2電気配線14a〜14cは二方向において樹脂モールド部16から外部に引き出された構造とされ、一方が三相モータ3に接続され、他方が半導体チップ11d〜11eが接続された放熱板12b〜12dにそれぞれ接続される。つまり、半導体チップ11a〜11cの第2電気配線14a〜14cが半導体チップ11d〜11fの第1電気配線13d〜13fも兼ねた構成とされている。そして、半導体チップ11d〜11fの第2電気配線14も共通した1つとされている。また、各半導体チップ11a〜11fからはボンディングワイヤ22a〜22fを介して制御端子15a〜15fが外部に引き出されている。このような構成とされることで、各上下アーム51〜56が図1に示した接続形態となるようにしてある。
このように構成された半導体モジュール10において、第2電気配線14a、14bおよび放熱板12c、12dについて抑制壁30を備えた構造としてある。すなわち、各半導体チップ11a〜11cの間に抑制壁30が備えられると共に、半導体チップ11d〜11fの間にも抑制壁30が備えられるようにしている。このため、この抑制壁30により、樹脂モールド時の樹脂の流れを遮断することができる。このような構造とすれば、6in1構造の半導体モジュール10にて、第1実施形態と同様の効果を得ることができる。
なお、抑制壁30を第2電気配線14cや放熱板12dにも備えるようにするとより効果的であるが、本実施形態に示すように各半導体チップ11a〜11cや各半導体チップ11d〜11fの間に抑制壁30が備えられた構造とされていれば、上記効果を十分に発揮できる。また、本実施形態の場合、紙面左上の樹脂入口から樹脂を注入したときにボンディングワイヤ22cに対して樹脂の流れが垂直になるが、半導体チップ11cと半導体チップ11bの間に配置される抑制壁30によって樹脂の流速が弱められるため、ボンディングワイヤ22cについても樹脂の流れによる影響を抑制することが可能となる。したがって、本実施形態のような構成としても、第1実施形態と同様の効果を得ることができる。
また、紙面左上を樹脂入口とせずに、紙面左中央位置、つまり半導体チップ11aと半導体チップ11bの間に配置した抑制壁30と半導体チップ11bと半導体チップ11cの間に配置した抑制壁30の間を樹脂入口として樹脂モールドを行うこともできる。このようにすれば、各抑制壁30によって樹脂の流れが妨げられ、より第1実施形態に示した効果を得ることができる。
(第5実施形態の変形例)
上記第5実施形態において、抑制壁30の数を上アーム側と下アーム側ぞれぞれで1つずつにすることもできる。例えば、図12に示すように、半導体チップ11bと半導体チップ11cの間や半導体チップ11eと半導体チップ11fの間に抑制壁30を設けるようにするだけにしても良い。この場合、抑制壁30を上アーム側および下アーム側それぞれに2つもしくは3つ形成する場合と比較して、効果が低下するものの上記効果を得ることができる。このように、抑制壁30の数を必要最低限の数にすることにより、部品点数の抑制、抑制壁30を別部品とする場合と比較して設置工数の削減などを図れ、コストアップを抑制することが可能となる。
(他の実施形態)
上記実施形態では、抑制壁30を放熱板12もしくは第2電気配線14に備える場合について説明したが、抑制壁30を別体で構成することもできる。ただし、このような別体で構成する場合には、抑制壁30を別途用意しなければならないため部品点数が増加することになるし、抑制壁30を固定するための設置工程が必要になり、工程数も増加することになる。このため、抑制壁30を半導体モジュール10を構成する部品として元々存在するものによって構成することで、部品点数の増加および設置工数の削減を図れ、コストアップを抑制することができる。
なお、抑制壁30を別部材とする場合にも、近接する半導体パワー素子の任意の部位と同電位となるようにすると好ましい。すなわち、抑制壁30が近接する半導体パワー素子と異なる電位とされる場合には、沿面距離の制約が発生するため、同電位とすることで、その制約を受けないようにすることができる。例えば、上記各実施形態の場合は、抑制壁30を第1、第2電気配線13、14と同一部材で構成している場合について説明したが、この抑制壁30も第1、第2電気配線13、14と同電位、つまり半導体パワー素子の任意の部位と同電位となるように構成している。このため、沿面距離の制約が発生しなくて済む。したがって、抑制壁30を別部材にしたとしても、上記各実施形態と同様に、抑制壁30が半導体パワー素子の任意の部位と同電位となるようにするのが好ましい。
1 インバータ
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 放熱板
13、14 第1、第2電気配線
15 制御端子
16 樹脂モールド部
22 ボンディングワイヤ
30 抑制壁
41、51、53、55 上アーム
42、52、54、56 下アーム

Claims (11)

  1. 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
    前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
    前記半導体チップ(11)に接続される電気配線(14)と同一部材により前記抑制壁(30)が構成されていることを特徴とする半導体モジュール。
  2. 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
    前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
    前記放熱板(12)と同一部材により前記抑制壁(30)が構成されていることを特徴とする半導体モジュール。
  3. 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
    前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
    前記抑制壁(30)は、前記半導体パワー素子の任意の部位と同電位とされていることを特徴とする半導体モジュール。
  4. 前記半導体パワー素子が形成された前記半導体チップ(11)を複数個並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、前記半導体チップ(11)同士の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないしのいずれか1つに記載の半導体モジュール。
  5. 前記半導体パワー素子が形成された前記半導体チップ(11)を3個並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、少なくとも3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないしのいずれか1つに記載の半導体モジュール。
  6. 前記半導体パワー素子が形成された前記半導体チップ(11)を3個ずつ2列並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、少なくとも2列並べられた3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないしのいずれか1つに記載の半導体モジュール。
  7. 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールの製造方法であって、
    前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置した状態で前記樹脂注入を行い、前記樹脂モールド部(16)によるモールド化を行うモールド工程を有し、
    前記半導体チップ(11)に接続される電気配線(14)と同一部材により前記抑制壁(30)を構成することを特徴とする半導体モジュールの製造方法。
  8. 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールの製造方法であって、
    前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置した状態で前記樹脂注入を行い、前記樹脂モールド部(16)によるモールド化を行うモールド工程を有し、
    前記放熱板(12)と同一部材により前記抑制壁(30)を構成することを特徴とする半導体モジュールの製造方法。
  9. 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を複数個並べ、この並べられた前記半導体チップ(11)同士の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
  10. 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を3個並べ、少なくとも3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
  11. 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を3個ずつ2列並べ、少なくとも2列並べられた3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
JP2010117717A 2010-05-21 2010-05-21 半導体モジュールおよびその製造方法 Active JP5521771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010117717A JP5521771B2 (ja) 2010-05-21 2010-05-21 半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117717A JP5521771B2 (ja) 2010-05-21 2010-05-21 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2011249364A JP2011249364A (ja) 2011-12-08
JP5521771B2 true JP5521771B2 (ja) 2014-06-18

Family

ID=45414313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010117717A Active JP5521771B2 (ja) 2010-05-21 2010-05-21 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5521771B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118275A1 (ja) * 2012-02-09 2013-08-15 三菱電機株式会社 半導体装置
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP6065581B2 (ja) * 2012-12-26 2017-01-25 サンケン電気株式会社 パワー半導体モジュールおよびその製造方法
JP6021695B2 (ja) * 2013-03-06 2016-11-09 三菱電機株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015216407A (ja) * 2015-08-31 2015-12-03 三菱電機株式会社 半導体装置
EP3474322B1 (en) * 2017-10-23 2022-04-20 Nexperia B.V. Semiconductor device and method of manufacture
JP7108567B2 (ja) * 2019-03-20 2022-07-28 株式会社東芝 パワーモジュール
EP4290573A1 (en) * 2022-06-08 2023-12-13 Nexperia B.V. A semiconductor package assembly and a method of manufacturing such semiconductor package assembly

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JP2006216641A (ja) * 2005-02-02 2006-08-17 Toyota Motor Corp 半導体モジュール
JP4640345B2 (ja) * 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP2009016738A (ja) * 2007-07-09 2009-01-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2011249364A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5521771B2 (ja) 半導体モジュールおよびその製造方法
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US7952856B2 (en) Power control unit and hybrid vehicle comprising same
JP5206743B2 (ja) 半導体モジュールおよびその製造方法
US20170331209A1 (en) Substrate and terminals for power module and power module including the same
JP6836201B2 (ja) 電力変換装置
EP3660899A1 (en) Semiconductor module
US10319671B2 (en) Semiconductor package with leadframe
CN108133927B (zh) 半导体装置及电力变换装置
JP5967495B2 (ja) 半導体装置
CN108695261B (zh) 电力用半导体装置及其制造方法以及电力变换装置
CN110622307B (zh) 半导体模块以及电力变换装置
JP7103279B2 (ja) 半導体装置
EP3761361A1 (en) Semiconductor device, semiconductor module and vehicle
JP5451994B2 (ja) 電力変換装置の導体配置構造
JP4064741B2 (ja) 半導体装置
JP4572247B2 (ja) ハイブリッド車両
JP5092892B2 (ja) 半導体装置
JP2011258594A (ja) 半導体モジュールの製造方法
CN113519050B (zh) 半导体装置
CN113035819A (zh) 半导体模块以及功率转换装置
JP5202366B2 (ja) 半導体装置
JP2010177573A (ja) 半導体装置
CN112968622A (zh) 智能功率模块及采用其的智能功率模块结构
JP5024439B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R151 Written notification of patent or utility model registration

Ref document number: 5521771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250