JP5521771B2 - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP5521771B2 JP5521771B2 JP2010117717A JP2010117717A JP5521771B2 JP 5521771 B2 JP5521771 B2 JP 5521771B2 JP 2010117717 A JP2010117717 A JP 2010117717A JP 2010117717 A JP2010117717 A JP 2010117717A JP 5521771 B2 JP5521771 B2 JP 5521771B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resin
- semiconductor chip
- bonding wire
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 223
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011347 resin Substances 0.000 claims description 137
- 229920005989 resin Polymers 0.000 claims description 137
- 230000001629 suppression Effects 0.000 claims description 72
- 238000009429 electrical wiring Methods 0.000 claims description 36
- 238000000465 moulding Methods 0.000 claims description 33
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 230000000452 restraining effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000011900 installation process Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、抑制壁30の形成位置を第1実施形態に対して変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。ここでは、本発明の一実施形態を2つの半導体パワー素子を樹脂モールドした2in1構造の半導体モジュール10に対して適用した場合について説明する。
本発明の第4実施形態について説明する。ここでは、本発明の一実施形態を3つの半導体パワー素子を樹脂モールドした3in1構造の半導体モジュール10に対して適用した場合について説明する。
上記第4実施形態において、抑制壁30の数を1つにすることもできる。例えば、図10に示すように、半導体チップ11bと半導体チップ11cの間に抑制壁30を設けるようにするだけにしても良い。この場合、抑制壁30を2つもしくは3つ形成する場合と比較して、効果が低下するものの上記効果を得ることができる。このように、抑制壁30の数を必要最低限の数にすることにより、部品点数の抑制、抑制壁30を別部品とする場合と比較して設置工数の削減などを図れ、コストアップを抑制することが可能となる。
本発明の第5実施形態について説明する。ここでは、本発明の一実施形態を6つの半導体パワー素子を樹脂モールドした6in1構造の半導体モジュール10に対して適用した場合について説明する。
上記第5実施形態において、抑制壁30の数を上アーム側と下アーム側ぞれぞれで1つずつにすることもできる。例えば、図12に示すように、半導体チップ11bと半導体チップ11cの間や半導体チップ11eと半導体チップ11fの間に抑制壁30を設けるようにするだけにしても良い。この場合、抑制壁30を上アーム側および下アーム側それぞれに2つもしくは3つ形成する場合と比較して、効果が低下するものの上記効果を得ることができる。このように、抑制壁30の数を必要最低限の数にすることにより、部品点数の抑制、抑制壁30を別部品とする場合と比較して設置工数の削減などを図れ、コストアップを抑制することが可能となる。
上記実施形態では、抑制壁30を放熱板12もしくは第2電気配線14に備える場合について説明したが、抑制壁30を別体で構成することもできる。ただし、このような別体で構成する場合には、抑制壁30を別途用意しなければならないため部品点数が増加することになるし、抑制壁30を固定するための設置工程が必要になり、工程数も増加することになる。このため、抑制壁30を半導体モジュール10を構成する部品として元々存在するものによって構成することで、部品点数の増加および設置工数の削減を図れ、コストアップを抑制することができる。
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 放熱板
13、14 第1、第2電気配線
15 制御端子
16 樹脂モールド部
22 ボンディングワイヤ
30 抑制壁
41、51、53、55 上アーム
42、52、54、56 下アーム
Claims (11)
- 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
前記半導体チップ(11)に接続される電気配線(14)と同一部材により前記抑制壁(30)が構成されていることを特徴とする半導体モジュール。 - 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
前記放熱板(12)と同一部材により前記抑制壁(30)が構成されていることを特徴とする半導体モジュール。 - 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールであって、
前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置しており、
前記抑制壁(30)は、前記半導体パワー素子の任意の部位と同電位とされていることを特徴とする半導体モジュール。 - 前記半導体パワー素子が形成された前記半導体チップ(11)を複数個並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、前記半導体チップ(11)同士の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体モジュール。
- 前記半導体パワー素子が形成された前記半導体チップ(11)を3個並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、少なくとも3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体モジュール。
- 前記半導体パワー素子が形成された前記半導体チップ(11)を3個ずつ2列並べた状態で前記樹脂モールド部(16)にてモールドした構造とされ、少なくとも2列並べられた3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)が備えられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体モジュール。
- 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールの製造方法であって、
前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置した状態で前記樹脂注入を行い、前記樹脂モールド部(16)によるモールド化を行うモールド工程を有し、
前記半導体チップ(11)に接続される電気配線(14)と同一部材により前記抑制壁(30)を構成することを特徴とする半導体モジュールの製造方法。 - 半導体パワー素子が形成された半導体チップ(11)と制御端子(15)とをボンディングワイヤ(22)にて電気的に接続すると共に、前記半導体チップ(11)を放熱板(12)上に搭載し、その後、成形型内に前記放熱板(12)および前記半導体チップ(11)を配置して樹脂注入を行うことで、前記放熱板(12)および前記半導体チップ(11)を樹脂モールド部(16)でモールドして一体構造とした半導体モジュールの製造方法であって、
前記半導体チップ(11)と前記制御端子(15)とを接続する前記ボンディングワイヤ(22)の長手方向に対する垂直方向に、前記樹脂注入における樹脂入口から前記ボンディングワイヤ(22)への樹脂の流れを抑制する抑制壁(30)を配置した状態で前記樹脂注入を行い、前記樹脂モールド部(16)によるモールド化を行うモールド工程を有し、
前記放熱板(12)と同一部材により前記抑制壁(30)を構成することを特徴とする半導体モジュールの製造方法。 - 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を複数個並べ、この並べられた前記半導体チップ(11)同士の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
- 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を3個並べ、少なくとも3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
- 前記モールド工程は、前記半導体パワー素子が形成された前記半導体チップ(11)を3個ずつ2列並べ、少なくとも2列並べられた3個の前記半導体チップ(11)のうちのいずれか2個の間に前記抑制壁(30)を備えて前記樹脂モールド部(16)によるモールドを行う工程であることを特徴とする請求項7または8に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117717A JP5521771B2 (ja) | 2010-05-21 | 2010-05-21 | 半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117717A JP5521771B2 (ja) | 2010-05-21 | 2010-05-21 | 半導体モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249364A JP2011249364A (ja) | 2011-12-08 |
JP5521771B2 true JP5521771B2 (ja) | 2014-06-18 |
Family
ID=45414313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117717A Active JP5521771B2 (ja) | 2010-05-21 | 2010-05-21 | 半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521771B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013118275A1 (ja) * | 2012-02-09 | 2013-08-15 | 三菱電機株式会社 | 半導体装置 |
JP2013232495A (ja) * | 2012-04-27 | 2013-11-14 | Mitsubishi Electric Corp | 半導体装置 |
JP5924164B2 (ja) * | 2012-07-06 | 2016-05-25 | 株式会社豊田自動織機 | 半導体装置 |
JP2014033060A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
JP6065581B2 (ja) * | 2012-12-26 | 2017-01-25 | サンケン電気株式会社 | パワー半導体モジュールおよびその製造方法 |
JP6021695B2 (ja) * | 2013-03-06 | 2016-11-09 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
JP2015216407A (ja) * | 2015-08-31 | 2015-12-03 | 三菱電機株式会社 | 半導体装置 |
EP3474322B1 (en) * | 2017-10-23 | 2022-04-20 | Nexperia B.V. | Semiconductor device and method of manufacture |
JP7108567B2 (ja) * | 2019-03-20 | 2022-07-28 | 株式会社東芝 | パワーモジュール |
EP4290573A1 (en) * | 2022-06-08 | 2023-12-13 | Nexperia B.V. | A semiconductor package assembly and a method of manufacturing such semiconductor package assembly |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3572833B2 (ja) * | 1996-12-19 | 2004-10-06 | 株式会社デンソー | 樹脂封止型半導体装置の製造方法 |
JP2006216641A (ja) * | 2005-02-02 | 2006-08-17 | Toyota Motor Corp | 半導体モジュール |
JP4640345B2 (ja) * | 2007-01-25 | 2011-03-02 | 三菱電機株式会社 | 電力用半導体装置 |
JP2009016738A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-05-21 JP JP2010117717A patent/JP5521771B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011249364A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521771B2 (ja) | 半導体モジュールおよびその製造方法 | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
US7952856B2 (en) | Power control unit and hybrid vehicle comprising same | |
JP5206743B2 (ja) | 半導体モジュールおよびその製造方法 | |
US20170331209A1 (en) | Substrate and terminals for power module and power module including the same | |
JP6836201B2 (ja) | 電力変換装置 | |
EP3660899A1 (en) | Semiconductor module | |
US10319671B2 (en) | Semiconductor package with leadframe | |
CN108133927B (zh) | 半导体装置及电力变换装置 | |
JP5967495B2 (ja) | 半導体装置 | |
CN108695261B (zh) | 电力用半导体装置及其制造方法以及电力变换装置 | |
CN110622307B (zh) | 半导体模块以及电力变换装置 | |
JP7103279B2 (ja) | 半導体装置 | |
EP3761361A1 (en) | Semiconductor device, semiconductor module and vehicle | |
JP5451994B2 (ja) | 電力変換装置の導体配置構造 | |
JP4064741B2 (ja) | 半導体装置 | |
JP4572247B2 (ja) | ハイブリッド車両 | |
JP5092892B2 (ja) | 半導体装置 | |
JP2011258594A (ja) | 半導体モジュールの製造方法 | |
CN113519050B (zh) | 半导体装置 | |
CN113035819A (zh) | 半导体模块以及功率转换装置 | |
JP5202366B2 (ja) | 半導体装置 | |
JP2010177573A (ja) | 半導体装置 | |
CN112968622A (zh) | 智能功率模块及采用其的智能功率模块结构 | |
JP5024439B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5521771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |