JP2009016738A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009016738A
JP2009016738A JP2007179766A JP2007179766A JP2009016738A JP 2009016738 A JP2009016738 A JP 2009016738A JP 2007179766 A JP2007179766 A JP 2007179766A JP 2007179766 A JP2007179766 A JP 2007179766A JP 2009016738 A JP2009016738 A JP 2009016738A
Authority
JP
Japan
Prior art keywords
metal wire
wire
resin
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007179766A
Other languages
English (en)
Inventor
Yuuki Kuro
勇旗 黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007179766A priority Critical patent/JP2009016738A/ja
Publication of JP2009016738A publication Critical patent/JP2009016738A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を樹脂封止して半導体装置を構成するにあたって、金属ワイヤの樹脂流によるワイヤ流れを抑制する。
【解決手段】半導体装置１は複数の接続パッド５を有する配線基板２上に搭載された半導体素子６を具備する。半導体素子６は少なくとも外形の一辺に沿って配置された複数の電極パッド７を有する。複数の接続パッド５と複数の電極パッド７とはそれぞれ金属ワイヤ８で電気的に接続されており、これら金属ワイヤ８は半導体素子６の外形辺に沿って配列されて金属ワイヤ群９を構成している。金属ワイヤ群９の配列方向の少なくとも一方の端部に位置する金属ワイヤ８の外側には絶縁性遮蔽物１１が配置されている。
【選択図】図２

Description

本発明は半導体装置に関する。
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体素子を積層して封止した積層型半導体装置が実用化されている。積層型半導体装置において、複数の半導体素子は配線基板上に順に積層される。各半導体素子の電極パッドは、配線基板の接続パッドとボンディングワイヤ（金属ワイヤ等）を介して電気的に接続される。このような積層体を絶縁樹脂で封止することによって、スタック型マルチチップパッケージ等の半導体装置が構成される。
半導体メモリ装置は１個もしくは複数個のメモリ素子とコントローラ素子とから構成される。半導体メモリ装置に積層構造を適用する場合、１個もしくは多段に積層されたメモリ素子上に、それより小型のコントローラ素子が積層される。このため、大型のメモリ素子上に積層された小型のコントローラ素子に対するボンディング長さは必然的に長くなり、ボンディングワイヤが長ループ化する。さらに、ボンディングワイヤは半導体素子のパッド面積の微小化等に伴って細線化する傾向にある。
このような半導体装置を作製するにあたって、樹脂封止時にボンディングワイヤが偏移（ワイヤ流れ）を起こし、ワイヤ間の接触によるショートやワイヤ切れ等が発生しやすいという問題がある。すなわち、半導体素子の樹脂封止にモールド成形を適用した場合、樹脂流動方向と直交するように張られたボンディングワイヤは樹脂流の上流側から下流側に向けて抗力を受ける。長ループのワイヤは樹脂流でワイヤ流れを起こしやすく、さらに狭ピッチで接続されているために僅かなワイヤ流れで隣接するワイヤと接触しやすい。さらに、細線化されたワイヤではワイヤ切れが生じるおそれがある。ワイヤ間の接触によるショートやワイヤ切れは半導体装置の製品歩留りや信頼性を低下させる要因となる。
特許文献１にはリードフレームを用いた半導体装置において、半導体素子とリードフレームとの間に絶縁性材料を配置し、絶縁性材料に設けられた溝内にボンディングワイヤをはめ込むことによって、ワイヤ流れによるショートの発生を抑制することが記載されている。しかしながら、複数のワイヤを個々に収容するような溝は、狭ピッチ化されたボンディングワイヤに適用することはできない。特許文献２には半導体素子を収容する容器内のリード支承部に、先端に溝が設けられた突起部を形成することが記載されている。この場合も同様であり、狭ピッチ化されたボンディングワイヤには適用することができない。
特開平２−２５０３３８号公報 特開平２−２３７０４３号公報
本発明の目的は、半導体素子を樹脂封止するにあたって、ボンディングワイヤ（金属ワイヤ）の樹脂流によるワイヤ流れを抑制することによって、製造歩留りや信頼性等を向上させた半導体装置を提供することにある。
本発明の一態様に係る半導体装置は、素子搭載部と複数の接続パッドとを有する配線基板と、前記配線基板の素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する半導体素子と、前記配線基板の接続パッドと前記半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する金属ワイヤ群と、前記金属ワイヤの側面の少なくとも一部を遮蔽するように、前記金属ワイヤ群の配列方向の少なくとも一方の端部に位置する金属ワイヤの外側に配置された絶縁性遮蔽物と、前記半導体素子を前記金属ワイヤ群と共に封止する樹脂封止部とを具備することを特徴としている。
本発明の他の態様に係る半導体装置は、素子搭載部と複数の接続パッドとを有する配線基板と、前記配線基板の素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する第２の半導体素子と、前記配線基板の接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する第１の金属ワイヤ群と、前記配線基板の接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する第２の金属ワイヤ群と、前記第２の金属ワイヤ群を構成する金属ワイヤの側面の少なくとも一部を遮蔽するように、前記第２の金属ワイヤ群の配列方向の少なくとも一方の端部に位置する金属ワイヤの外側に配置された絶縁性遮蔽物と、前記第１および第２の半導体素子を前記第１および第２の金属ワイヤ群と共に封止する樹脂封止部とを具備することをとしている。
本発明の態様に係る半導体装置によれば、樹脂封止時の樹脂流による金属ワイヤのワイヤ流れを絶縁性遮蔽物で抑制することができる。従って、ワイヤ間の接触によるショートやワイヤ切れの発生が抑制されるため、製造歩留りや信頼性に優れる半導体装置を提供することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による半導体装置の構成を示す平面図、図２はその断面図である。これらの図に示す半導体装置１は、素子搭載基板として機能する配線基板２を具備している。配線基板２は素子搭載部と配線網とを有するものであればよく、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板の表面や内部に配線網を形成したものが用いられる。配線基板２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。
配線基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。配線基板２の上面側には素子搭載部４が設けられており、その周囲には外部接続端子３と配線網（図示せず）を介して電気的に接続された複数の接続パッド５、５…が設けられている。接続パッド５はワイヤボンディング時に接続部として機能するものであり、搭載される半導体素子の電極パッド数に応じて設けられている。配線基板２の素子搭載部４には、半導体素子６が図示を省略した接着層を介して接着されている。
半導体素子６はトランジスタを含む回路等が形成された素子表面（上面）に配置された複数の電極パッド７、７…を有している。複数の電極パッド７、７…は半導体素子６の外形を構成する辺に沿って配置されている。この実施形態において、複数の電極パッド７、７…は半導体素子６の外形辺のうち対向する二辺（パッド配置辺）に沿ってそれぞれ列状に配置されている。なお、電極パッド７は半導体素子６の外形辺のうちの少なくとも一辺に沿って配置されていればよく、長辺もしくは短辺片側パッド構造であってもよい。
配線基板２の上面に設けられた複数の接続パッド５は、半導体素子６の対向する二辺に沿って配置された電極パッド７のそれぞれに対応するように配置されている。このような配線基板２の接続パッド５は半導体素子６の電極パッド７とＡｕワイヤ等の金属ワイヤ８を介して電気的に接続されている。すなわち、複数の電極パッド７、７…と複数の接続パッド５、５…との間はそれぞれ金属ワイヤ８、８…で電気的に接続されており、これら複数の金属ワイヤ８、８…は金属ワイヤ群９を構成している。
金属ワイヤ群９を構成する金属ワイヤ８は電極パッド７から接続パッド５に向けて、もしくは接続パッド５から電極パッド７に向けてワイヤリングされており、金属ワイヤ８の各端部は接続パッド５と電極パッド７に接続されている。このように、複数の金属ワイヤ８、８…は複数の電極パッド７、７…と複数の接続パッド５、５…との間を電気的に接続するように、半導体素子６の外形辺（パッド配置辺）に沿って配列されている。
そして、配線基板２上に搭載された半導体素子６を金属ワイヤ群９と共に、エポキシ樹脂のような封止樹脂で封止して樹脂封止部１０を形成することによって、半導体パッケージとして機能する半導体装置１が構成されている。図１は樹脂封止部１０の図示を省略している。なお、図１および図２では配線基板２上に１個の半導体素子６を搭載した構造を示したが、半導体素子の搭載数はこれに限られるものではない。後述するように、半導体素子の搭載数は２個もしくはそれ以上であってもよい。
ここで、樹脂封止部１０の形成にモールド成形を適用する場合、例えば図３に示すように、複数の装置形成領域を有する基板フレーム２１を用意し、基板フレーム２１の各装置形成領域に半導体素子６をそれぞれ搭載する。複数の装置形成領域はそれぞれ配線基板２に対応している。次いで、半導体素子６にワイヤボンディングを施した後、基板フレーム２１を例えばトランスファー成形用の金型２２のキャビティ２３内に配置する。金型２２の注入口２４から樹脂材料をキャビティ２３内に充填することによって、複数の装置形成領域に搭載された半導体素子６を一括して封止する。
樹脂封止部１０をモールド成形するにあたって、キャビティ２３内に配置された基板フレーム２１上を、流動状態とされた樹脂を流すことによって、キャビティ２３内に樹脂を充填させて半導体素子６を封止する。この際、金属ワイヤ８は樹脂の流動方向（図中、矢印Ｘ方向）と直交するように張られているため、従来の装置構造では樹脂流Ｘの上流側から下流側に向けて抗力を受けることで、図４に示すようにワイヤ流れが生じる。ワイヤ流れは隣接するワイヤ間の接触によるショートやワイヤ切れの発生原因となる。なお、図３および図４は従来の半導体装置の樹脂封止工程を示している。
ところで、複数の金属ワイヤ８を狭ピッチ（例えば１００μｍ以下）で配列した金属ワイヤ群９の近傍における樹脂流Ｘは、図５に示すように、金属ワイヤ８を避けるようにして流れる。このため、実際にワイヤ流れが大きい場所は、樹脂流Ｘに対して金属ワイヤ群９の最上流に位置する場所と最下流に位置する場所となる。すなわち、図４に示すように、金属ワイヤ群９を構成する金属ワイヤ８のうち、樹脂流Ｘに対して最上流に位置する金属ワイヤ８ａと最下流に位置する金属ワイヤ８ｚのワイヤ流れが大きくなる。これら金属ワイヤ８ａ、８ｚのワイヤ流れがワイヤピッチを超えるとショートが起こり、またワイヤ強度や接続強度を超えるとワイヤ切れが生じることになる。
そこで、第１の実施形態では図１、図２および図６に示すように、金属ワイヤ群９の配列方向の各端部に位置する金属ワイヤ８の外側にそれぞれ絶縁性遮蔽物１１を配置している。すなわち、半導体素子６のパッド配置辺に沿って配列された複数の金属ワイヤ８のうち、樹脂流Ｘに対して最上流に位置する金属ワイヤ８ａの外側に絶縁性遮蔽物１１Ａを配置し、最下流に位置する金属ワイヤ８ｚの外側に絶縁性遮蔽物１１Ｂを配置している。さらに、この実施形態では金属ワイヤ８の配列が中央付近で途切れているため、この金属ワイヤ８の配列が途切れた部分にも絶縁性遮蔽物１１Ｃを配置している。
絶縁性遮蔽物１１の具体的な構成としては、例えば絶縁樹脂からなるダム部が挙げられる。図１および図２では絶縁性遮蔽物１１として絶縁樹脂ダムを適用している。ダム部を構成する樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂、あるいは紫外線硬化型のような光硬化性樹脂等が用いられる。熱硬化性や光硬化性等を有する樹脂組成物（液状樹脂）を配線基板２上に塗布し、この液状樹脂の塗布層を硬化させてダム部を形成する。ダム部の形成工程は、樹脂封止前であればどの段階（例えば基板作製工程、素子搭載工程後、ワイヤボンディング工程後等）で実施してもよい。
絶縁樹脂ダム等からなる絶縁性遮蔽物１１は金属ワイヤ８、特に１００μｍ以下というように狭ピッチで配列された金属ワイヤ群９の最上流側ワイヤ８ａと最下流側ワイヤ８ｚに対して直接作用する樹脂流Ｘの流れを遮るものである。さらに、ワイヤピッチが一定以上（例えば０．５ｍｍ以上）の広ピッチ部の金属ワイヤ８に作用する樹脂流Ｘも、絶縁性遮蔽物１１で緩和される。従って、絶縁性遮蔽物１１は金属ワイヤ８の側面の少なくとも一部を遮蔽するように設けられる。図２は金属ワイヤ８の配線基板２からの立ち上り部と平坦部の一部とを遮蔽するように絶縁性遮蔽物１１を配置している。絶縁性遮蔽物１１は図７に示すように、金属ワイヤ８の立ち上り部の一部を遮蔽するように配置してもよい。
一般的な樹脂封止時におけるワイヤ流れは、金属ワイヤ８の水平面に対して平行に張られた平坦部の偏移よりも、配線基板２からの立ち上り部と平坦部との屈曲点が倒れる現象が問題となる。このため、ダム状の絶縁性遮蔽物１１は金属ワイヤ８の立ち上り部の少なくとも一部、さらには立ち上り部と平坦部との屈曲点を遮蔽するように設けることが好ましい。例えば、半導体素子６の高さが０．６ｍｍ、金属ワイヤ８の長さが３ｍｍ、金属ワイヤ８のループ高さが０．７ｍｍである場合、高さがワイヤ高さの半分以上、さらにはワイヤ高さ以上で、金属ワイヤ８の少なくとも一部を覆うような長さ（例えば１．５ｍｍ以上、さらには３ｍｍ以上）を有するダム状絶縁性遮蔽物１１を配置する。
このようなダム状絶縁性遮蔽物１１Ａ、１１Ｂを金属ワイヤ群９の外側に配置することによって、特に樹脂流Ｘに対して最上流側に位置する金属ワイヤ８ａと最下流側に位置する金属ワイヤ８ｚを偏移させる樹脂流Ｘの流動力が弱められる。絶縁性遮蔽物１１Ａは最上流側ワイヤ８ａに直接作用する樹脂流Ｘを弱め、また絶縁性遮蔽物１１Ｂは最下流側ワイヤ８ｚを巻き込むように作用する樹脂流Ｘを弱める。さらに、広ピッチ部の金属ワイヤ８に作用する樹脂流Ｘも絶縁性遮蔽物１１Ｃで弱められる。これらによって、図６に示すように金属ワイヤ８のワイヤ流れを抑制することが可能となる。
上述したように、狭ピッチで配列された金属ワイヤ群９の外側や広ピッチ部に絶縁性遮蔽物１１を配置することによって、樹脂封止部１０のモールド成形時の樹脂流Ｘによるワイヤ流れを防止することができる。これによって、ワイヤ間の接触によるショートやワイヤ切れ等の発生が抑制されるため、半導体装置１の製造歩留りや信頼性を高めることが可能となる。さらに、封止樹脂を選定する際にワイヤ流れの防止を考慮する必要がなくなるため、他の不具合（例えば充填性や反り）に特化した樹脂を選定することで、半導体装置１の製造歩留りをさらに高めることが可能となる。
金属ワイヤ群９の外側に配置する絶縁性遮蔽物１１Ａ、１１Ｂは状況に応じて選択することができ、金属ワイヤ群９の配列方向の少なくとも一方の端部に位置する金属ワイヤ８の外側に配置されていればよい。そのうちでも、樹脂流Ｘに対して最上流側に位置する金属ワイヤ８ａのワイヤ流れがショート等の問題を引き起こしやすいことから、少なくとも最上流側ワイヤ８ａの外側（樹脂流Ｘの上流側）に絶縁性遮蔽物１１Ａを配置することが好ましい。絶縁性遮蔽物１１Ｃは金属ワイヤ８のピッチに応じて適宜に配置されるものであり、ワイヤピッチやそれによるワイヤ流れによっては省略することができる。
絶縁性遮蔽物には絶縁樹脂ダムに代えて絶縁被覆ワイヤを適用してもよい。図８は絶縁性遮蔽物として絶縁被覆ワイヤ１２を適用した半導体装置１を示しており、絶縁樹脂ダムに代えて絶縁被覆ワイヤ１２を適用する以外は図１や図２に示した半導体装置１と同様な構成を有している。絶縁被覆ワイヤ１２は金属ワイヤ（ボンディングワイヤ）の表面を絶縁樹脂で被覆したものであり、通常の金属ワイヤと同様にワイヤボンディングすることが可能なものである。絶縁被覆ワイヤ１２は樹脂流Ｘに対して最上流側に位置する金属ワイヤ８ａの外側と最下流側に位置する金属ワイヤ８ｚの外側に張られている。
このように、絶縁被覆ワイヤ１２を金属ワイヤ群９の外側に張ることによって、ワイヤ流れによるショートやワイヤ切れの発生を抑制することが可能となる。樹脂流Ｘに対して上流側に張られた絶縁被覆ワイヤ１２は、それ自体がワイヤ流れを起こすおそれがあるものの、絶縁被覆ワイヤ１２がワイヤ流れを起こして隣接する金属ワイヤ８ａと接触しても、表面が絶縁被覆されているためにショートを起こすことがない。また、樹脂流Ｘに対して下流側に張られた絶縁被覆ワイヤ１２は、隣接する金属ワイヤ８ｚのワイヤ流れを抑制するものである。なお、絶縁被覆ワイヤ１２に代えて隣接する金属ワイヤ８と同電位のダミーワイヤを適用することも可能である。
次に、本発明の第２の実施形態による半導体装置について、図９ないし図１２を参照して説明する。図９は第２の実施形態による半導体装置の構成を示す平面図、図１０はその断面図である。なお、前述した第１の実施形態と同一部分には同一符号を付して、その説明を一部省略する。図９および図１０に示す半導体装置３１は、素子搭載基板として機能する配線基板２を具備している。配線基板２の構成は第１の実施形態と同様である。
配線基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。配線基板２の上面側には素子搭載部４が設けられており、その周囲には外部接続端子３と配線網（図示せず）を介して電気的に接続された複数の接続パッド５、５…が設けられている。接続パッド５はワイヤボンディング時に接続部として機能するものであり、搭載される半導体素子の電極パッド数に応じて設けられている。配線基板２の素子搭載部４には、第１の半導体素子３２が図示を省略した接着層を介して接着されている。第１の半導体素子３２上には図示を省略した接着層を介して第２の半導体素子３３が積層されている。
第１の半導体素子３２はトランジスタを含む回路等が形成された素子表面（上面）に配置された複数の電極パッド３４、３４…を有している。複数の電極パッド３４、３４…は第１の半導体素子３２の外形を構成する辺に沿って配置されている。同様に、第２の半導体素子３３は複数の電極パッド３５、３５…を有しており、これら電極パッド３５、３５…は第２の半導体素子３３の外形を構成する辺に沿って配置されている。第１の半導体素子３２と第２の半導体素子３３はパッド配置辺が平行となるように積層されている。
第２の実施形態の半導体装置３１において、各電極パッド３４、３５はそれぞれ半導体素子３２、３３の外形辺のうち対向する二辺に沿ってそれぞれ列状に配置されており、これらパッド配置辺の向きと位置を揃えて第１および第２の半導体素子３２、３３が積層されている。電極パッド３４、３５は半導体素子３２、３３の外形辺の少なくとも一辺に沿って配置されていればよく、長辺もしくは短辺片側パッド構造であってもよい。また、半導体素子３２、３３はＬ型パッド構造等を有していてもよい。
複数の接続パッド５は第１および第２の半導体素子３２、３３の対向する二辺に沿って配置された電極パッド３４、３５のそれぞれに対応するように配置されている。配線基板２の接続パッド５と第１の半導体素子３２の電極パッド３４とはそれぞれ第１の金属ワイヤ３６を介して電気的に接続されており、これら第１の金属ワイヤ３６は第１の金属ワイヤ群３７を構成している。第１の金属ワイヤ３６は電極パッド３４から接続パッド５に向けて、もしくは接続パッド５から電極パッド３４に向けてワイヤリングされており、第１の金属ワイヤ３６の各端部は接続パッド５と電極パッド３４に接続されている。
同様に、第２の半導体素子３３の電極パッド３５は第２の金属ワイヤ３８を介して接続パッド５と電気的に接続されており、これら第２の金属ワイヤ３８は第２の金属ワイヤ群３９を構成している。第２の金属ワイヤ３８は第１の金属ワイヤ３６と同方向にワイヤリングされており、その各端部は接続パッド５と電極パッド３５に接続されている。そして、配線基板２上に積層されて搭載された第１および第２の半導体素子３２、３３を、第１および第２の金属ワイヤ群３７、３９と共に樹脂封止部１０で封止することによって、半導体パッケージとして機能する半導体装置３１が構成されている。
第１の半導体素子３２の具体例としては、ＮＡＮＤ型フラッシュメモリのような半導体メモリ素子が挙げられる。第２の半導体素子３３の具体例としては、半導体メモリ素子のコントローラ素子が挙げられる。ここでは２個の半導体素子３２、３３を積層した構造を示したが、半導体素子の積層数は３個もしくはそれ以上であってもよい。例えば、同形状の半導体メモリ素子（第１の半導体素子３２に相当）を複数積層し、その上に小形のコントローラ素子（第２の半導体素子３３に相当）を積層した構造、あるいは１個の半導体メモリ素子（第１の半導体素子３２に相当）上に複数のコントローラ素子（第２の半導体素子３３に相当）を順に積層した構造等、種々の積層構造を適用することができる。
第１および第２の金属ワイヤ群３７、３９は、前述した第１の実施形態で説明したように、樹脂封止部１０をモールド成形する際の樹脂流Ｘに対して直交するように張られているため、樹脂流Ｘでワイヤ流れが生じるおそれがある。特に、第１の半導体素子３２上に積層された第２の半導体素子３３に対するボンディング長さは必然的に長くなり、第２の金属ワイヤ３６は長ループ化する。このため、第２の金属ワイヤ３６は樹脂流Ｘでワイヤ流れが生じやすい。さらに、狭ピッチ（例えば１００μｍ以下）で接続された第２の金属ワイヤ３６は、僅かなワイヤ流れで隣接するワイヤと接触しやすい。
そこで、第２の実施形態では図９および図１０に示すように、複数の第２の金属ワイヤ３８で構成された第２の金属ワイヤ群３９のうち、その配列方向の各端部に位置する第２の金属ワイヤ３８の外側にそれぞれ絶縁性遮蔽物１１を配置している。すなわち、第２の半導体素子３３のパッド配置辺に沿って配列された複数の第２の金属ワイヤ３８のうち、樹脂流Ｘに対して最上流と最下流に位置する金属ワイヤ３８のそれぞれの外側に絶縁性遮蔽物１１を配置している。絶縁性遮蔽物１１としては前述した第１の実施形態と同様に、絶縁樹脂からなるダム部や絶縁被覆ワイヤが適用される。
絶縁樹脂ダム部や絶縁被覆ワイヤからなる絶縁性遮蔽物１１は、前述した第１の実施形態と同様に、第２の金属ワイヤ３８の側面の少なくとも一部を遮蔽するように設けられる。図９および図１０は第２の金属ワイヤ３８の平坦部の一部を遮蔽するように、絶縁性遮蔽物１１を第１の半導体素子３２の上面に配置した構造を示している。絶縁性遮蔽物１１は図１１に示すように、第２の金属ワイヤ３８の立ち上り部を遮蔽するように、配線基板２上に配置してもよい。この場合、第１の金属ワイヤ３６の立ち上り部も絶縁性遮蔽物１１で遮蔽することができる。絶縁性遮蔽物１１は図１２に示すように、配線基板２上と第１の半導体素子３２上の両方に配置してもよい。
このように、絶縁性遮蔽物１１を第２の金属ワイヤ群３９の外側に配置することによって、特に樹脂流Ｘに対して最上流側と最下流側に位置する第２の金属ワイヤ３８を偏移させる樹脂流Ｘの流動力が弱められる。従って、狭ピッチで配列された長ループの第２の金属ワイヤ３８のワイヤ流れ、ひいてはワイヤ流れによるショートやワイヤ切れ等の発生を抑制することができる。さらに、第１の金属ワイヤ３６も遮蔽するように絶縁性遮蔽物１１を配置することによって、第１の金属ワイヤ３６のワイヤ流れも抑制することができる。これらによって、半導体装置３１の製造歩留りや信頼性を高めることが可能となる。
絶縁性遮蔽物１１の具体的な構成や形状は第１の実施形態と同様とする。また、絶縁性遮蔽物１１は第２の金属ワイヤ群３９の配列方向の少なくとも一方の端部に位置する金属ワイヤ３８の外側に配置されていればよい。そのうちでも、樹脂流Ｘに対して最上流側に位置する第２の金属ワイヤ３８のワイヤ流れがショート等の問題を引き起こしやすいことから、少なくとも最上流側ワイヤ３８の外側に絶縁性遮蔽物１１を配置することが好ましい。第２の金属ワイヤ群３９が広ピッチ部を有する場合には、その部分にも絶縁性遮蔽物１１を配置することが有効である。この点は第１の実施形態と同様である。
なお、本発明は上記した各実施形態に限定されるものではなく、複数の半導体素子を積層して回路基材上に搭載すると共に、各半導体素子の接続にワイヤボンディングを適用した各種の積層型半導体装置に適用することができる。例えば、半導体素子は電極パッドを一辺のみに沿って配列した片側パッド構造を有していてもよい。このような場合にも樹脂固定部は有効であり、そのような積層型半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態による半導体装置の平面図である。 図１に示す半導体装置の断面図である。 従来の半導体装置の樹脂封止工程におけるワイヤ流れを示す平面図である。 図３の一部を拡大して示す平面図である。 図３の一部を拡大して示す断面図である。 図１に示す半導体装置の樹脂封止工程を示す平面図である。 図１に示す半導体装置の変形例を示す断面図である。 図１に示す半導体装置の他の変形例を示す平面図である。 本発明の第２の実施形態による半導体装置の平面図である。 図９に示す半導体装置の断面図である。 図９に示す半導体装置の変形例を示す断面図である。 図９に示す半導体装置の他の変形例を示す断面図である。
符号の説明
１，２１…半導体装置、２…回路基板、５…接続パッド、６…半導体素子、７，２４，２５…電極パッド、８…金属ワイヤ、９…金属ワイヤ群、１０…樹脂封止部、１１…絶縁性遮蔽物（絶縁樹脂ダム）、１２…絶縁被覆ワイヤ、２２…第１の半導体素子、２３…第２の半導体素子、２６…第１の金属ワイヤ、２７…第１の金属ワイヤ群、２８…第２の金属ワイヤ、２９…第２の金属ワイヤ群。

Claims (5)

  1. 素子搭載部と複数の接続パッドとを有する配線基板と、
    前記配線基板の素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する半導体素子と、
    前記配線基板の接続パッドと前記半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する金属ワイヤ群と、
    前記金属ワイヤの側面の少なくとも一部を遮蔽するように、前記金属ワイヤ群の配列方向の少なくとも一方の端部に位置する金属ワイヤの外側に配置された絶縁性遮蔽物と、
    前記半導体素子を前記金属ワイヤ群と共に封止する樹脂封止部と
    を具備することを特徴とする半導体装置。
  2. 素子搭載部と複数の接続パッドとを有する配線基板と、
    前記配線基板の素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する第１の半導体素子と、
    前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配置された複数の電極パッドを有する第２の半導体素子と、
    前記配線基板の接続パッドと前記第１の半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する第１の金属ワイヤ群と、
    前記配線基板の接続パッドと前記第２の半導体素子の電極パッドとを電気的に接続するように配列された複数の金属ワイヤを有する第２の金属ワイヤ群と、
    前記第２の金属ワイヤ群を構成する金属ワイヤの側面の少なくとも一部を遮蔽するように、前記第２の金属ワイヤ群の配列方向の少なくとも一方の端部に位置する金属ワイヤの外側に配置された絶縁性遮蔽物と、
    前記第１および第２の半導体素子を前記第１および第２の金属ワイヤ群と共に封止する樹脂封止部と
    を具備することを特徴とする半導体装置。
  3. 請求項１または請求項２記載の半導体装置において、
    前記絶縁性遮蔽物は前記樹脂封止部をモールド成形する際の樹脂流に対して上流側に位置する前記金属ワイヤの外側に配置されていることを特徴とする半導体装置。
  4. 請求項１ないし請求項３のいずれか１項記載の半導体装置において、
    前記絶縁性遮蔽物は絶縁樹脂からなるダム部を備えることを特徴とする半導体装置。
  5. 請求項１ないし請求項３のいずれか１項記載の半導体装置において、
    前記絶縁性遮蔽物は絶縁被覆ワイヤを備えることを特徴とする半導体装置。
JP2007179766A 2007-07-09 2007-07-09 半導体装置 Withdrawn JP2009016738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007179766A JP2009016738A (ja) 2007-07-09 2007-07-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179766A JP2009016738A (ja) 2007-07-09 2007-07-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2009016738A true JP2009016738A (ja) 2009-01-22

Family

ID=40357247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179766A Withdrawn JP2009016738A (ja) 2007-07-09 2007-07-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2009016738A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249364A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュールおよびその製造方法
JP2014175336A (ja) * 2013-03-06 2014-09-22 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
KR20180067047A (ko) * 2016-12-12 2018-06-20 삼성전자주식회사 전자파 차폐구조 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249364A (ja) * 2010-05-21 2011-12-08 Denso Corp 半導体モジュールおよびその製造方法
JP2014175336A (ja) * 2013-03-06 2014-09-22 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
KR20180067047A (ko) * 2016-12-12 2018-06-20 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법

Similar Documents

Publication Publication Date Title
US20110156251A1 (en) Semiconductor Package
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
JP2005519471A (ja) 積層ダイ半導体装置
TWI455269B (zh) 晶片封裝結構及其製作方法
JP2013131557A (ja) 半導体装置およびその製造方法
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
JP2008103685A (ja) 半導体装置及びその製造方法
JP2008300847A (ja) 半導体パッケージ、その製造方法、これを含むカード及それを含むシステム
JP2009099905A (ja) 半導体装置
CN103650135A (zh) 扩展型半导体芯片以及半导体装置
JP2008251929A (ja) 積層型半導体装置
JP2009016738A (ja) 半導体装置
JP4435187B2 (ja) 積層型半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
JP4429054B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP5428123B2 (ja) 半導体装置及びその製造方法
TWI582905B (zh) 晶片封裝結構及其製作方法
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
US8723334B2 (en) Semiconductor device including semiconductor package
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
JP2009152341A (ja) 半導体装置
JP4995764B2 (ja) リード支持型半導体パッケージ
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005