JP2008300847A - 半導体パッケージ、その製造方法、これを含むカード及それを含むシステム - Google Patents

半導体パッケージ、その製造方法、これを含むカード及それを含むシステム Download PDF

Info

Publication number
JP2008300847A
JP2008300847A JP2008146949A JP2008146949A JP2008300847A JP 2008300847 A JP2008300847 A JP 2008300847A JP 2008146949 A JP2008146949 A JP 2008146949A JP 2008146949 A JP2008146949 A JP 2008146949A JP 2008300847 A JP2008300847 A JP 2008300847A
Authority
JP
Japan
Prior art keywords
wire
semiconductor package
semiconductor chip
insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008146949A
Other languages
English (en)
Inventor
Cheol-Joon Yoo
哲準 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008300847A publication Critical patent/JP2008300847A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

【課題】半導体パッケージ、その製造方法、これを含むカード及びそれを含むシステムを提供する。
【解決手段】半導体パッケージ１００は、パッケージ基板１１０と、パッケージ基板１１０上に積層された少なくとも一つの半導体チップ１２０と、少なくとも一つの半導体チップ１２０とパッケージ基板１１０とを電気的に連結する少なくとも一本のワイヤ１４０と、少なくとも一本のワイヤ１４０上に少なくとも一本のワイヤ１４０の断面部分を覆い包むように配された複数の絶縁性ビード１４５と、を備える。
【選択図】図１

Description

本発明は、半導体素子及びその製造方法に係り、特に、半導体パッケージ、これを利用したカード及びそれを利用したシステムに関する。
電子製品の小型化要求によって、半導体パッケージのサイズが縮小している。したがって、パッケージ基板と半導体チップとを連結するワイヤ間のピッチが小さくなっている。さらに、複数の半導体チップが一つのパッケージ基板上に積層された場合には、ワイヤも上下に密接に配される。したがって、隣接したワイヤの電気的な短絡によって電子製品の不良が発生しうる。
また、半導体チップ及びワイヤをモルディングする工程で、モルディング樹脂の流れによって、ワイヤが相互押されて接触することもある。このようにワイヤが押されるのは、ワイヤスイーピングと呼ばれることもある。したがって、ワイヤスイーピングによって、ワイヤが変形するか、またはワイヤの間に電気的な断線が発生しうる。
例えば、このような電気的な断線を抑制するために、絶縁物で被覆されたワイヤを利用して半導体パッケージを製造しうる。他の例として、特許文献１は、ワイヤボンディング後のワイヤの変形を抑制するボンディングワイヤの補強装置を開示している。
しかしながら、絶縁物で被覆されたワイヤを利用した場合、ワイヤボンディング用毛細管の端部が絶縁物で汚染される恐れがある。さらに、このような絶縁物によって、ワイヤと半導体チップ、またはワイヤと半導体パッケージとの結合力が減少しうる。
また、前述したボンディングワイヤ補強装置を利用した場合には、微細粉末を利用してワイヤをひと回り囲んで均一な樹脂層を形成し難い。したがって、ワイヤ間の断線を効果的に防止し難い。
特開２００４−２８２０２１号公報
本発明が解決しようとする技術的課題は、ワイヤ間の断線を防止し、信頼性を高めうる半導体パッケージ及びその製造方法を提供することである。
本発明が解決しようとする他の技術的課題は、このような半導体パッケージを利用したカード及びシステムを提供することである。
前記課題を達成するための本発明の一態様による半導体パッケージが提供される。パッケージ基板が提供され、少なくとも一つの半導体チップは、前記パッケージ基板上に積層される。少なくとも一本のワイヤは、前記少なくとも一つの半導体チップ及び前記パッケージ基板を電気的に連結するように提供される。複数の絶縁性ビードは、前記少なくとも一本のワイヤ上に、前記少なくとも一本のワイヤの断面部分を覆い包むように提供される。
前記本発明による半導体パッケージの一態様において、前記少なくとも一本のワイヤは、相互隣接する第１ワイヤ及び第２ワイヤを含み、前記複数の絶縁性ビードのそれぞれは、前記第１及び第２ワイヤの隣接断面部分を取り囲むように配される。
前記本発明による半導体パッケージの他の態様において、前記第１及び第２ワイヤは、グループのワイヤを含み、前記グループ内で前記ワイヤ間の間隔は、前記グループと直ぐ隣接したグループのワイヤ間の間隔より小さい。
前記本発明による半導体パッケージの他の態様において、前記少なくとも一つの半導体チップは、第１半導体チップ及び前記第１半導体チップ上の第２半導体チップを含み、前記少なくとも一本のワイヤは、前記第１半導体チップにカップリングされた第１ワイヤ及び前記第２半導体チップにカップリングされた第２ワイヤを含みうる。前記複数の絶縁性ビードは、前記第１及び第２ワイヤのそれぞれの断面部分を覆い包むように提供される。
前記課題を達成するための本発明の一態様による半導体パッケージの製造方法が提供される。パッケージ基板上に少なくとも一つの半導体チップを積層する。前記少なくとも一つの半導体チップ及び前記パッケージ基板を少なくとも一本のワイヤを利用して電気的に連結する。そして、前記少なくとも一本のワイヤ上に前記少なくとも一本のワイヤの断面部分を覆い包む複数の絶縁性ビードを形成する。
前記半導体パッケージの製造方法の一態様において、前記複数の絶縁性ビードを形成する工程は、表面張力を減らすために、前記少なくとも一本のワイヤの表面を前処理する工程と、前記少なくとも一本のワイヤの表面に絶縁性液体を噴射させる工程と、前記絶縁性液体を硬化させる工程と、を含みうる。
前記半導体パッケージの製造方法の他の態様において、前記前処理は、プラズマ処理または湿式洗浄を含みうる。
前記半導体パッケージの製造方法の他の態様において、前記絶縁性液体を噴射させる工程は、空気噴射または超音波発振を利用しうる。
本発明による半導体パッケージによれば、半導体パッケージで、ワイヤの電気的な断線が効果的に防止される。したがって、半導体パッケージの信頼性が向上し、収率が向上しうる。さらに、半導体パッケージのデザイン自由度が上昇し、競争力のある製品設計が可能になる。
また、本発明による半導体パッケージによれば、ワイヤスイーピングが発生しても、ワイヤの厚さを減らせる。ワイヤの厚さが減少するにつれて、高コストの金の消耗が減少し、製造コストが大きく減少しうる。さらに、ワイヤ長を長くしても、ワイヤ間の絶縁を確保することができるので、本発明による半導体パッケージは、高い集積度を有するマルチチップパッケージに容易に適用される。
また、本発明による半導体パッケージの製造方法によれば、ワイヤの前処理を通じて、ワイヤを覆い包むように絶縁性ビードを形成しうる。
以下、本発明による実施形態を図面に基づいて説明する。しかし、本発明は、以下に開示される実施形態に限定されず、異なる多様な形態で具現され、本実施形態は、ただ本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供される。図面で、構成要素は、説明の便宜のためにそのサイズが誇張されている。
（第一実施形態）
図１は、本発明の第一実施形態による半導体パッケージ１００を示す断面図である。
図１を参照すれば、パッケージ基板１１０が提供される。パッケージ基板１１０には、回路配線が形成される。例えば、パッケージ基板１１０は、印刷回路基板を備えうる。パッケージ基板１１０の背面には、外部端子として利用される複数の導電性バンプ１６０が付着される。導電性バンプ１６０は、ソルダーボールまたはソルダーバンプを備えうる。他の例として、パッケージ基板１１０は、リードフレームを備え、この場合、導電性バンプ１６０の代りに、導電性リードが外部端子として利用されることもある。
半導体チップ１２０は、パッケージ基板１１０上に積層される。例えば、半導体チップ１２０は、パッケージ基板１１０上に接着部材１１５を利用して付着される。例えば、半導体チップ１２０は、メモリ素子及び／またはロジック素子を含みうる。一つ以上のワイヤ１４０は、パッケージ基板１１０及び半導体チップ１２０を電気的に連結しうる。ワイヤ１４０は、導電性材料、例えば、金、銀または金−銀合金を含みうる。
複数の絶縁性ビード１４５は、ワイヤ１４０の断面部分を取り囲み、ワイヤ１４０に沿って所定間隔に離隔されて配される。例えば、絶縁性ビード１４５は、ワイヤ１４０の表面に接着される。絶縁性ビード１４５は、図６及び図７に示したように、ワイヤ１４０のうち隣接したものの間の断線を防止するスペーサのような役割を行える。
モルディング部材１５０は、半導体チップ１２０及びワイヤ１４０を取り囲むように、パッケージ基板１１０上に配される。モルディング部材１５０は、モルディング樹脂、例えば、エポキシモルディングコンパウンドを含みうる。
前述したように、半導体パッケージ１００で、ワイヤ１４０の電気的な断線が効果的に防止される。したがって、半導体パッケージ１００の信頼性が向上し、収率が向上しうる。また、ワイヤ１４０の近接配置も可能になって、ワイヤ１４０の配置に対する自由度が上昇しうる。これにより、半導体パッケージ１００のデザイン自由度が上昇し、競争力のある製品設計が可能になる。
（第二実施形態）
図２は、本発明の第二実施形態による半導体パッケージ１００を示す断面図である。
図２を参照すれば、第１半導体チップ１２０及び第２半導体チップ１３０は、パッケージ基板１１０上に順次に積層される。例えば、第１半導体チップ１２０は、パッケージ基板１１０上に接着部材１１５を利用して付着され、第２半導体チップ１３０は、接着部材１２５を利用して第１半導体チップ１２０上に付着される。上部の第２半導体チップ１３０のサイズは、下部の第１半導体チップ１２０のサイズより小さい。これにより、第１半導体チップ１２０のエッジ部分が第２半導体チップ１３０から露出される。第１半導体チップ１２０及び第２半導体チップ１３０は、同種の製品または異なる製品でありうる。例えば、第１半導体チップ１２０及び第２半導体チップ１３０は、メモリ素子及び／またはロジック素子を含みうる。
パッケージ基板１１０上に第１及び第２半導体チップ１２０、１３０が積層されているという点で、半導体パッケージ１００は、マルチチップパッケージ（ＭｕｌｔｉＣｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）と呼ばれることもある。しかしながら、パッケージ基板１１０上に積層される半導体チップの数は、本発明の範囲を制限せず、半導体パッケージ１００の容量によって適切に選択される。
一つ以上の第１ワイヤ１４０ａは、パッケージ基板１１０と第１半導体チップ１２０とを電気的に連結しうる。一つ以上の第２ワイヤ１４０ｂは、パッケージ基板１１０と第２半導体チップ１３０とを電気的に連結しうる。第２ワイヤ１４０ｂは、第１ワイヤ１４０ａより長い。例えば、第１及び第２ワイヤ１４０ａ、１４０ｂは、第１及び第２半導体チップ１２０、１３０に接着されたボール１４２からパッケージ基板１１０に伸びうる。このような形態の第１及び第２ワイヤ１４０ａ、１４０ｂは、バンプ順方向ボンディング方法によって形成される。
複数の第１絶縁性ビード１４５ａは、第１ワイヤ１４０ａの断面部分をひと回り囲み、第１ワイヤ１４０ａに沿って所定間隔に離隔されて配される。複数の第２絶縁性ビード１４５ｂは、第２ワイヤ１４０ｂの断面部分をひと回り囲み、第２ワイヤ１４０ｂに沿って所定間隔に離隔されて配される。例えば、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、第１及び第２ワイヤ１４０ａ、１４０ｂ上に同一距離及び同一間隔を有するように配される。
第１及び第２絶縁性ビード１４５ａ、１４５ｂは、第１及び第２ワイヤ１４０ａ、１４０ｂの表面をひと回り覆い包む多様な形態を有しうる。例えば、第１及び第２絶縁性ビード１４５ａ、１４５ｂの表面は、球形または卵形を有しうる。この場合、第１及び第２絶縁性ビード１４５ａ、１４５ｂの断面直径は、その中心からエッジに行くほど小さくなりうる。
第１及び第２絶縁性ビード１４５ａ、１４５ｂは、第１及び第２ワイヤ１４０ａ、１４０ｂの電気的な断線を防止しうる。第１及び第２絶縁性ビード１４５ａ、１４５ｂは、左右に配された第１ワイヤ１４０ａが相互接触されるか、左右に配された第２ワイヤ１４０ｂが相互接触されるか、または上下に配された第１及び第２ワイヤ１４０ａ、１４０ｂが相互接触することを何れも防止しうる。すなわち、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、第１及び第２ワイヤ１４０ａ、１４０ｂをひと回り取り囲むため、全方向で第１及び第２ワイヤ１４０ａ、１４０ｂの電気的な断線を防止しうる。
さらに、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、第１及び第２ワイヤ１４０ａ、１４０ｂが第１及び第２半導体チップ１２０、１３０の角部と直接接触されることを防止しうる。すなわち、第１及び第２ワイヤ１４０ａ、１４０ｂが下側に落ちても、第１及び第２半導体チップ１２０、１３０の角部と直接接触しない。
モルディング部材１５０は、第１及び第２半導体チップ１２０、１３０、及び第１及び第２ワイヤ１４０ａ、１４０ｂを取り囲むようにパッケージ基板１１０上に配される。モルディング部材１５０は、モルディング樹脂、例えば、エポキシモルディングコンパウンドを含みうる。
前述したように、半導体パッケージ１００で、第１及び第２ワイヤ１４０ａ、１４０ｂの電気的な断線が効果的に防止される。したがって、半導体パッケージ１００の信頼性が向上し、収率が向上しうる。また、第１及び第２ワイヤ１４０ａ、１４０ｂの近接配置も可能になり、第１及び第２ワイヤ１４０ａ、１４０ｂの配置に対する自由度が上昇しうる。これにより、半導体パッケージ１００のデザイン自由度が上昇し、競争力のある製品設計が可能になる。特に、半導体パッケージ１００は、高い集積度を有するマルチチップパッケージに信頼性のあるように適用される。
さらに、半導体パッケージ１００で、第１及び第２ワイヤ１４０ａ、１４０ｂの厚さを減らせる。例えば、第１及び第２ワイヤ１４０ａ、１４０ｂの厚さは、通常の１.２ｍｉｌより小さい０.９ｍｉｌ以下に減少する。モルディング過程のうち、ワイヤスイーピングが発生するとき、第１及び第２ワイヤ１４０ａ、１４０ｂの動きを小さくするためには、第１及び第２ワイヤ１４０ａ、１４０ｂの厚さが大きいことが良い。しかしながら、第１及び第２ワイヤ１４０ａ、１４０ｂが近接しても、第１及び第２絶縁性ビード１４５ａ、１４５ｂがあるため、絶縁性を確保しつつも、第１及び第２ワイヤ１４０ａ、１４０ｂの厚さを減らせる。第１及び第２ワイヤ１４０ａ、１４０ｂの厚さが減少するにつれて、高コストの金の消耗が減少して、製造コストが大きく減少する。
（第三実施形態）
図３は、本発明の第三実施形態による半導体パッケージ２００を示す断面図である。半導体パッケージ２００は、図１及び図２の半導体パッケージ１００で一部構成を変形したものである。したがって、重複された説明は、省略する。
図３を参照すれば、第１及び第２半導体チップ２２０、２３０は、パッケージ基板１１０上に積層される。第１半導体チップ２２０は、接着部材２１５を利用してパッケージ基板１１０上に付着される。第１及び第２半導体チップ２２０、２３０は、接着部材２２１、２２５を利用して相互付着され、接着部材２２１、２２５の間には、インターポーザ２２２が介在される。図２とは異なり、第１及び第２半導体チップ２２０、２３０のサイズは、同一であるが、その間の接着部材２２１、２２５及びインターポーザ２２２のサイズは、第１及び第２半導体チップ２２０、２３０のサイズより小さい。したがって、第１半導体チップ２２０のエッジ部分が接着部材２２１、２２５及びインターポーザ２２２から露出される。
第１及び第２ワイヤ２４０ａ、２４０ｂは、図２の第１及び第２ワイヤ１４０ａ、１４０ｂを参照しうる。第１及び第２絶縁性ビード２４５ａ、２４５ｂは、図２の第１及び第２絶縁性ビード１４５ａ、１４５ｂを参照しうる。
（第四実施形態）
図４は、本発明の第四実施形態による半導体パッケージ３００を示す断面図である。半導体パッケージ３００は、図１及び図２の半導体パッケージ１００で一部構成を変形したものである。したがって、重複された説明は、省略される。
図４を参照すれば、第１及び第２半導体チップ３２０、３３０は、パッケージ基板１１０上に積層される。第１半導体チップ３２０は、接着部材３１５を利用してパッケージ基板１１０上に付着される。第２半導体チップ３３０は、接着部材３２５を利用して第１半導体チップ３２０上に付着される。
第１ワイヤ３４０ａは、パッケージ基板１１０に付着されたボール３４３から第１半導体チップ３２０に伸びうる。第２ワイヤ３４０ｂは、パッケージ基板１１０に付着されたボール３４３から第２半導体チップ３３０に伸びうる。第１及び第２ワイヤ３４０ａ、３４０ｂは、バンプ逆方向ボンディング方法によって形成される。このように、バンプ逆方向ボンディングを利用すれば、第１及び第２ワイヤ３４０ａ、３４０ｂのループ高さが高まりうる。第１及び第２絶縁性ビード３４５ａ、３４５ｂは、図２の第１及び第２絶縁性ビード１４５ａ、１４５ｂを参照しうる。
（第五実施形態）
図５は、本発明の第五実施形態による半導体パッケージ４００を示す断面図である。半導体パッケージ４００は、図１及び図２の半導体パッケージ１００で一部構成を変形したものである。したがって、重複された説明は、省略される。
図５を参照すれば、第１及び第２半導体チップ４２０、４３０は、パッケージ基板４１０上に積層される。図１のパッケージ基板１１０と異なり、パッケージ基板４１０は、中央部分に図示しない貫通ホールを有している。第１半導体チップ４２０は、接着部材４１５を利用してパッケージ基板４１０上に付着される。第２半導体チップ４３０は、接着部材４２５を利用して第１半導体チップ４２０上に付着される。第１及び第２半導体チップ４２０、４３０のサイズは、同一かまたは異なりうる。
第１ワイヤ４４０ａは、第１半導体チップ４２０下のボール４４２からパッケージ基板４１０を貫通してパッケージ基板４１０の背面に連結される。第２ワイヤ４４０ｂは、パッケージ基板４１０上のボール４４３から第２半導体チップ４３０の上面に連結される。第１ワイヤ４４０ａは、バンプ順方向ボンディング方法によって形成され、第２ワイヤ４４０ｂは、バンプ逆方向ボンディング方法によって形成される。第１及び第２絶縁性ビード４４５ａ、４４５ｂは、図２の第１及び第２絶縁性ビード１４５ａ、１４５ｂを参照しうる。
モルディング部材４５０は、第１及び第２半導体チップ４２０、４３０、及び第２ワイヤ４４０ｂを覆うようにパッケージ基板４１０上に形成され、さらに、第１ワイヤ４４０ａを覆うように貫通ホールを通じてパッケージ基板４１０下に突出する。
図８を参照すれば、本発明の一部の実施形態で、絶縁性ビード８４５は、ワイヤ８４０の断面部分を覆い包むようにワイヤ８４０上に形成される。特に、絶縁性ビード８４５の外部形状は、実質的に球形でありうる。さらに、ライン８４６で切り取られた絶縁性ビード８４５の断面は、図１０Ａに示したように、実質的に環状を有しうる。特に、図１０Ａに示された絶縁性ビード８４５の外部形状８４７及び内部形状８４８は、等軸円形でありうる。さらに、内部形状８４８によって取り囲まれた内部領域は、ワイヤ８４０によって充填される。しかも、絶縁性ビード８４５のエッジ付近に位置した断面８４９は、中心付近での断面より小さい直径を有しうる。
図９を参照すれば、本発明の一部の実施形態で、絶縁性ビード９４５は、ワイヤ９４０上に形成され、実質的に、卵形状を有しうる。特に、ワイヤ９４０上に形成された絶縁性ビード９４５の卵形状は、ワイヤ９４０の各断面部分を図１０Ｂに示されたように、卵環状を提供するように取り囲む。さらに、中心部分９４６で切り取られた卵環状の絶縁性ビード９４５の断面は、エッジ部分９４７で切取された卵環状の絶縁性ビード９４５の断面直径より大きい。
図１１を参照すれば、本発明の一部の実施形態で、複数の近接ワイヤ１１４１は、隣接する複数のワイヤから遠く離隔され、その上に形成された複数の絶縁性ビード１１４５を有する。近接ワイヤ１１４１は、絶縁性ビード１１４５が共に形成されるように相互十分に隣接して配置される。さらに、近接ワイヤ１１４１のグループは、隣接するグループの近接ワイヤ１１４１から遠く離隔されたワイヤのグループを限定する。これにより、隣接する近接ワイヤ１１４１のセット上に形成された絶縁性ビード１１４５は、他の絶縁性ビード１１４５から分離される。これにより、図１１に示された絶縁性ビード１１４５は、近接ワイヤ１１４１のグループのうち一つの内に含まれた全てのワイヤの各断面を取り囲む。
図１２は、同じ間隔１２４９を有するワイヤのグループ１２４１を表す。絶縁性ビード１２４５は、グループ１２４１内のワイヤ１２４０の各断面を取り囲む。これにより、ワイヤ１２４０とグループ１２４１との間隔１２４９は、絶縁性ビード１２４５がグループ１２４１内のワイヤの断面部分のそれぞれを取り囲むように選択される。
図１３は、ワイヤ１３４１の各断面部分を取り囲むように形成された絶縁性ビード１３４３を有するワイヤ１３４１を表す。しかも、ワイヤ１３４１に隣接するものの上に形成された絶縁性ビード１３４３は、ライン１３４３、１３４４によって示されたように、ワイヤを横切ってジグザグパターンを限定するように相互オフセット配置される。
図１４は、本発明の一部の実施形態で、メモリ素子を含むメモリカード７００を概略的に表す。制御機７１０は、メモリ７２０の動作を含んでメモリカード７００の全体的な動作を制御しうる。メモリ７２０は、制御機７１０からの命令に対応してデータを保存し、取り出すように構成される。しかも、メモリ７２０は、本発明の実施形態による半導体パッケージを含みうる。
このようなカード７００は、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ：ＭＭＣ）、保安デジタル（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ：ＳＤ）カード、またはメモリスチックのようなメモリ装置に利用される。
図１５は、本発明の実施形態による電子システム８００を概略的に表す。プロセッサ８１０は、メモリ８２０、入出力装置８３０、及び不揮発性メモリ８３５（ＮＶＭ：Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）に結合されたバス８４０を通じて電子システム８００の全体的な動作を制御する。メモリ８２０及びＮＶＭ８３５は、前述した実施形態による半導体パッケージを含みうる。
例えば、このような電子システム８００は、モバイルホーン、ＭＰ３プレイヤ、ナビゲーション、固状ディスク（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ：ＳＳＤ）または家電製品に利用される。
図１６から図１８は、本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。
図１６を参照すれば、パッケージ基板１１０上に第１半導体チップ１２０及び第２半導体チップ１３０を積層しうる。例えば、第１半導体チップ１２０は接着部材１１５を利用してパッケージ基板１１０上に付着され、第２半導体チップ１３０は接着部材１２５を利用して第１半導体チップ１２０上に付着されうる。第１半導体チップ１２０及び第２半導体チップ１３０の付着は、ダイアタッチ装置を利用しうる。
第１ワイヤ１４０ａは、第１半導体チップ１２０及びパッケージ基板１１０を電気的に連結するように、その両端が第１半導体チップ１２０及びパッケージ基板１１０にボンディングされる。第２ワイヤ１４０ｂは、第２半導体チップ１３０及びパッケージ基板１１０を電気的に連結するように、その両端が第２半導体チップ１３０及びパッケージ基板１１０にボンディングされる。この実施形態で、第１及び第２ワイヤ１４０ａ、１４０ｂは、バンプ順方向ボンディング方法を利用して形成される。しかしながら、第１及び第２ワイヤ１４０ａ、１４０ｂは、図４に示したように、バンプ逆方向ボンディング方法を利用して形成されるか、または図５に示したように、バンプ順方向ボンディングとバンプ逆方向ボンディングとを混用して形成されることもある。
図１７を参照すれば、第１及び第２ワイヤ１４０ａ、１４０ｂをひと回り取り囲み、第１及び第２ワイヤ１４０ａ、１４０ｂに沿ってそれぞれ離隔配置された第１及び第２絶縁性ビード１４５ａ、１４５ｂを形成しうる。例えば、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、次のような方法で形成しうる。
まず、第１及び第２ワイヤ１４０ａ、１４０ｂの表面を前処理しうる。前処理工程で、第１及び第２ワイヤ１４０ａ、１４０ｂの表面が洗浄され、その結果、第１及び第２ワイヤ１４０ａ、１４０ｂの湿潤特性が改善される。例えば、前処理は、プラズマ処理を含みうる。プラズマ処理は、例えば、アルゴン（Ａｒ）、または窒素（Ｎ2）ガスのプラズマを利用しうる。例えば、プラズマ処理は、数十ないし数百ワットのパワーで、数十ないし数百秒間進められる。他の例として、前処理は、湿式洗浄を含み、それ以外にも、多様な洗浄方法を含みうる。
次いで、第１及び第２ワイヤ１４０ａ、１４０ｂの表面に絶縁性液体を噴射させうる。噴射された絶縁性液体は、第１及び第２ワイヤ１４０ａ、１４０ｂの表面に球形または卵形にぶら下がる。特に、前述した前処理工程を経た場合、第１及び第２ワイヤ１４０ａ、１４０ｂの表面と絶縁性液体との間の表面張力が減少し、絶縁性液体の載置率が高まり、したがって、絶縁性液体が第１及び第２ワイヤ１４０ａ、１４０ｂの断面部分を覆い包むように配される。
例えば、絶縁性液体の噴射は、空気噴射または超音波発振を利用しうる。絶縁性液体は、適切な粘度を有する高分子樹脂から第１及び第２ワイヤ１４０ａ、１４０ｂの表面に噴射される。噴射される空気または超音波発振の強度は、絶縁性液体の載置率を高めるために適切に制御される。絶縁性液体の一部は、パッケージ基板１１０、第１半導体チップ１２０及び第２半導体チップ１３０の表面にも噴射される。
例えば、絶縁性液体は、ベース樹脂、硬化促進剤、接着力増進剤及び溶媒を含むポリマーを含みうる。例えば、ベース樹脂は、ポリイミド樹脂、アクリル系樹脂、エポキシ系樹脂またはシリコン系樹脂を含みうる。接着力増進剤は、第１及び第２絶縁性ビード１４５ａ、１４５ｂがパッケージ基板１１０、第１ワイヤ１４０ａ及び第２ワイヤ１４０ｂによく付着されるように手助けしうる。
溶媒は、絶縁性液体の粘度を調節するために高分子樹脂に含まれる。絶縁性液体の粘度が低くなれば、第１及び第２絶縁性ビード１４５ａ、１４５ｂの均一性が良くなるが、その粘度が過度に低くなれば、絶縁性液体が第１及び第２ワイヤ１４０ａ、１４０ｂの表面に付着され難くなる。絶縁性液体の粘度が高いほど第１及び第２絶縁性ビード１４５ａ、１４５ｂのサイズが大きくなりうるが、その粘度が過度に高くなれば、第１及び第２絶縁性ビード１４５ａ、１４５ｂの均一性が悪くなる。絶縁性液体は、数十から数百ｃｐｓの範囲の粘度を有することができ、例えば、１０から５００ｃｐｓ、望ましくは、３０から１００ｃｐｓの範囲を有しうる。この場合、有機溶媒の含量は、全体含量の５０％以内に制御される。
次いで、絶縁性液体を１次硬化させうる。絶縁性液体の１次硬化は、熱または紫外線を単独に利用するか、またはこれらを混用して利用しうる。１次硬化工程で、溶媒が除去される。したがって、溶媒の揮発温度は、液体粒子の硬化温度より低い。例えば、エポキシ系樹脂は、約７０℃内外で硬化され、ポリイミド樹脂は、約２００℃内外で硬化される。１次硬化工程で、絶縁性液体は、完全に硬化されるが、部分的に硬化されることもある。
図１８を参照すれば、第１及び第２半導体チップ１２０、１３０、及び第１及び第２ワイヤ１４０ａ、１４０ｂを覆うように、モルディング部材１５０をパッケージ基板１１０上に形成しうる。例えば、モルディング部材１５０は、成形金型内にパッケージ基板１１０を配置し、成形金型内に成形樹脂、例えば、エポキシモルディングコンパウンドを注入し、硬化させて形成しうる。
この場合、成形樹脂の流れにもかかわらず、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、前述した１次硬化工程によって第１及び第２ワイヤ１４０ａ、１４０ｂに固定される。
次いで、モルディング部材１５０を硬化しうる。モルディング部材１５０の硬化の間に、第１及び第２絶縁性ビード１４５ａ、１４５ｂは、２次硬化される。モルディング部材１５０の硬化は、熱または紫外線を利用しうる。
次いで、パッケージ基板１１０の背面に導電性バンプ１６０を形成しうる。例えば、導電性バンプ１６０はソルダリング方法を利用して形成されうる。
図１６から図１８では、図２の半導体パッケージ１００の製造方法を例示的に説明したが、このような製造方法は、図３から図５の半導体パッケージ２００、３００、４００にも容易に適用されることは自明である。
図１９は、前述した絶縁性ビード形成するために使われる絶縁性物質と関連したパラメータを例示的に提供するテーブルである。特に、図１９は、モデルＭＥ−７７００と称されたダウコーニング社から利用可能な物質と関連したパラメータを示す。絶縁性ビードの形成のための例示的なプロセスで、３００ワットで約３０秒間のアルゴンプラズマ処理が提供され、ダウコーニングモデルＭＥ−７７００を基板上に約４＋／−１ｍｍの高さで約１から２０Ｍｐａの圧力で約３＋／−０.５ｍｇ噴射した。
このようなパラメータは、ワイヤの厚さより大きい約３ミクロンから、絶縁性ビードがその上に形成されたワイヤの厚さより大きい４０ミクロンの間でその厚さが変わるワイヤ上に絶縁性ビードを形成するために利用される。さらに、前述したプロセスは、同じワイヤ上に形成された絶縁性ビードに隣接するものの間の距離が約２００ミクロンである絶縁性ビードの形成に利用される。
図２０は、本発明の一実験例による半導体パッケージを示す写真である。図２１は、図２０の半導体パッケージの一部分を拡大して示す写真である。図２２は、図２０の半導体パッケージの一部ワイヤの断面を示す写真である。図２３は、図２０の半導体パッケージのワイヤを示す写真である。図２０から図２３の半導体パッケージで、前処理は、アルゴンプラズマを利用した。
図２０を参照すれば、パッケージ基板５１０上に第１半導体チップ５２０及び第２半導体チップ５３０が積層されている。複数のワイヤ５４０の両端は、第２半導体チップ５３０及びパッケージ基板５１０にボンディングされている。これにより、第２半導体チップ５３０及びパッケージ基板５１０がワイヤ５４０によって電気的に連結される。複数の絶縁性ビード５４５は、ワイヤ５４０の断面部分を取り囲み、ワイヤ５４０に沿って離隔配置された。
図２１を参照すれば、ワイヤ５４０の長さが長く、ワイヤ５４０が第１半導体チップ５２０上に伸びている。しかしながら、この場合にも、ワイヤ５４０を覆い包んでいる絶縁性ビード５４５がワイヤ５４０及び第１半導体チップ５２０の直接的な接触を防止している。したがって、ワイヤ５４０の長さが長くなっても、第１半導体チップ５２０及びワイヤ５４０の直接的な接触による電気的な断線を防止しうる。第１半導体チップ５２０は、その表面に外部端子を有し、このような外部端子とワイヤ５４０とが直接接触すれば、誤動作が誘発される。
図２２及び図２３を参照すれば、ワイヤ５４０が近接して配置された場合にも、絶縁性ビード５４５がワイヤ５４０を相互絶縁させるということが分かる。また、ワイヤ５４０の表面に絶縁性ビード５４５が連続して形成されなくても、ワイヤ５４０の絶縁効率が高いということが分かる。したがって、絶縁性ビード５４５は、ワイヤ５４０を覆い包みながら任意の個数でワイヤ５４０に沿って配される。
また、絶縁性ビード５４５の相当数がワイヤ５４０をひと回り覆い包んでいるため、ワイヤ５４０の水平ピッチまたは垂直ピッチが何れも減少する。したがって、ワイヤ５４０を水平にまたは垂直に近接配置しうる。このような構造は、マルチチップパッケージ（ＭＣＰ：Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）に非常に有利である。
図２４は、本発明の他の実験例による半導体パッケージでのワイヤを示す写真である。
図２４を参照すれば、絶縁性ビード５４５ａがワイヤ５４０ａの断面部分を覆い包んでおり、球形または卵形を有する。絶縁性ビード５４５ａは、図２３の絶縁性ビード５４５に比べて丸い形を有しうる。これは、絶縁性ビード５４５ａを形成するためのポリマーの粘性が、図２３の絶縁性ビード５４５を形成するためのポリマーの粘性より大きいためである。したがって、ポリマーの粘性を調節すれば、絶縁性ビード５４５ａの形を多様に制御しうるということが分かる。
前述した図２０から図２４の場合に、バンプ順方向ボンディングまたはバンプ逆方向ボンディングに関係なく、不良は全く発生しなかった（０％）。したがって、絶縁性ビード５４５、５４５ａがワイヤスイーピング程度に関係なく、効果的にワイヤ５４０、５４０ａ間の電気的な断線を防止するということが分かる。
発明の特定の実施形態についての以上の説明は、例示及び説明を目的として提供された。したがって、本発明は、前記実施形態に限定されず、本発明の技術的思想内で当業者によって前記実施形態を組み合わせて実施するなど色々な多くの修正及び変更が可能である。
本発明は、電子製品関連の技術分野に適用可能である。
本発明の第一実施形態による半導体パッケージを示す断面図である。 本発明の第二実施形態による半導体パッケージを示す断面図である。 本発明の第三実施形態による半導体パッケージを示す断面図である。 本発明の第四実施形態による半導体パッケージを示す断面図である。 本発明の第五実施形態による半導体パッケージを示す断面図である。 本発明の実施形態によっての絶縁性ビードを有するワイヤを示す写真である。 図６で絶縁性ビードをさらに詳細に示すためのワイヤの拡大写真である。 本発明の実施形態で、実質的に球形の絶縁性ビードを示す概略図である。 本発明の実施形態で、実質的に卵形の絶縁性ビードを示す概略図である。 図８の断面図である 図９の断面図である。 本発明の実施形態でのワイヤを示す概略図である。 本発明の実施形態でのワイヤを示す概略図である。 本発明の実施形態でのワイヤを示す概略図である。 本発明の一実施形態によるメモリカードを示す概略図である。 本発明の一実施形態による電子システムを示す概略図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の一実施形態による半導体パッケージの製造方法を示す断面図である。 本発明の実施形態での絶縁性ビードを提供するために使われる絶縁物質と関連したパラメータを例示的に示す図面である。 本発明の一実験例による半導体パッケージを示す写真である。 図２０の半導体パッケージの一部分を拡大して示す写真である。 図２０の半導体パッケージの一部ワイヤの断面を示す写真である。 図２０の半導体パッケージのワイヤを示す写真である。 本発明の他の実験例による半導体パッケージでのワイヤを示す写真である。
符号の説明
１００：半導体パッケージ、１１０：パッケージ基板、１１５：接着部材、１２０：半導体チップ、１４０：ワイヤ、１４５：絶縁性ビード、１５０：モルディング部材、１６０：導電性バンプ。

Claims (28)

  1. パッケージ基板と、
    前記パッケージ基板上に積層された少なくとも一つの半導体チップと、
    前記少なくとも一つの半導体チップと前記パッケージ基板とを電気的に連結する少なくとも一本のワイヤと、
    前記少なくとも一本のワイヤ上に前記少なくとも一本のワイヤの断面部分を覆い包むように配される複数の絶縁性ビードと、を備えることを特徴とする半導体パッケージ。
  2. 前記複数の絶縁性ビードは、前記少なくとも一本のワイヤ上に相互離隔されて配されることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記複数の絶縁性ビードの断面部分は、環状を有することを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記複数の絶縁性ビードの断面直径は、中心からエッジに行くほど短くなることを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記複数の絶縁性ビードの外形は、実質的に球形であることを特徴とする請求項１に記載の半導体パッケージ。
  6. 前記複数の絶縁性ビードの外形は、実質的に卵形であることを特徴とする請求項１に記載の半導体パッケージ。
  7. 前記複数の絶縁性ビードは、前記少なくとも一本のワイヤに沿って実質的に同一距離及び同一間隔を有するように配されることを特徴とする請求項１に記載の半導体パッケージ。
  8. 前記複数の絶縁性ビードの断面中心の厚さは、実質的に同じであることを特徴とする請求項１に記載の半導体パッケージ。
  9. 前記少なくとも一本のワイヤは、相互隣接する第１ワイヤ及び第２ワイヤを備え、前記複数の絶縁性ビードのそれぞれは、前記第１及び第２ワイヤの隣接断面部分を取り囲むことを特徴とする請求項１に記載の半導体パッケージ。
  10. 前記第１及び第２ワイヤは、ワイヤのグループを含み、前記グループ内で前記ワイヤ間の間隔は、前記グループと直ぐ隣接したグループのワイヤ間の間隔より小さいことを特徴とする請求項９に記載の半導体パッケージ。
  11. 前記複数の絶縁性ビードは、ポリイミド樹脂、アクリル系樹脂、エポキシ系樹脂またはシリコン系樹脂が硬化したものであることを特徴とする請求項１に記載の半導体パッケージ。
  12. 前記少なくとも一つの半導体チップは、
    第１半導体チップと、
    前記第１半導体チップ上の第２半導体チップと、を備え、
    前記少なくとも一本のワイヤは、
    前記第１半導体チップにカップリングされた第１ワイヤと、
    前記第２半導体チップにカップリングされた第２ワイヤと、を含み、
    前記複数の絶縁性ビードは、前記第１及び第２ワイヤのそれぞれの断面部分を覆い包むことを特徴とする請求項１に記載の半導体パッケージ。
  13. 前記第１及び第２ワイヤは、順方向−バンプまたは逆方向−バンプを利用して、前記第１及び第２半導体チップのそれぞれと前記パッケージ基板との間にカップリングされることを特徴とする請求項１２に記載の半導体パッケージ。
  14. 電子システムの動作を制御するように構成されたプロセッサと、
    前記プロセッサに電気的に結合され、前記プロセッサと外部システムとの通信を提供するように構成されたインターフェースと、
    前記プロセッサに電気的に結合され、少なくとも一つのメモリ素子を含むメモリとを含み、
    前記少なくとも一つのメモリ素子は、
    パッケージ基板上に積層された少なくとも一つの半導体チップと、
    前記少なくとも一つの半導体チップと前記パッケージ基板とを電気的に連結する少なくとも一本のワイヤと、
    前記少なくとも一本のワイヤ上に前記少なくとも一本のワイヤの断面部分を覆い包むように配された複数の絶縁性ビードと、を備えることを特徴とする電子システム。
  15. メモリカードの動作を制御するための制御機と、
    前記制御機に電気的に結合され、少なくとも一つのメモリ素子を含むメモリを含み、前記少なくとも一つのメモリ素子は、
    パッケージ基板上に積層された少なくとも一つの半導体チップと、
    前記少なくとも一つの半導体チップと前記パッケージ基板とを電気的に連結する少なくとも一本のワイヤと、
    前記少なくとも一本のワイヤ上に前記少なくとも一本のワイヤの断面部分を覆い包むように配された複数の絶縁性ビードと、を備えることを特徴とするメモリカード。
  16. パッケージ基板上に少なくとも一つの半導体チップを積層する工程と、
    前記少なくとも一つの半導体チップ及び前記パッケージ基板を少なくとも一本のワイヤを利用して電気的に連結する工程と、
    前記少なくとも一本のワイヤ上に前記少なくとも一本のワイヤの断面部分を覆い包む複数の絶縁性ビードを形成する工程と、を含むことを特徴とする半導体パッケージの製造方法。
  17. 前記複数の絶縁性ビードを形成する工程は、
    表面張力を減らすために前記少なくとも一本のワイヤの表面を前処理する工程と、
    前記少なくとも一本のワイヤの表面に絶縁性液体を噴射させる工程と、
    前記絶縁性液体を硬化させる工程と、を含むことを特徴とする請求項１６に記載の半導体パッケージの製造方法。
  18. 前記前処理は、アルゴン（Ａｒ）または窒素（Ｎ2）を利用したプラズマ処理を含むことを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  19. 前記前処理は、湿式洗浄を含むことを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  20. 前記絶縁性液体は、ベース樹脂、吸着強化剤、硬化性触媒及び溶媒を含むポリマーを含むことを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  21. 前記ベース樹脂は、ポリイミド樹脂、アクリル系樹脂、エポキシ系樹脂またはシリコン系樹脂を含むことを特徴とする請求項２０に記載の半導体パッケージの製造方法。
  22. 前記溶媒は、前記ポリマーの質量を基準に５０％未満の有機溶媒を含むことを特徴とする請求項２０に記載の半導体パッケージの製造方法。
  23. 前記絶縁性液体を噴射させる工程は、空気噴射を利用することを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  24. 前記絶縁性液体を噴射させる工程は、超音波発振を利用することを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  25. 前記絶縁性液体を硬化させる工程は、熱または紫外線を利用することを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  26. 前記少なくとも一つの半導体チップ及び前記少なくとも一本のワイヤを覆うモルディング部材を形成する工程と、
    前記モルディング部材を硬化させる工程と、をさらに含むことを特徴とする請求項１７に記載の半導体パッケージの製造方法。
  27. 前記モルディング部材が硬化する間に、前記絶縁性液体は、２次硬化することを特徴とする請求項２６に記載の半導体パッケージの製造方法。
  28. 前記絶縁性液体は、前記少なくとも一本のワイヤに付着するように１０から５００ｃｐｓ範囲の粘度を有することを特徴とする請求項１７に記載の半導体パッケージの製造方法。
JP2008146949A 2007-06-04 2008-06-04 半導体パッケージ、その製造方法、これを含むカード及それを含むシステム Pending JP2008300847A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070054639A KR100874925B1 (ko) 2007-06-04 2007-06-04 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
US12/105,117 US20080296780A1 (en) 2007-06-04 2008-04-17 Memory devices including separating insulating structures on wires and methods of forming

Publications (1)

Publication Number Publication Date
JP2008300847A true JP2008300847A (ja) 2008-12-11

Family

ID=40087223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146949A Pending JP2008300847A (ja) 2007-06-04 2008-06-04 半導体パッケージ、その製造方法、これを含むカード及それを含むシステム

Country Status (6)

Country Link
US (1) US20080296780A1 (ja)
JP (1) JP2008300847A (ja)
KR (1) KR100874925B1 (ja)
CN (1) CN101320718A (ja)
DE (1) DE102008026981A1 (ja)
TW (1) TW200849434A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
KR20140057982A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
WO2015000594A1 (en) * 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg An interconnect system comprising an interconnect having a plurality of metal cores at least partially surrounded by a dielectric layer
JP6450378B2 (ja) * 2013-07-03 2019-01-09 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー 選択的に修正された電気的特性を持つリード線を有する電子機器
KR102147561B1 (ko) * 2013-09-17 2020-08-25 에이비비 슈바이쯔 아게 입자들 트래핑을 이용한 초음파 용접을 위한 방법
CN105374782A (zh) * 2015-11-05 2016-03-02 华天科技（西安）有限公司 一种涂层键合丝及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3927140A (en) * 1973-10-24 1975-12-16 Research Corp Adhesive composition
JPS63283054A (ja) * 1987-03-11 1988-11-18 Fuji Plant Kogyo Kk ピン保持部付リードフレームの製造方法
US5406123A (en) * 1992-06-11 1995-04-11 Engineering Research Ctr., North Carolina State Univ. Single crystal titanium nitride epitaxial on silicon
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
AU1670597A (en) * 1996-02-07 1997-08-28 Hitachi Chemical Company, Ltd. Cerium oxide abrasive, semiconductor chip, semiconductor device, process for the production of them, and method for the polishing of substrates
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
EP1215724B1 (en) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Wire bonded semiconductor device with low capacitance coupling
JP2004282021A (ja) 2003-02-26 2004-10-07 Shinkawa Ltd ボンディングワイヤ補強装置、ボンディングワイヤ補強方法、ボンディング装置、ボンディングワイヤが補強された樹脂モールド半導体装置の製造装置及びボンディングワイヤが補強された樹脂モールド半導体装置
US7179688B2 (en) * 2003-10-16 2007-02-20 Kulicke And Soffa Industries, Inc. Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
US7202109B1 (en) * 2004-11-17 2007-04-10 National Semiconductor Corporation Insulation and reinforcement of individual bonding wires in integrated circuit packages
US20070154634A1 (en) * 2005-12-15 2007-07-05 Optomec Design Company Method and Apparatus for Low-Temperature Plasma Sintering

Also Published As

Publication number Publication date
CN101320718A (zh) 2008-12-10
KR100874925B1 (ko) 2008-12-19
DE102008026981A1 (de) 2009-01-08
TW200849434A (en) 2008-12-16
KR20080106786A (ko) 2008-12-09
US20080296780A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
US10276553B2 (en) Chip package structure and manufacturing method thereof
TWI692030B (zh) 半導體封裝件及其製造方法
US6388313B1 (en) Multi-chip module
JP4998268B2 (ja) 半導体装置及びその製造方法
CN102456677B (zh) 球栅阵列封装结构及其制造方法
US8642393B1 (en) Package on package devices and methods of forming same
US9597752B2 (en) Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US20110156251A1 (en) Semiconductor Package
JP2005203776A (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US10582617B2 (en) Method of fabricating a circuit module
JP2013131557A (ja) 半導体装置およびその製造方法
JP2012129464A (ja) 半導体装置およびその製造方法
JP2008300847A (ja) 半導体パッケージ、その製造方法、これを含むカード及それを含むシステム
US9123629B2 (en) Chip package and method for forming the same
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US11532568B2 (en) Electronic package
JP2011018797A (ja) 半導体装置及び半導体装置の製造方法
JP2012064991A (ja) フリップチップボンデッドパッケージ
JP2002026073A (ja) 半導体装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP2009016738A (ja) 半導体装置
CN102751203A (zh) 半导体封装结构及其制作方法
JP2007142128A (ja) 半導体装置およびその製造方法