JP2012064991A - フリップチップボンデッドパッケージ - Google Patents

フリップチップボンデッドパッケージ Download PDF

Info

Publication number
JP2012064991A
JP2012064991A JP2012000551A JP2012000551A JP2012064991A JP 2012064991 A JP2012064991 A JP 2012064991A JP 2012000551 A JP2012000551 A JP 2012000551A JP 2012000551 A JP2012000551 A JP 2012000551A JP 2012064991 A JP2012064991 A JP 2012064991A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
flip
chip bonded
signal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2012000551A
Other languages
English (en)
Inventor
Sung Cheol Kim
聖 哲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2012064991A publication Critical patent/JP2012064991A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】微細ピッチ技術に適用可能なフリップチップボンデッドパッケージを提供する。
【解決手段】２列に、かつ互いにジグザグに配列されるボンディングパッドを有する半導体チップ１０ａと、半導体チップ１０ａ上の、隣接する３つのボンディングパッド毎に３つのパッド間の領域及びその３つのパッドのそれぞれの一部を覆うように形成された絶縁ポスト５０ａと、絶縁ポスト５０ａによって覆われていないボンディングパッドの部分及びこれに隣接した絶縁ポスト５０ａの部分上に形成された信号接続金属部材５２ａと、半導体チップ１０ａが絶縁ポスト５０ａ及び信号接続金属部材５２ａによってフリップチップボンディングされ、第１面に電極を有し、第２面にボールランドを有する基板と、半導体チップ１０ａと基板との間の空間をアンダーフィルする埋込材と、各ボールランド上に付着されたソルダボールとを備える。
【選択図】図５

Description

本発明は、半導体パッケージに関し、より詳しくは、微細ピッチ技術に適用可能なフリップチップボンデッドパッケージに関する。
周知の通り、半導体パッケージング技術の開発は、限定された大きさの基板上により多くの数のパッケージを実装できる方向に、即ち、パッケージの大きさを縮小する方向に進められてきた。例えば、パッケージの全体の大きさに対して半導体チップの大きさが８０％以上を占めるようなチップサイズパッケージ（Chip Size Package；以下、「ＣＳＰ」と称する）が種々の形態で開発されてきた。本願では図示及び説明してはいないが、このようなＣＳＰは典型的な半導体パッケージに比べて限定された大きさの基板上により多数のパッケージを実装できるので、小型で、かつ、高容量の製品を具現できるという利点を有する。
また、最近のパッケージング技術は、パッケージの大きさを減少させることに加えて、１つのパッケージ内に２〜４個の半導体チップを搭載させて、高容量を達成する方向にも向けられている。
このようなＣＳＰ及びスタックパッケージは、通常、基板を搭載させて製作されており、また、ワイヤーボンディングを用いて半導体チップと基板との間の電気的接続がなされている。
ところが、このようにワイヤーボンディングを用いて電気的接続がなされたパッケージの場合、後続のモールディング（molding）工程でボンディングワイヤの切断が発生しうることは勿論、ボンディングワイヤのループ（loop）及びその長さによってパッケージの大きさを減少させることに限界が生じる。特に、ワイヤーボンディングを用いるパッケージはボンディングワイヤの長さによって信号伝達経路の長さが決定されるので、パッケージの所望の電気的特性を確保することが困難となる。
これらの問題を解決するために、バンプ（bump）を用いて半導体チップと基板とを接続させるフリップチップボンディング（Flip Chip Bonding）技術が提案された。フリップチップボンディング技術によれば、半導体チップはそのボンディングパッド上に形成されたバンプを介して基板上に機械的に付着されると共に、基板上の電極とも電気的に接続される。
詳しくは、従来のフリップチップボンデッドパッケージ（Flip Chip Bonded Package）の構成を示す断面図である図１に示すように、半導体チップ１０はそのボンディングパッド１２上に形成されたソルダバンプ（Solder Bump）１４を介して基板２０上に付着されていると同時に、ソルダバンプ１４によって基板２０上の電極２２とも電気的に接続されている。また、半導体チップ１０と基板２０との間の空間は埋込材３０でアンダーフィル（under-fill）される。そして、基板２０の裏面上のボールランド（Ball Land）２４には外部回路への実装手段であるソルダボール（Solder Ball）４０が付着されている。なお、図１において、符号２６はソルダレジストを表す。
このようなフリップチップボンディング技術が適用されたフリップチップボンデッドパッケージは、ソルダバンプによって電気的及び機械的な接続がなされるので、ワイヤーボンディング技術を適用する場合に比べてパッケージの高さを低くすることができ、また、信号伝達経路の長さを短くすることで、電気的特性をも向上させることができる。
しかしながら、上述のような従来のフリップチップボンデッドパッケージは、電気的導通のために、１つのソルダバンプに一対一の形態で対応する基板上の（図１の構成要素２２のような）電極を備える必要があるため、電極のピッチが狭い場合にソルダバンプメッキのためのフォトレジストを画定することが困難になり、ソルダバンプ間でショートが発生する可能性が高いという問題がある。
これらの問題を解決するには、基板のデザインを変更したり高コストのプロセスを行ったり、さらに、チップ上のボンディングパッドを再配列したりする等、非効率的処理を行なわなければならないので、製品原価を高め、製品の競争性を低下させてしまうという問題がある。
したがって、本発明は、上記の従来の問題を解決するために案出されたものであって、基板上の電極が微細ピッチを有しても、ショートを防止できるフリップチップボンデッドパッケージを提供することをその目的とする。
また、本発明の別の目的は、製作が容易なフリップチップボンデッドパッケージを提供することにある。
また、本発明の更なる別の目的は、製品の競争性を高めることができるフリップチップボンデッドパッケージを提供することにある。
上記のような目的を達成するために、本発明は、２列に、かつ、互いにジグザグに配列される複数のボンディングパッドが一面上に形成された半導体チップと、前記半導体チップの前記ボンディングパッドの形成部に形成され、隣接する３つの前記ボンディングパッド毎に該３つのボンディングパッド間の領域及び該３つのボンディングパッドのそれぞれの一部を覆うように形成された絶縁ポストと、前記絶縁ポストによって覆われていない前記ボンディングパッドの部分及び該部分に隣接する前記絶縁ポストの部分上に形成された信号接続金属部材と、複数の前記絶縁ポスト及び信号接続金属部材を形成された前記半導体チップが前記絶縁ポスト及び前記信号接続金属部材によってフリップチップボンディングされ、第１面上には前記信号接続金属部材と電気的に接続される複数の電極を有し、前記第１面の裏面である第２面上には複数の前記電極と個別に接続される複数のボールランドを有する基板と、前記半導体チップと前記基板との間の空間をアンダーフィルする埋込材と、前記基板の前記第２面上のボールランド上に各々付着された複数のソルダボールと、を備えるフリップチップボンデッドパッケージを提供する。
本発明に係るフリップチップボンデッドパッケージは、一対一に対応する導電性バンプの代わりに２つのボンディングパッドに対して１つの絶縁ポストが対応する形態でフリップチップボンディングをなすことにより、従来使用していた工程をそのまま利用しながらもフリップチップボンデッドパッケージの製作を非常に容易にすることができる。
また、本発明に係るフリップチップボンデッドパッケージは、パッドピッチの限界を克服できるので、半導体チップ及び基板の微細ピッチの技術に適用が容易になり、製品の競争力を高めることができる。
さらに、本発明に係るフリップチップボンデッドパッケージは、微細ピッチへの適用を容易にすることができるので、半導体メモリ分野へのフリップチップ技術の適用を早めることができる。
その上、本発明に係るフリップチップボンデッドパッケージは、フリップチップボンディングの時に、従来と同じパッドサイズ及びピッチを有するチップにより大きなバンプを形成できるので、後続の接着処理を容易にすることができ、これにより、不良率を低下させることができる。
また、本発明に係るフリップチップボンデッドパッケージは、ポリマーからなる絶縁ポストを適用することによって、この絶縁ポストが電気的絶縁の役割に加えてストレスバッファーとしての役割をも兼ねることになり、パッケージの信頼性を一層向上させることができる。
従来のフリップチップボンデッドパッケージの構成を示す断面図である。 本発明の一実施の形態に係るフリップチップボンデッドパッケージの構成を示す断面図である。 本発明の一実施の形態に係るフリップチップボンデッドパッケージ上にバンプを形成する方法を説明するための図で、各製造段階におけるパッケージの構成を示す断面図である。 本発明の一実施の形態に係るフリップチップボンデッドパッケージ上にバンプを形成する方法を説明するための図で、各製造段階におけるパッケージの構成を示す断面図である。 本発明の一実施の形態に係るフリップチップボンデッドパッケージ上にバンプを形成する方法を説明するための図で、各製造段階におけるパッケージの構成を示す断面図である。 図３Ａに対応する平面図である。 図３Ｂに対応する平面図である。 図３Ｃに対応する平面図である。 本発明の別の実施の形態に係る、上にバンプが形成されたフリップチップボンデッドパッケージの概略構成を簡略に示す図である。
以下、添付の図面を参照しつつ本発明の好ましい実施の形態を詳細に説明する。なお、以下の説明及び図面において、同じ参照符号は同じ又は同様の構成要素を示すこととし、よって、同じ又は同様の構成要素に関する説明を省略する。
まず、本発明の技術的原理を説明すれば、次の通りである。本発明はフリップチップボンディング技術を用いるにあたって、バンプを導電物質の代わりに絶縁物質で形成する。また、本発明は絶縁物質からなるバンプを、隣接する２つ（すなわち、一対）のボンディングパッド間の領域及び該２つのボンディングパッドのそれぞれの一部を覆う形態で形成する。そして、絶縁バンプ（「絶縁ポスト」とも表記する）によって覆われていないボンディングパッド部分の各々の上には電気的接続手段として信号接続金属部材を形成する。
このようにすることによって、フリップチップボンディング技術を用いる場合のチップパッドピッチの限界をより引き下げることができるので、従来よりピッチが狭いパッドに対してフリップチップボンディング技術を適用することができる。特に、本発明は狭いパッドピッチの半導体チップは勿論、狭いパッドピッチの基板の製作をも容易にすることができ、また、フリップチップボンディングの時に同じパッドサイズ及びピッチを有するチップにより大きなバンプを形成することができるので、得られたバンプの付着面積の増大により工程が容易になり、且つ、不良率を減少させることができる。
したがって、本発明は、フリップチップボンディング技術の使用に際して歩留まりを高め、工程時間を短縮させることができ、結果的に、高付加価値の製品を適時に開発できることを可能にするという利点を有する。
以下、本発明の一実施の形態に係るフリップチップボンデッドパッケージの構成を図２を参照しながら、詳細に説明する。
図２に示すように、本発明の一実施の形態に係るフリップチップボンデッドパッケージは、半導体チップ１０、半導体チップ１０の表面上に配置された複数のボンディングパッド１２、半導体チップ１０のボンディングパッド形成面上に絶縁物質からなるバンプ、即ち絶縁ポスト５０、及び導電性の信号接続金属部材５２を備え、絶縁ポスト５０及び信号接続金属部材５２によって半導体チップ１０が基板２０上にフリップチップボンディングされ、半導体チップ１０と基板２０との間の空間が埋込材３０でアンダーフィルされ、そして、基板２０の半導体チップ１０とは反対側の裏面に外部回路への実装手段であるソルダボール４０が形成された構造を有する。
ここで、半導体チップ１０は、例えば、ボンディングパッド１２がチップ１０の面上に一列に配列されるように形成されたセンターパッド型のチップである。絶縁ポスト５０は、半導体チップ１０上の隣接する２つのボンディングパッド１２間の領域及びこの領域の両側のボンディングパッドのそれぞれの一部を覆うように形成され、特に、ポリマー（polymer）によって形成される場合、ストレスバッファーとしての役割をも兼ねることにより、パッケージの信頼性を向上させることができる。導電性の信号接続金属部材５２は半導体チップ１０と基板２０とを電気的に接続させる実質的な電気的接続手段であり、ボンディングパッド１２の露出された部分、該ボンディングパッド１２の露出された部分に隣接する絶縁ポスト５０の部分、及び該ボンディングパッド１２の露出された部分に隣接する半導体チップ１０の部分の上に形成される。
基板２０は、上面には信号接続金属部材５２と電気的に接続される複数の電極２２を備え、下面には電極２２と個別的に接続される複数のボールランド２４を備える。基板２０の上面は電極２２を除いた残りの部分がソルダレジスト２６で覆われている。埋込材３０は、例えば、ＥＭＣ（Epoxy Molding Compound）であって、半導体チップ１０と基板２０との間の電気的接続部位を外部環境から保護する。外部回路への実装手段であるソルダボール４０は基板２０の下面のボールランド２４上に形成されている。
このような構成を有する本発明に係るフリップチップボンデッドパッケージは、半導体チップ１０上のボンディングパッド１２と基板２０上の電極２２とが、一対一の形態で対応して相互接続される必要がなく、代わりに、隣接する２つのボンディングパッドに亘って形成された絶縁ポスト５０及び信号接続金属５２によって相互接続されるので、基板に微細ピッチ技術が適用された場合にも十分に対応することができる。即ち、本実施の形態に係るフリップチップボンデッドパッケージは、基板２０上の電極２２のピッチが微細であっても絶縁ポスト５０及び信号接続金属部材５２を用いることによりショートの発生を回避すると共に、半導体チップ１０と基板２０との間の安定した電気的接続を保証することができる。
一方、本発明に係る上記のようなフリップチップボンデッドパッケージを製作する際、絶縁ポスト及び信号接続金属部材を含むバンプを以下に示す方法で形成する。
図３Ａ〜図３Ｃは、本発明の一実施の形態に係るフリップチップボンデッドパッケージ上にバンプを形成する方法を説明するための図で、各製作段階におけるパッケージの構成を示す断面図であり、図４Ａ〜図４Ｃはそれぞれ図３Ａ〜図３Ｃに対応する平面図である。
まず、図３Ａ及び図４Ａに示すように、上面に一列のボンディングパッド１２が配列された半導体チップ１０を準備する。
次に、図３Ｂ及び図４Ｂに示すように、半導体チップ１０の上面に、隣接する２つのボンディングパッド１２の間の領域及びこの領域の両側の２つのボンディングパッド１２のそれぞれの一部を覆う絶縁ポスト５０を形成する。この際、絶縁ポスト５０はポリマーで形成されることによって、ストレスバッファーとしての役割を担うことが好ましい。
次に、図３Ｃ及び図４Ｃに示すように、絶縁ポスト５０を含む半導体チップ１０の上面に金属膜を蒸着した後、該金属膜をパターニングして、絶縁ポスト５０によって覆われていないボンディングパッド１２の部分、該覆われていないボンディングパッド１２の部分に隣接する絶縁ポスト５０の部分、及び該覆われていないボンディングパッド１２の部分に隣接する半導体チップ１０の部分の上に信号接続金属部材５２を形成し、バンプの形成を完了する。
以後、このように形成されたバンプを用いて半導体チップを基板上にフリップチップボンディングし、その後、アンダーフィル及びソルダボール形成工程を順次行って本発明に係るフリップチップボンデッドパッケージを完成する。
一方、上述した実施の形態で図示及び説明してはいないが、絶縁ポスト及び信号接続金属部材から構成されたバンプのフリップチップボンディングの際、信号接続金属部材にソルダペーストを塗った後、ソルダペーストを硬化させて完全な電気的接続をなさせるようにすることもできる。
そして、さらに別の実施の形態として、ソルダペーストの代わりに、信号接続金属部材上にソルダバンプを追加的に形成して、ソルダバンプを用いて完全な電気的接続をなさせることも可能である。
また、上述した実施の形態では隣接する２つのボンディングパッド毎に絶縁ポスト及び信号接続金属部材を形成する構成を図示及び説明したが、本発明の別の実施の形態として、２つ以上、例えば、３つのボンディングパッド毎に絶縁ポスト及び信号接続金属部材を形成することもできる。
図５は、本発明の別の実施の形態に係るバンプが形成されたフリップチップボンデッドパッケージの概略構成を示す平面図である。図５に示すように、ボンディングパッド（図示せず） が半導体チップ１０ａの上面に２列で、ジグザグに配列されている。３つのボンディングパッド毎にボンディングパッド間の領域及び各ボンディングパッドのそれぞれの一部を覆うように１つの絶縁ポスト５０ａを形成し、覆われていないボンディングパッドの部分及び、該覆われていないボンディングパッドの部分に隣接する絶縁ポスト５０ａの部分上に信号接続金属部材５２ａを形成する。
この別の実施の形態に係るフリップチップボンデッドパッケージの、絶縁ポスト５０ａ及び信号接続金属部材５２ａ以外の他の構成は図示及び説明されていないが、前述した実施の形態と同一の構成を有することは当業者が容易に理解できるであろう。
また、この別の実施の形態に係るフリップチップボンデッドパッケージも前述した実施の形態のそれと同様に、絶縁ポスト及び信号接続金属部材を用いることによってショートが発生せずに半導体チップと基板との間の安定した電気的接続を保証することができ、これにより、微細なチップパッドピッチの限界を克服することができる。
以上では、本発明を特定の実施の形態に関連して図示及び説明したが、本発明は、それらに限定されるものではなく、特許請求の範囲によって定められる本発明の技術的範囲から逸脱しない範囲内で、様々に改変できるということは、当業者であれば容易に分かるであろう。
１０、１０ａ 半導体チップ
１２ ボンディングパッド
１４ ソルダバンプ
２０ 基板
２２ 電極
２４ ボールランド
２６ ソルダレジスト
３０ 埋込材
４０ ソルダボール
５０、５０ａ 絶縁ポスト
５２、５２ａ 信号接続金属部材

Claims (4)

  1. ２列に、かつ互いにジグザグに配列される複数のボンディングパッドが一面上に形成された半導体チップと、
    前記半導体チップの前記ボンディングパッドの形成部に形成され、隣接する３つの前記ボンディングパッド毎に該３つのボンディングパッド間の領域及び該３つのボンディングパッドのそれぞれの一部を覆うように形成された絶縁ポストと、
    前記絶縁ポストによって覆われていない前記ボンディングパッドの部分、及び該部分に隣接する前記絶縁ポストの部分上に形成された信号接続金属部材と、
    複数の前記絶縁ポスト及び信号接続金属部材を形成された前記半導体チップが前記絶縁ポスト及び前記信号接続金属部材によってフリップチップボンディングされ、第１面上には前記信号接続金属部材と電気的に接続される複数の電極を有し、前記第１面の裏面である第２面上には複数の前記電極と個別に接続される複数のボールランドを有する基板と、
    前記半導体チップと前記基板との間の空間をアンダーフィルする埋込材と、
    前記基板の前記第２面上のボールランド上に各々付着された複数のソルダボールと、を備えることを特徴とするフリップチップボンデッドパッケージ。
  2. 前記絶縁ポストは、ストレスバッファーの役割を担うようにポリマーからなることを特徴とする請求項１に記載のフリップチップボンデッドパッケージ。
  3. 前記基板の前記第１面は、前記電極を除いた残りの部分がソルダレジストで覆われていることを特徴とする請求項１に記載のフリップチップボンデッドパッケージ。
  4. 前記信号接続金属部材上に形成されたソルダバンプを更に備えることを特徴とする請求項１に記載のフリップチップボンデッドパッケージ。
JP2012000551A 2006-03-29 2012-01-05 フリップチップボンデッドパッケージ Ceased JP2012064991A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060028525A KR100713932B1 (ko) 2006-03-29 2006-03-29 플립 칩 본디드 패키지
KR10-2006-0028525 2006-03-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006218200A Division JP4942420B2 (ja) 2006-03-29 2006-08-10 フリップチップボンデッドパッケージ

Publications (1)

Publication Number Publication Date
JP2012064991A true JP2012064991A (ja) 2012-03-29

Family

ID=38269523

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006218200A Expired - Fee Related JP4942420B2 (ja) 2006-03-29 2006-08-10 フリップチップボンデッドパッケージ
JP2012000551A Ceased JP2012064991A (ja) 2006-03-29 2012-01-05 フリップチップボンデッドパッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006218200A Expired - Fee Related JP4942420B2 (ja) 2006-03-29 2006-08-10 フリップチップボンデッドパッケージ

Country Status (3)

Country Link
US (1) US7355286B2 (ja)
JP (2) JP4942420B2 (ja)
KR (1) KR100713932B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485105B1 (ko) 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
TWI414048B (zh) * 2008-11-07 2013-11-01 Advanpack Solutions Pte Ltd 半導體封裝件與其製造方法
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
US8288202B2 (en) * 2010-11-22 2012-10-16 STATS ChiPAC, Ltd. Method of forming partially-etched conductive layer recessed within substrate for bonding to semiconductor die
KR20140115021A (ko) * 2013-03-20 2014-09-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555278A (ja) * 1991-08-23 1993-03-05 Sony Corp 半導体装置
JPH0562979A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置及びその実装方法
JPH0846079A (ja) * 1994-07-28 1996-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JPH1167776A (ja) * 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JPH11251378A (ja) * 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000353716A (ja) * 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP2002118197A (ja) * 2000-10-05 2002-04-19 Hitachi Cable Ltd 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2002198483A (ja) * 2001-12-25 2002-07-12 Oki Electric Ind Co Ltd 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP2002319635A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005228871A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 実装構造体、電気光学装置及び電子機器
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968822A (en) 1987-12-11 1990-11-06 Taisho Pharmaceutical Co., Ltd. 21-alkoxysteroid compounds
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
KR0169818B1 (ko) * 1995-12-14 1999-02-18 김광호 반도체 소자의 마이크로 범프 제조방법
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP2003142512A (ja) 2001-10-31 2003-05-16 Seiko Epson Corp バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
KR100601762B1 (ko) * 2004-11-09 2006-07-19 삼성전자주식회사 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555278A (ja) * 1991-08-23 1993-03-05 Sony Corp 半導体装置
JPH0562979A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置及びその実装方法
JPH0846079A (ja) * 1994-07-28 1996-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JPH1167776A (ja) * 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JPH11251378A (ja) * 1998-03-06 1999-09-17 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000353716A (ja) * 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP2002118197A (ja) * 2000-10-05 2002-04-19 Hitachi Cable Ltd 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2002319635A (ja) * 2001-04-23 2002-10-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002198483A (ja) * 2001-12-25 2002-07-12 Oki Electric Ind Co Ltd 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP2005228871A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 実装構造体、電気光学装置及び電子機器
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20070228564A1 (en) 2007-10-04
KR100713932B1 (ko) 2007-05-07
JP4942420B2 (ja) 2012-05-30
US7355286B2 (en) 2008-04-08
JP2007266564A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
US8653655B2 (en) Semiconductor device and manufacturing method thereof
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US20110115085A1 (en) Semiconductor device and method of fabricating the same
US20040070083A1 (en) Stacked flip-chip package
JP2015523743A (ja) Ｂｖａインタポーザ
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
US7667473B1 (en) Flip-chip package having thermal expansion posts
US20080283994A1 (en) Stacked package structure and fabrication method thereof
TW201304018A (zh) 積層型半導體封裝及其製造方法
US20100271792A1 (en) Electronic component package and method of manufacturing the same
JP2012064991A (ja) フリップチップボンデッドパッケージ
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
JP5547703B2 (ja) 半導体装置の製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP2009182004A (ja) 半導体装置
KR20080020393A (ko) 멀티 칩 패키지
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
KR20080002449A (ko) 패키지 인 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2004006482A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130625