JPH1167776A - 突起電極およびその製造方法 - Google Patents
突起電極およびその製造方法Info
- Publication number
- JPH1167776A JPH1167776A JP22477897A JP22477897A JPH1167776A JP H1167776 A JPH1167776 A JP H1167776A JP 22477897 A JP22477897 A JP 22477897A JP 22477897 A JP22477897 A JP 22477897A JP H1167776 A JPH1167776 A JP H1167776A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating resin
- film
- protective film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の突起電極において、突起電極の
芯に絶縁樹脂を用いた構造では突起電極上にプローブ針
をたてることができないため、半導体装置の突起電極形
成後の検査が困難であった。突起電極以外の領域に検査
専用のテスト電極を設けることもできるが半導体装置の
面積を増加させコストアップとなる。 【解決手段】 突起電極６０の芯である絶縁樹脂を電極
４０と保護膜３０にまたがらせる構造で、プローブを接
触させる領域を確保し、かつ突起電極６０の芯に絶縁樹
脂を用いた構造で、突起電極６０形成後の半導体装置１
０の検査が突起電極の形状を損なうことなくできる。ま
た、突起電極６０のレイアウト自由度も損なわれること
が無く、頂部が平坦な突起電極６０を得ることができる
突起電極およびその製造方法。
芯に絶縁樹脂を用いた構造では突起電極上にプローブ針
をたてることができないため、半導体装置の突起電極形
成後の検査が困難であった。突起電極以外の領域に検査
専用のテスト電極を設けることもできるが半導体装置の
面積を増加させコストアップとなる。 【解決手段】 突起電極６０の芯である絶縁樹脂を電極
４０と保護膜３０にまたがらせる構造で、プローブを接
触させる領域を確保し、かつ突起電極６０の芯に絶縁樹
脂を用いた構造で、突起電極６０形成後の半導体装置１
０の検査が突起電極の形状を損なうことなくできる。ま
た、突起電極６０のレイアウト自由度も損なわれること
が無く、頂部が平坦な突起電極６０を得ることができる
突起電極およびその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装、ＴＡＢ実装、ＣＯＧ実装に使用される半導体装置の
突起電極の構造とその製造方法に関する。とくに突起電
極の芯部分が絶縁樹脂からなることを特徴とする突起電
極の構造とその製造方法に関する。
装、ＴＡＢ実装、ＣＯＧ実装に使用される半導体装置の
突起電極の構造とその製造方法に関する。とくに突起電
極の芯部分が絶縁樹脂からなることを特徴とする突起電
極の構造とその製造方法に関する。
【０００２】
【従来の技術】半導体装置に突起電極を設けた従来技術
を図６の断面図を用いて説明する。
を図６の断面図を用いて説明する。
【０００３】図６は、たとえば特開平８−１７８３７号
公報に記載の従来の技術で、半導体装置１０の電極２０
に保護膜３０の開口部を設け、開口部内に絶縁樹脂４０
を設け、保護膜３０の開口部分から絶縁樹脂４０上を覆
うように金属膜５０をまたがって設けた突起電極６０を
示す。
公報に記載の従来の技術で、半導体装置１０の電極２０
に保護膜３０の開口部を設け、開口部内に絶縁樹脂４０
を設け、保護膜３０の開口部分から絶縁樹脂４０上を覆
うように金属膜５０をまたがって設けた突起電極６０を
示す。
【０００４】図６に示した従来技術である突起電極６０
は、同様に突起電極の芯に絶縁樹脂４０を有するため
に、実装時の応力緩和効果を狙ったものである。
は、同様に突起電極の芯に絶縁樹脂４０を有するため
に、実装時の応力緩和効果を狙ったものである。
【０００５】金属膜５０は突起電極膜の周囲で電極２０
と電気的に接続する。したがって、突起電極の根元面積
より大きな電極２０を設けておく必要がある。
と電気的に接続する。したがって、突起電極の根元面積
より大きな電極２０を設けておく必要がある。
【０００６】
【発明が解決しようとする課題】図６に示した従来技術
において、半導体装置１０の良否判定を決める電気的試
験を行う上では、突起電極６０形成前においては電極２
０上にプローブ針を当てるかあるいは別途にプローブ針
を当てるためのテスティング用電極を設ける必要があ
る。
において、半導体装置１０の良否判定を決める電気的試
験を行う上では、突起電極６０形成前においては電極２
０上にプローブ針を当てるかあるいは別途にプローブ針
を当てるためのテスティング用電極を設ける必要があ
る。
【０００７】電極２０上にプローブ針を当てた場合、電
極２０上にプローブ痕が残り、電極２０上に形成する突
起電極の形状に影響を与え、接続不良をもたらす。ま
た、電極２０以外に検査専用の電極を設けた場合、半導
体装置１０の面積を大きくしてしまうという問題を有し
ている。
極２０上にプローブ痕が残り、電極２０上に形成する突
起電極の形状に影響を与え、接続不良をもたらす。ま
た、電極２０以外に検査専用の電極を設けた場合、半導
体装置１０の面積を大きくしてしまうという問題を有し
ている。
【０００８】また突起電極６０形成後の半導体装置１０
の電気的試験は突起電極６０上にプローブ針を当てた場
合は、測定により突起電極６０にダメージを与えてしま
い、後工程での接続品質を低下させるという問題を有し
ている。
の電気的試験は突起電極６０上にプローブ針を当てた場
合は、測定により突起電極６０にダメージを与えてしま
い、後工程での接続品質を低下させるという問題を有し
ている。
【０００９】図６に示した金属膜５０は突起電極６０の
根元周囲で電極２０との電気的接続をとるが、接続ピッ
チが小さくなり、突起電極を微細化した場合には電極２
０と金属膜５０の接触面積を確保するのが難しくなり、
突起電極６０の電気接続特性を低下させる問題を有す
る。
根元周囲で電極２０との電気的接続をとるが、接続ピッ
チが小さくなり、突起電極を微細化した場合には電極２
０と金属膜５０の接触面積を確保するのが難しくなり、
突起電極６０の電気接続特性を低下させる問題を有す
る。
【００１０】本発明は、突起電極６０の芯に絶縁樹脂４
０を有した構造において、突起電極のレイアウト自由度
を損ねないで、突起電極６０形成前後の半導体装置１０
の検査が可能な突起電極６０構造を提供することを目的
とする。
０を有した構造において、突起電極のレイアウト自由度
を損ねないで、突起電極６０形成前後の半導体装置１０
の検査が可能な突起電極６０構造を提供することを目的
とする。
【００１１】また保護膜３０の開口部の段差をステップ
カバーする替わりに、金属膜５０が絶縁樹脂４０と電極
２０をまたがる構造として、ステップカバー性を向上さ
せ、電気接続性の良好な突起電極を得ることを目的とす
る。
カバーする替わりに、金属膜５０が絶縁樹脂４０と電極
２０をまたがる構造として、ステップカバー性を向上さ
せ、電気接続性の良好な突起電極を得ることを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下に示した半導体装置構造とその製造方
法を採用する。
に、本発明は以下に示した半導体装置構造とその製造方
法を採用する。
【００１３】半導体装置の電極上に開口部を有する保護
膜と、電極と保護膜にまたがって半導体装置上に設ける
絶縁樹脂と、電極上と絶縁樹脂上とにまたがって設けた
金属膜とからなる突起電極であって、絶縁樹脂は保護膜
の開口部の５〜６０％の面積で電極にまたがって位置
し、アルミ電極と絶縁樹脂にまたがって設けた金属膜は
保護膜の開口部より大きく設けかつ絶縁樹脂の頂部を覆
い、アルミ電極と電気的に導通していることを特徴とす
る。
膜と、電極と保護膜にまたがって半導体装置上に設ける
絶縁樹脂と、電極上と絶縁樹脂上とにまたがって設けた
金属膜とからなる突起電極であって、絶縁樹脂は保護膜
の開口部の５〜６０％の面積で電極にまたがって位置
し、アルミ電極と絶縁樹脂にまたがって設けた金属膜は
保護膜の開口部より大きく設けかつ絶縁樹脂の頂部を覆
い、アルミ電極と電気的に導通していることを特徴とす
る。
【００１４】半導体装置上に電極を形成する工程と、電
極上に開口部を有する保護膜を形成する工程と、絶縁樹
脂を保護膜のアルミ電極と保護膜にまたがって形成する
工程と、アルミ電極上と絶縁樹脂上とにまたがって金属
膜を形成する工程とを備えることを特徴とする。
極上に開口部を有する保護膜を形成する工程と、絶縁樹
脂を保護膜のアルミ電極と保護膜にまたがって形成する
工程と、アルミ電極上と絶縁樹脂上とにまたがって金属
膜を形成する工程とを備えることを特徴とする。
【００１５】（作用）本発明の突起電極は電極２０と保
護膜３０とにまたがって絶縁樹脂４０を設ける、電極２
０と絶縁樹脂４０の頂部を覆うように金属膜を５０設け
る。
護膜３０とにまたがって絶縁樹脂４０を設ける、電極２
０と絶縁樹脂４０の頂部を覆うように金属膜を５０設け
る。
【００１６】上記構成によって、突起電極６０の芯に絶
縁樹脂４０を有する構造となり、突突起電極６０のレイ
アウト自由度を損ねず、半導体装置の縮小化が行うこと
ができ、突起電極６０形成前後の半導体装置１０の検査
が可能な突起電極構造を得ることができる。
縁樹脂４０を有する構造となり、突突起電極６０のレイ
アウト自由度を損ねず、半導体装置の縮小化が行うこと
ができ、突起電極６０形成前後の半導体装置１０の検査
が可能な突起電極構造を得ることができる。
【００１７】絶縁樹脂４０が電極２０と保護膜３０とに
またがっているために、金属膜５０のステップカバー性
が向上する。
またがっているために、金属膜５０のステップカバー性
が向上する。
【００１８】
【発明の実施の形態】以下に図面を用いて本発明を実施
するための最適な実施形態における突起電極の構造を説
明する。
するための最適な実施形態における突起電極の構造を説
明する。
【００１９】本発明の実施形態を図１から図５を用いて
説明する。図１は半導体装置１０の電極２０上に保護膜
２０の開口部を設け、絶縁樹脂４０が電極２０と保護膜
３０にまたがり、電極と絶縁樹脂にまたがって金属膜を
設けたことを示す平面図で、図２は図４に示したＡ−Ａ
間の断面図を示す。
説明する。図１は半導体装置１０の電極２０上に保護膜
２０の開口部を設け、絶縁樹脂４０が電極２０と保護膜
３０にまたがり、電極と絶縁樹脂にまたがって金属膜を
設けたことを示す平面図で、図２は図４に示したＡ−Ａ
間の断面図を示す。
【００２０】図２から図４は本発明の突起電極の製造方
法を順に示す断面図である。
法を順に示す断面図である。
【００２１】図５は電極２０上に突起電極形成前にでき
たプローブ痕７０を示し、突起電極形成後の半導体装置
１０の電気的検査で用いるプローブ針８０を合わせて示
す。
たプローブ痕７０を示し、突起電極形成後の半導体装置
１０の電気的検査で用いるプローブ針８０を合わせて示
す。
【００２２】まずはじめに、図１と図４とを用いて、本
発明の実施例における突起電極６０を説明する。
発明の実施例における突起電極６０を説明する。
【００２３】図１は半導体装置１０上に形成された保護
膜３０の開口部にまたがって絶縁樹脂４０を設け、絶縁
樹脂と保護膜３０の開口部とにまたがって金属膜５０を
設けている。
膜３０の開口部にまたがって絶縁樹脂４０を設け、絶縁
樹脂と保護膜３０の開口部とにまたがって金属膜５０を
設けている。
【００２４】絶縁樹脂４０上に設けた金属膜５０は、少
なくとも絶縁樹脂４０の頂部を覆うように設ければよ
い。
なくとも絶縁樹脂４０の頂部を覆うように設ければよ
い。
【００２５】図４は図１に示したＡ−Ａ間の断面図で、
絶縁樹脂４０は電極２０から保護膜３０とにまたがって
設け、金属膜５０が電極２０と絶縁樹脂４０とにまたが
って設け、金属膜５０は電極２０電気的に導通する。
絶縁樹脂４０は電極２０から保護膜３０とにまたがって
設け、金属膜５０が電極２０と絶縁樹脂４０とにまたが
って設け、金属膜５０は電極２０電気的に導通する。
【００２６】金属膜５０は絶縁樹脂４０の頂部全面を少
なくとも覆うよう設け、電極２０上においては保護膜３
０の開口部よりも２μｍ以上大きいサイズで設ける。
なくとも覆うよう設け、電極２０上においては保護膜３
０の開口部よりも２μｍ以上大きいサイズで設ける。
【００２７】つぎに、図２から図４を用いて、本発明の
突起電極を形成するための製造方法を説明する。
突起電極を形成するための製造方法を説明する。
【００２８】まず、図２に示すように、半導体装置１０
上にアルミニウムからなる電極２０を露出するように、
開口部を設けた無機質膜や有機高分子膜やこれらの積層
構造からなる保護膜３０を形成する。
上にアルミニウムからなる電極２０を露出するように、
開口部を設けた無機質膜や有機高分子膜やこれらの積層
構造からなる保護膜３０を形成する。
【００２９】つぎに図３に示すように、電極２０を含む
保護膜３０の表面全面にポリイミドなどの有機高分子膜
を５μｍから３０μｍの厚さで形成し、フォトエッチン
グにより電極２０と保護膜３０にまたがるように形成す
る。
保護膜３０の表面全面にポリイミドなどの有機高分子膜
を５μｍから３０μｍの厚さで形成し、フォトエッチン
グにより電極２０と保護膜３０にまたがるように形成す
る。
【００３０】この絶縁樹脂４０は５μｍ以上の厚さで形
成すると、絶縁樹脂の頂部が平坦化し、半導体装置１０
を分割した後の実装において良好な接続が得られる。
成すると、絶縁樹脂の頂部が平坦化し、半導体装置１０
を分割した後の実装において良好な接続が得られる。
【００３１】つぎに図４に示すように、絶縁樹脂４０と
電極２０を含む半導体装置１０の表面全面に金属膜をス
パッタリングや蒸着によって形成し、しかる後に少なく
とも絶縁樹脂４０の頂部を覆い、電極２０と電気的接続
を成すよう金属膜５０をフォトエッチングにより形成
し、突起電極６０が完成する。
電極２０を含む半導体装置１０の表面全面に金属膜をス
パッタリングや蒸着によって形成し、しかる後に少なく
とも絶縁樹脂４０の頂部を覆い、電極２０と電気的接続
を成すよう金属膜５０をフォトエッチングにより形成
し、突起電極６０が完成する。
【００３２】金属膜５０は、Ａｌ、Ｃｒ、Ｃｕ、Ａｕあ
るいはＣｒ、ＣｕあるいはＴｉＷ、ＡｕあるいはＴｉ、
ＰｄあるいはＴｉ、ＰｔあるいはＴｉ、ＡｕあるいはＮ
ｉ、ＡｕあるいはＣｒ、Ａｕの金属層からなる。
るいはＣｒ、ＣｕあるいはＴｉＷ、ＡｕあるいはＴｉ、
ＰｄあるいはＴｉ、ＰｔあるいはＴｉ、ＡｕあるいはＮ
ｉ、ＡｕあるいはＣｒ、Ａｕの金属層からなる。
【００３３】また、突起電極６０の頂部に他の金属層を
形成することも可能であり、たとえば、印刷リフロー、
ディップで半田を、無電解メッキによりＣｕ、Ｎｉ、Ａ
ｕあるいはこれらの多層膜を形成することで、フリップ
チップ実装やＴＡＢ実装や機械的接続方法への適用がで
きる。
形成することも可能であり、たとえば、印刷リフロー、
ディップで半田を、無電解メッキによりＣｕ、Ｎｉ、Ａ
ｕあるいはこれらの多層膜を形成することで、フリップ
チップ実装やＴＡＢ実装や機械的接続方法への適用がで
きる。
【００３４】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、突起電極の芯に絶縁樹脂を有した構造におい
て、突起電極のレイアウト自由度を損ねないで、突起電
極形成前後の半導体装置の検査が可能となる。
よれば、突起電極の芯に絶縁樹脂を有した構造におい
て、突起電極のレイアウト自由度を損ねないで、突起電
極形成前後の半導体装置の検査が可能となる。
【００３５】また、保護膜の開口部の段差をステップカ
バーする替わりに、金属膜が絶縁樹脂と電極をまたがる
構造のため、ステップカバー性が向上し、電気接続性の
良好な突起電極を得られる。
バーする替わりに、金属膜が絶縁樹脂と電極をまたがる
構造のため、ステップカバー性が向上し、電気接続性の
良好な突起電極を得られる。
【００３６】突起電極６０形成前後で突起電極頂部に直
接プローブ針８０を当てることがないため、突起電極６
０の形状を損なうことなく、半導体装置１０の電気的検
査が可能になる。
接プローブ針８０を当てることがないため、突起電極６
０の形状を損なうことなく、半導体装置１０の電気的検
査が可能になる。
【図１】本発明の実施における突起電極の構造を示す平
面図である。
面図である。
【図２】本発明の実施における突起電極の構造を示す断
面図である。
面図である。
【図３】本発明の実施における突起電極の構造を示す断
面図である。
面図である。
【図４】本発明の実施における突起電極の構造を示す断
面図である。
面図である。
【図５】本発明の実施における突起電極の構造を示す断
面図である。
面図である。
【図６】従来技術における突起電極の構造を示す断面図
である。
である。
１０ 半導体装置 ２０ 電極 ３０ 保護膜 ４０ 絶縁樹脂 ５０ 金属膜 ６０ 突起電極 ７０ プローブ痕 ８０ プローブ針 ９０ 絶縁膜
Claims (2)
- 【請求項１】 半導体装置の電極上に開口部を有する保
護膜と、電極と保護膜にまたがって半導体装置上に設け
る絶縁樹脂と、電極上と絶縁樹脂上とにまたがって設け
た金属膜とからなる突起電極であって、 絶縁樹脂は保護膜の開口部の５〜６０％の面積で電極に
またがって位置し、 電極と絶縁樹脂にまたがって設けた金属膜は保護膜の開
口部より大きく設けかつ絶縁樹脂の頂部を覆い、電極と
電気的に導通していることを特徴とする突起電極。 - 【請求項２】 半導体装置上に電極を形成する工程と、 電極上に開口部を有する保護膜を形成する工程と、 絶縁樹脂を保護膜の電極と保護膜にまたがって形成する
工程と、 電極上と絶縁樹脂上とにまたがって金属膜を形成する工
程とを備えることを特徴とする突起電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22477897A JPH1167776A (ja) | 1997-08-21 | 1997-08-21 | 突起電極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22477897A JPH1167776A (ja) | 1997-08-21 | 1997-08-21 | 突起電極およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167776A true JPH1167776A (ja) | 1999-03-09 |
Family
ID=16819073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22477897A Pending JPH1167776A (ja) | 1997-08-21 | 1997-08-21 | 突起電極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167776A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123268A (ja) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 |
| US6956287B2 (en) | 1999-06-17 | 2005-10-18 | Infineon Technologies Ag | Electronic component with flexible bonding pads and method of producing such a component |
| JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
| JP2007042867A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| JP2007129272A (ja) * | 2007-02-16 | 2007-05-24 | Seiko Epson Corp | 半導体装置、回路基板、電気光学装置および電子機器 |
| KR100743947B1 (ko) | 2005-07-06 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| JP2007266564A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| KR100786210B1 (ko) | 2005-06-29 | 2007-12-17 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
-
1997
- 1997-08-21 JP JP22477897A patent/JPH1167776A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7820482B2 (en) | 1999-06-17 | 2010-10-26 | Qimonda Ag | Method of producing an electronic component with flexible bonding |
| US6956287B2 (en) | 1999-06-17 | 2005-10-18 | Infineon Technologies Ag | Electronic component with flexible bonding pads and method of producing such a component |
| JP4686967B2 (ja) * | 2003-10-14 | 2011-05-25 | セイコーエプソン株式会社 | 光素子の製造方法 |
| JP2005123268A (ja) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 |
| JP2005340761A (ja) * | 2004-04-27 | 2005-12-08 | Seiko Epson Corp | 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器 |
| US8142602B2 (en) | 2004-04-27 | 2012-03-27 | Seiko Epson Corporation | Method for mounting semiconductor device |
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7888799B2 (en) | 2004-06-14 | 2011-02-15 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7741712B2 (en) | 2004-06-14 | 2010-06-22 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7936073B2 (en) | 2005-06-29 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| KR100786210B1 (ko) | 2005-06-29 | 2007-12-17 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7825518B2 (en) | 2005-06-29 | 2010-11-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US7671476B2 (en) | 2005-06-29 | 2010-03-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| KR100743947B1 (ko) | 2005-07-06 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7629671B2 (en) | 2005-07-06 | 2009-12-08 | Seiko Epson Corporation | Semiconductor device having a resin protrusion with a depression and method manufacturing the same |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
| JP2007042867A (ja) * | 2005-08-03 | 2007-02-15 | Seiko Epson Corp | 半導体装置 |
| JP2007266564A (ja) * | 2006-03-29 | 2007-10-11 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| JP2012064991A (ja) * | 2006-03-29 | 2012-03-29 | Hynix Semiconductor Inc | フリップチップボンデッドパッケージ |
| JP4655052B2 (ja) * | 2007-02-16 | 2011-03-23 | セイコーエプソン株式会社 | 半導体装置、回路基板、電気光学装置および電子機器 |
| JP2007129272A (ja) * | 2007-02-16 | 2007-05-24 | Seiko Epson Corp | 半導体装置、回路基板、電気光学装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854513A (en) | Semiconductor device having a bump structure and test electrode | |
| US6455408B1 (en) | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area | |
| US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
| US8242610B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JP2001035965A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| KR100643645B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1167776A (ja) | 突起電極およびその製造方法 | |
| JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2006303036A (ja) | 半導体装置 | |
| JP3638085B2 (ja) | 半導体装置 | |
| JP2001127256A (ja) | 半導体装置 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2008235539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10294318A (ja) | 電子部品 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP6305375B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP7269756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007258354A (ja) | 半導体装置の製造方法 | |
| KR100753403B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 |