KR100753403B1 - 웨이퍼 레벨 패키지 및 그 제조방법 - Google Patents

웨이퍼 레벨 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100753403B1
KR100753403B1 KR1020010037835A KR20010037835A KR100753403B1 KR 100753403 B1 KR100753403 B1 KR 100753403B1 KR 1020010037835 A KR1020010037835 A KR 1020010037835A KR 20010037835 A KR20010037835 A KR 20010037835A KR 100753403 B1 KR100753403 B1 KR 100753403B1
Authority
KR
South Korea
Prior art keywords
metal pattern
metal
semiconductor chip
ball
level package
Prior art date
Application number
KR1020010037835A
Other languages
English (en)
Other versions
KR20030001962A (ko
Inventor
백형길
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037835A priority Critical patent/KR100753403B1/ko
Publication of KR20030001962A publication Critical patent/KR20030001962A/ko
Application granted granted Critical
Publication of KR100753403B1 publication Critical patent/KR100753403B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 공정 단순화를 얻으면서 솔더 조인트(solder joint)의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 및 그 제조방법을 개시한다. 개시된 본 발명의 일견지에 따른 웨이퍼 레벨 패키지는, 일측면 중심부에 2열로 본딩 패드들이 배열된 반도체 칩; 상기 반도체 칩의 일측면 상에 상기 본딩 패드들을 노출시키도록 형성된 폴리이미드막; 상기 폴리이미드막 상에, 일단이 상기 본딩 패드와 인접 배치되고, 타단에 해당하는 볼 랜드 부분이 그 이외 부분 보다 상대적으로 두꺼우면서 반도체 칩의 가장자리 부분까지 연장 배치되게 형성된 수 개의 금속 패턴; 상기 본딩 패드와 상기 금속 패턴의 일단을 전기적으로 연결시키는 와이어; 상기 금속 패턴의 볼 랜드 및 이에 인접한 금속 패턴 부분이 노출되도록 나머지 금속 패턴 부분과 와이어 및 폴리이미드막 상에 형성된 봉지재; 및 상기 노출된 금속 패턴의 볼 랜드 상에 부착된 솔더 볼;을 포함한다.

Description

웨이퍼 레벨 패키지 및 그 제조방법{WAFER LEVEL PACKAGE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래의 웨이퍼 레벨 패키지를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 다른 실시예에 따라 제조된 웨이퍼 레벨 패키지를 도시한 단면도.
도 4는 본 발명의 또 다른 실시예에 따라 제조된 웨이퍼 레벨 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 반도체 칩 12 : 본딩 패드
13 : 폴리이미드막 14 : 구리 배선
14a : 구리 배선의 일단 14b : 볼 랜드
15 : 와이어 16 : 봉지재
17 : 솔더 볼
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 공정 단순화를 얻으면서 솔더 조인트(solder joint)의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
기존의 패키지는, 먼저, 수 개의 반도체 칩들을 포함하는 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하고, 그런다음, 개개의 반도체 칩별로 패키징 공정을 실시하는 것을 통해 제조되었다.
그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.
따라서, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시하고, 그런다음, 웨이퍼의 스크라이브 라인을 따라 절단하여 개개의 패키지를 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지 (Wafer Level Package)라 칭한다.
도 1은 종래의 웨이퍼 레벨 패키지를 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 수 개의 반도체 칩들(1)로 이루어진 웨이퍼를 마련한 상태에서, 반도체 칩들(1) 상에 BCB(Benzo Cyclo Butyne)와 같은 물질로된 하부 절연층(3)을 형성 하고, 상기 하부 절연층(3)을 패터닝하여 각 반도체 칩(1)의 본딩패드들(2)을 노출시킨다.
그런다음, 상기 하부 절연층(3) 상에 스퍼터링 공정으로 구리막과 같은 금속막을 증착하고, 이 금속막을 패터닝하여, 일단이 노출된 본딩패드(2)와 접속되는 금속배선들(4)을 형성한다.
이어서, 상기 금속배선(4)을 포함한 하부 절연층(3) 상에 BCB와 같은 물질로된 상부 절연층(5)을 도포하고, 이 상부 절연층(5)을 패터닝하여 금속배선(4)의 타단(이하, 볼 랜드라 칭함)를 노출시킨다.
다음으로, 노출된 금속배선(4)의 볼 랜드 상에 UBM(6)을 형성하고, 상기 UBM(6) 상에 패키지의 실장 수단으로서 기능하게 될 솔더 볼(7)을 부착한다. 그런다음, 웨이퍼 상태로 제조된 수 개의 패키지들을 상기 웨이퍼의 스크라이브 라인을 따라 절단함으로써, 도시된 바와 같은 웨이퍼 레벨 패키지를 완성한다.
그러나, 전술한 바와 같은 종래의 웨이퍼 레벨 패키지는, 반도체 칩과 솔더 볼 사이에 얇고, 탄성도 없는 BCB 및 구리막이 개재되는 것으로 인해, 기계적 강도 측면에서 매우 취약한 구조를 갖는 문제점이 있다.
또한, 종래의 웨이퍼 레벨 패키지는 실장 후의 열 사이클링 테스트시에 패키지와 인쇄회로기판(Printed Circuit Board : 이하 PCB)간의 높은 열팽창계수 차이에 기인해서, 솔더 조인트(solder joint) 부위, 즉, 솔더 볼과 금속배선 사이 및 솔더 볼과 PCB 사이에서 상기 솔더 볼의 변형, 또는, 응력에 의한 크랙(crack) 등 이 쉽게 발생되는 바, 솔더 조인트(solder joint)의 신뢰성을 확보하지 못하는 문제점이 있다.
게다가, 종래의 웨이퍼 레벨 패키지의 제조시에는 5∼6회의 마스크 공정이 수행되어야 하기 때문에, 그 제조 공정이 복잡하다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 취약한 기계적 강도를 개선하면서 솔더 조인트의 신뢰성을 확보할 수 있는 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 제조 공정을 단순화시킨 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일견지에 따른 웨이퍼 레벨 패키지는, 일측면 중심부에 2열로 본딩 패드들이 배열된 반도체 칩; 상기 반도체 칩의 일측면 상에 상기 본딩 패드들을 노출시키도록 형성된 폴리이미드막; 상기 폴리이미드막 상에, 일단이 상기 본딩 패드와 인접 배치되고, 타단에 해당하는 볼 랜드 부분이 그 이외 부분 보다 상대적으로 두꺼우면서 반도체 칩의 가장자리 부분까지 연장 배치되게 형성된 수 개의 금속 패턴; 상기 본딩 패드와 상기 금속 패턴의 일단을 전기적으로 연결시키는 와이어; 상기 금속 패턴의 볼 랜드 및 이에 인접한 금속 패턴 부분이 노출되도록 나머지 금속 패턴 부분과 와이어 및 폴리이미드막 상에 형성된 봉지재; 및 상기 노출된 금속 패턴의 볼 랜드 상에 부착된 솔더 볼;을 포함한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 다른 견지에 따른 웨이퍼 레벨 패키지의 제조방법은, 일측면 중심부에 2열로 본딩 패드들이 배열된 반도체 칩들로 이루어진 웨이퍼를 마련하는 단계; 상기 웨이퍼 상에 폴리이미드막을 형성하는 단계; 상기 반도체 칩의 본딩 패드들이 노출되도록 상기 폴리이미드막을 패터닝하는 단계; 상기 패터닝된 폴리이미드막 상에, 일단이 상기 본딩 패드와 인접 배치되고, 타단에 해당하는 볼 랜드 부분이 그 이외 부분 보다 상대적으로 두꺼우면서 반도체 칩의 가장자리 부분까지 연장 배치되는 수 개의 금속 패턴을 형성하는 단계; 상기 반도체 칩의 본딩 패드와 금속 패턴의 일단을 와이어 본딩하는 단계; 상기 와이어 및 금속 패턴을 포함한 상기 폴리이미드막 상에 절연 물질로된 봉지재를 형성하는 단계; 상기 봉지재를 패터닝하여 상기 금속 패턴의 볼 랜드 및 이에 인접하는 금속 패턴 부분을 노출시키는 단계; 및 상기 노출된 금속 패턴의 볼 랜드 상에 솔더 볼을 부착시키는 단계;를 포함한다.
여기서, 본 발명의 방법은 상기 상대적으로 두꺼운 볼 랜드를 갖는 금속 패턴을 2회의 스퍼터링을 통해서 형성하거나, 또한, 1회의 스퍼터링으로 두껍게 금속막을 증착한 후, 상기 금속막을 하프 에칭(Half etching)하여 형성한다.
본 발명에 따르면, 비교적 신뢰성이 우수한 와이어로 반도체 칩과 금속 패턴간을 연결하면서 솔더 볼이 볼 랜드 상에만 형성되도록 함으로써, 기계적 강도 및 솔더 조인트의 신뢰성을 확보할 수 있으며, 아울러, 공정 변경을 통해서 공정 단순화를 얻을 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 여기서, 각 도면들은 하나의 반도체 칩에 대해서만 도시하고, 설명하도록 한다.
도 2a를 참조하면, 공지의 반도체 제조 공정을 통해 집적된 수 개의 반도체 칩들(11)을 포함하는 웨이퍼(도시안됨)를 마련한다. 여기서, 상기 반도체 칩(11)은 일측면 중심부에 2열로 본딩 패드들(12)이 배열된 구조를 갖는다. 상기 반도체 칩(11)의 일측면 상에 스핀 코팅, 또는, 폴리이미드의 열압착을 통해서 폴리이미드막(13)을 형성하고, 그런다음, 상기 반도체 칩(11)의 본딩 패드들이 노출되도록 상기 폴리이미드막(13)을 패터닝한다.
도 2b를 참조하면, 상기 폴리이미드막(13) 상에 1차 스퍼터링 공정을 통해서 소정 금속막, 예컨데, 구리막을 증착한다. 그런다음, 상기 구리막을 패터닝하여 일단(14a)이 상기 반도체 칩(11)의 본딩 패드(12)와 인접하여 배치되면서 타단(14b)이 인접하는 반도체 칩(11)의 가장자리 부분까지 연장 배치되는 구리 배선들(14)을 형성하고, 연이어, 2차 스퍼터링 공정을 수행하여 상기 구리 배선(14)의 타단(14b : 이하, 볼 랜드라 칭함) 상에 구리막을 재차 형성함으로써, 상기 구리 배선(14)의 볼 랜드(14b)가 그 이외 부분 보다 상대적으로 두껍게 되도록 만든다.
여기서, 상기 볼 랜드(14b)의 두께를 그 이외 부분 보다 상대적으로 두껍게 하기 위한 공정은 상기 볼 랜드(14b)만을 노출시키는 마스크 패턴을 형성한 상태로 2차 스퍼터링을 수행함이 바람직하며, 또한, 2차 스퍼터링을 통해 구리막을 증착한 후, 상기 2차로 증착된 구리막을 패터닝하는 방법도 이용 가능하다.
도 2c를 참조하면, 와이어 본딩 공정을 통해서 반도체 칩(11)의 각 본딩 패드(12)와 이에 대응하는 구리 배선(14)의 일단(14a)을 와이어(15)로 연결한다. 그런다음, 상기 와이어(15) 및 구리 배선(14)을 포함한 폴리이미드막(13)의 전 영역 상에 솔더 마스크 또는 액상의 절연 물질을 스핀 코팅하여 봉지재(16)를 형성한다.
도 2d를 참조하면, 상기 봉지재(16)의 일부분을 선택적으로 식각하여, 상기 구리 배선(14)의 볼 랜드(14b)를 노출시킨다. 이때, 상기 볼 랜드(14b)를 노출시키기 위한 봉지재(16)의 식각시에는 솔더 조인트의 신뢰성이 확보되도록, 즉, 후속에서 솔더 볼이 볼 랜드 상에만 콘택되는 NSMD(Non Solder Mask Define) 구조를 얻기 위해, 상기 볼 랜드(14b)는 물론, 인접하는 구리 배선 부분을 함께 노출시킨다. 이어서, 노출된 볼 랜드(14b) 상에 패키지의 실장 수단인 솔더 볼(17)을 부착한다.
이후, 도시하지는 않았으나, 웨이퍼 레벨로 제조된 수 개의 패키지들을 웨이퍼의 스크라이브 라인을 따라 절단함으로써, 웨이퍼 레벨 패키지를 완성한다.
상기와 같은 공정을 통해 제조되는 본 발명의 웨이퍼 레벨 패키지는 솔더 볼(17)이 NSMD 구조로 볼 랜드(14b) 상에 부착되는 바, 그 신뢰성을 SMD 구조로 형성되는 종래의 그것과 비교해서 상대적으로 향상시킬 수 있다.
또한, 본 발명의 웨이퍼 레벨 패키지는 와이어를 이용하여 반도체 칩과 구리 배선간의 전기적 접속을 이루기 때문에 공정의 안정화를 이룰 수 있으며, 특히, 탄성 계수의 차이를 높임으로써, 종래의 그것과 비교해서 기계적 강도를 개선시킬 수 있다.
게다가, 본 발명의 웨이퍼 레벨 패키지는 대략 2∼3회 정도의 패터닝 공정을 통해 제조할 수 있으므로, 종래와 비교해서, 공정 단순화를 얻을 수 있다.
도 3은 본 발명의 다른 실시예에 따라 형성된 웨이퍼 레벨 패키지를 도시한 단면도로서, 도시된 바와 같이, 이 실시예에 따른 웨이퍼 레벨 패키지에 있어서는 이전 실시예에 따른 그것과 거의 유사하며, 단지, 상기 구리 배선(14)을 2회의 스퍼터링이 아닌, 1회의 스퍼터링을 통해서 구리막을 두껍게 증착한 후, 이를 하프 에칭(Half etching)하여 일체형으로 형성한다.
도 4는 본 발명의 다른 실시예에 따라 형성된 웨이퍼 레벨 패키지를 도시한 단면도로서, 도시된 바와 같이, 이 실시예에 따른 웨이퍼 레벨 패키지에 있어서는 구리 배선(14)의 볼 랜드(14b)가 이전 실시예에서 보다 더 두껍게 형성되며, 특히, 와이어(15) 및 구리 배선(14)을 포함한 폴리이미드막(13)의 전 영역 상에 형성되는 봉지재(16)가 상기 구리 배선(14)의 볼 랜드(14b)와 동일 평면을 갖도록 형성된다.
이 경우, 솔더 볼(17)을 NSMD 구조로 부착시킬 수 있으면서도 봉지재(16)의 형성 후에 상기 볼 랜드(14b)를 노출시키기 위한 별도의 패터닝 공정을 수행할 필요가 없으며, 따라서, 보다 개선된 공정 단순화를 얻을 수 있다.
이상에서와 같이, 본 발명은 솔더 볼을 NSMD 구조로 부착시킴으로써, 웨이퍼 레벨 패키지에서의 솔더 조인트 신뢰성을 확보할 수 있으며, 또한, 반도체 칩과 구리 배선간의 전기적 접속을 와이어를 이용함으로써, 공정의 안정화를 얻음과 동시에, 전기적 신호 전달의 신뢰성을 확보할 수 있다. 게다가, 본 발명은 폴리이미드 막의 두께를 용이하게 조절할 수 있으므로 기계적 강도를 개선시킬 수 있고, 그리고, 배선 재배열 공정을 생략함과 동시에 공정 단계를 변경함으로써 공정 단순화를 얻을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 일측면 중심부에 2열로 본딩 패드들이 배열된 반도체 칩;
    상기 반도체 칩의 일측면 상에 상기 본딩 패드들을 노출시키도록 형성된 폴리이미드막;
    상기 폴리이미드막 상에, 일단이 상기 본딩 패드와 인접 배치되고, 타단에 해당하는 볼 랜드 부분이 그 이외 부분 보다 상대적으로 두꺼우면서 반도체 칩의 가장자리 부분까지 연장 배치되게 형성된 수 개의 금속 패턴;
    상기 본딩 패드와 상기 금속 패턴의 일단을 전기적으로 연결시키는 와이어;
    상기 금속 패턴의 볼 랜드 및 이에 인접한 금속 패턴 부분이 노출되도록 나머지 금속 패턴 부분과 와이어 및 폴리이미드막 상에 형성된 봉지재; 및
    상기 노출된 금속 패턴의 볼 랜드 상에 부착된 솔더 볼;
    을 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서, 상기 솔더 볼은 봉지재와 콘택됨이 없이 상기 볼 랜드 상에만 부착된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  3. 제 1 항에 있어서, 상기 봉지재는
    상기 금속 패턴의 볼 랜드와 동일 평면을 갖도록 형성된 것을 특징으로 하는 웨이퍼 레벨 패키지.
  4. 일측면 중심부에 2열로 본딩 패드들이 배열된 반도체 칩들로 이루어진 웨이퍼를 마련하는 단계;
    상기 웨이퍼 상에 폴리이미드막을 형성하는 단계;
    상기 반도체 칩의 본딩 패드들이 노출되도록 상기 폴리이미드막을 패터닝하는 단계;
    상기 패터닝된 폴리이미드막 상에, 일단이 상기 본딩 패드와 인접 배치되고, 타단에 해당하는 볼 랜드 부분이 그 이외 부분 보다 상대적으로 두꺼우면서 반도체 칩의 가장자리 부분까지 연장 배치되는 수 개의 금속 패턴을 형성하는 단계;
    상기 반도체 칩의 본딩 패드와 금속 패턴의 일단을 와이어 본딩하는 단계;
    상기 와이어 및 금속 패턴을 포함한 상기 폴리이미드막 상에 절연 물질로된 봉지재를 형성하는 단계;
    상기 봉지재를 패터닝하여 상기 금속 패턴의 볼 랜드 및 이에 인접하는 금속 패턴 부분을 노출시키는 단계; 및
    상기 노출된 금속 패턴의 볼 랜드 상에 솔더 볼을 부착시키는 단계;
    를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  5. 제 4 항에 있어서, 상기 폴리이미드막은
    스핀 코팅으로 형성하거나, 또는, 폴리이미드를 열압착시켜 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  6. 제 4 항에 있어서, 상기 상대적으로 두꺼운 볼 랜드를 갖는 금속 패턴을 형성하는 단계는,
    상기 폴리이미드막 상에 스퍼터링으로 금속막을 증착하는 단계;
    상기 금속막을 패터닝하여 금속 패턴을 형성하는 단계; 및
    상기 금속 패턴의 타단 상에만 재차 스퍼터링으로 금속막을 증착하는 단계로 구성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  7. 제 4 항에 있어서, 상기 상대적으로 두꺼운 볼 랜드를 갖는 금속 패턴을 형성하는 단계는,
    상기 폴리이미드막 상에 스퍼터링으로 두껍게 금속막을 증착하는 단계; 및
    상기 금속막을 하프 에칭(Half etching)하는 단계로 구성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  8. 제 4 항에 있어서, 상기 봉지재는 상기 금속 패턴의 볼 랜드와 동일 평면을 갖도록 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  9. 제 4 항에 있어서, 상기 솔더 볼은 상기 봉지재와 콘택됨이없이 상기 금속 패턴의 볼 랜드 상에만 부착되도록 하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
KR1020010037835A 2001-06-28 2001-06-28 웨이퍼 레벨 패키지 및 그 제조방법 KR100753403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037835A KR100753403B1 (ko) 2001-06-28 2001-06-28 웨이퍼 레벨 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037835A KR100753403B1 (ko) 2001-06-28 2001-06-28 웨이퍼 레벨 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030001962A KR20030001962A (ko) 2003-01-08
KR100753403B1 true KR100753403B1 (ko) 2007-08-30

Family

ID=27712041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037835A KR100753403B1 (ko) 2001-06-28 2001-06-28 웨이퍼 레벨 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100753403B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026839A (ko) * 1999-09-09 2001-04-06 윤종용 와이어 본딩 방식의 칩 스케일 패키지
KR20010061888A (ko) * 1999-12-29 2001-07-07 윤종용 와이어 본딩 칩 스케일 패키지
KR20020005934A (ko) * 2000-07-11 2002-01-18 윤종용 액상의 폴리머를 이용한 와이어 본딩 비지에이 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026839A (ko) * 1999-09-09 2001-04-06 윤종용 와이어 본딩 방식의 칩 스케일 패키지
KR20010061888A (ko) * 1999-12-29 2001-07-07 윤종용 와이어 본딩 칩 스케일 패키지
KR20020005934A (ko) * 2000-07-11 2002-01-18 윤종용 액상의 폴리머를 이용한 와이어 본딩 비지에이 패키지

Also Published As

Publication number Publication date
KR20030001962A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6818976B2 (en) Bumped chip carrier package using lead frame
KR100714253B1 (ko) 반도체 장치의 제조 방법
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6587353B2 (en) Semiconductor device
US9105534B2 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
US20050090090A1 (en) Method of fabricating ultra thin flip-chip package
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
US7045893B1 (en) Semiconductor package and method for manufacturing the same
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
KR100753403B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR100376878B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
KR100336576B1 (ko) 웨이퍼 레벨 패키지
JP2007258354A (ja) 半導体装置の製造方法
KR100321162B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
JP2021019081A (ja) 半導体パッケージ
KR20070010916A (ko) 복합형 볼 랜드 구조를 갖는 bga 패키지 제조용배선기판 및 그의 제조방법
KR20030002627A (ko) 에어 컬럼을 갖는 반도체 패키지
KR20010061790A (ko) 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee