JP3638085B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置のパッド電極構造に係り、パッド電極の下層に特有のバリアメタル層の構造を有する半導体装置のパッド電極構造に関する。
基板上の半導体素子内部に形成されたパッド電極を、半導体素子実装用の基板に電気的及び機械的に接続するために、パッド電極上に外部接続用の突起電極を形成する必要がある。
【０００２】
そこで本発明では、半導体装置の信頼性を損うことなく、半導体素子のパッド電極上に外部接続用突起電極を形成する際の、パッド電極の新規な構造を提供するものである。
一般の半導体装置の製造過程においては、ウェハープロセスが終了した時点、及びそのウェハーを各チップ毎にスライスし、パッケージに実装する前の段階において、各半導体素子が電気的に正常な動作を示すことを確認する必要がある。このために、半導体素子の表面上に形成されたパッド電極にプローブ針を当て、ウェハ毎またはチップ毎に電気的な動作試験を行う。
【０００３】
上記動作試験では、上述のようにウェハープロセスにより形成されたＡｌよりなるパッド電極上にプローブ針を、圧力をかけるように当てる必要があるため、パッド電極表面は先端の尖ったプローブ針により凹凸状の傷が形成されることになる。
本発明は、このようにして形成された凹凸を有するパッド電極表面上に、上記外部接続用突起電極を良好に形成し、半導体装置の実装性及び電気特性等の点において、信頼性の高いパッド電極の構造を提供するものである。
【０００４】
【従来の技術】
図１（Ａ）〜（Ｅ）は、従来におけるパッド電極上に外部接続用突起電極の形成工程を示す図である。
図１（Ａ）は、基板１０上に、Ａｌよりなるパッド電極１２及び１４をパターニングにより形成し、パッド電極１２及び１４以外の領域には、熱酸化によって形成された酸化膜よりなる絶縁膜１６を示す。パッド電極１２及び１４の表面上には、形成後に行ったプローブ試験によって生じた凹凸である傷２０及び２２を示す。
【０００５】
次に図１（Ｄ）に示すように、パッド電極１２及び１４上に突起電極３２を形成する必要がある。一般に、はんだ合金よりなる突起電極とＡｌよりなるパッド電極とを接合させる場合に、その接合面においては、はんだ合金を構成する元素であるＳｎやＰｂ等がＡｌ電極中に拡散して、接合を破壊するのを防止するために、その接合面にバリアメタルという金属層を介在させる。
【０００６】
従って従来の方法では図１（Ｂ）に示すように、バリアメタル層２４として、それぞれ５００ｎｍの厚さのＴｉとＮｉとの２層からなる金属膜２４をスパッタ法により、電極１２及び１４上と、絶縁膜１６上に形成する。
さらに図１（Ｄ）の、電極１２の拡大図に示すように、フォトレジスト膜２６をパターニングにより電極１２上を開口するように形成し、開口部２８のバリアメタル２４上にＮｉ膜３０を電解めっき法により２μm の厚さに形成する。
【０００７】
その後、図１（Ｄ）に示すように、ＰｂとＳｎよりなる突起電極３２を電解めっき法により５０μm の厚さに形成する。
続いて図１（Ｅ）において、フォトレジスト膜２６を除去すると共に、フォトレジスト２６下層に残ったＴｉ膜及びＮｉ膜２４の一部をウェットエッチングにより除去する。さらに突起電極３２をその融点温度より高い温度にてリフローすることによって、図示しないはんだボールが形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来における突起電極形成方法においては、以下に述べる問題点がある。
図１（Ｃ）の工程において、傷２０が形成された電極１２の表面上に、バリアメタル層２４を成膜した状態では、同図に示すように傷２０の凹部２１は、バリアメタル膜が形成されない凹部領域２１となる。このような状態でさらにその表面上に、電解めっき法によりＮｉ膜３０を２μm の厚さに、さらに突起電極３２を５０μm の厚さに形成した場合には、以下のような問題が発生する。
【０００９】
即ち、バリアメタル２４が形成されない凹部領域２１を介して、突起電極３２を構成するＳｎあるいはＰｂが拡散して、下層のパッド電極１２中へ達し、あるいは逆に、パッド電極１２の構成元素であるＡｌが、凹部２１から容易にその上層のＮｉ膜３０及び突起電極膜３２内部に拡散し、結果としてコンタクト抵抗が上昇したり、突起電極３２が剥離する等、接合を破壊してしまうことになる点である。
【００１０】
本従来例における電解めっき法により形成されたＮｉ膜３０は、Ｎｉ膜３０の下層のバリアメタル層２４と同様の作用を奏せしめることを目的として形成した膜であって、上記不純物の拡散を防止させるためのものである。ところが、バリアメタル２４が形成されない凹部領域２１においては、上述したようにその上層の電解めっき法によるＮｉ膜３０が形成されない場合があり、特に傷２０が大きく、バリアメタル２４が形成されない凹部領域２１が顕著である場合には、凹部２１ではＮｉ膜３０は形成されない。本従来例では、バリアメタル２４が形成されない凹部２１を補うために、バリアメタル２４の上層にさらに電解めっき法によるバリアメタル層であるＮｉ膜３０を形成するものである。しかしながら、一般に電解めっき法により形成される金属膜のバリアメタルとしての機能は、スパッタ法により形成されるバリアメタルよりも劣り、不純物の拡散を阻止する機能は低いことが知られている。このために、本実施例のように、バリアメタル２４が形成されない凹部領域２１を介して、不純物の拡散現象が生じ、パッド電極１０と突起電極３２との接合の不良を生じることになる。
【００１１】
よって、本従来例では、バリアメタル層２４が一部において形成されない凹部２１に起因して、上述した不純物の拡散を生じ、その結果、当接合のコンタクト抵抗が上昇し、あるいはまた、バリアメタル層２４とその上層の突起電極３２の間の剥離を生じる等、半導体素子の使用が不能となるという事態を生じることになる。
【００１２】
本発明は上記の点に鑑みてなされたものであり、突起電極とその下層のパッド電極との接合の劣化を防止することにより、信頼性の向上を図った半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、上記問題に鑑みなされたものであり、以下に述べる各手段を講じたことを特徴とする。
請求項１記載の発明では、半導体基板と、前記半導体基板上に形成された電極と、前記電極上に形成され、無電解めっき法により形成された第１の金属層と、前記第１の金属層上に、スパッタ法および蒸着法のうちのいずれか一の方法により形成された第２の金属層と、前記第２の金属層上に、電解めっき法により形成されたＮｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなる第３の金属層と、前記第３の金属層上に形成された突起電極とを有することを特徴とする。
【００１４】
請求項１記載の発明によれば、プローブ試験によって形成されたパッド電極上の凹凸を伴う傷は、電解めっき法により形成された第１の金属層によって完全に覆われて平坦化することにより、傷がその上層の第２の金属層に影響を与えないようにすることができ、さらに第２の金属層をスパッタ法もしくは蒸着法により形成することにより、電解めっき法による突起電極の形成を容易にすると共に、突起電極とのコンタクトが破壊されにくくすることができる。
【００１５】
また、第１の金属層により傷を完全に埋めることができるため、第２の金属層を複数のすべてのパッド電極を覆うように形成することにより、その上層に突起電極を電解めっき法により形成する際に、すべてのパッド電極を同一の電位に設定でき、全パッド電極に対して同時に突起電極の形成が可能となる。
また、プローブ試験によって形成されたパッド電極上の凹凸を伴う傷は、電解めっき法により形成された第１の金属層によって完全に覆われて平坦化することにより、傷がその上層の第２の金属層に影響を与えないようにすることができ、第２の金属層をスパッタ法もしくは蒸着法により形成し、さらにその上層に第３の金属層を形成することにより、不純物の拡散を防止する効果を増大させ、電解めっき法による突起電極の形成をさらに容易にすると共に、突起電極とのコンタクトが破壊されにくくすることができる。
また、第１の金属層により傷を完全に埋めることができるため、第２の金属層を複数のすべてのパッド電極を覆うように形成することにより、第３の金属層を形成した上で、その上層に突起電極を電解めっき法により形成する際に、すべてのパッド電極を同一の電位に設定でき、全パッド電極に対して同時に突起電極の形成が可能となる。
請求項２記載の発明では、前記第１の金属層は、Ｎｉ、Ｃｕ及びＰｄのうちいずれか一の金属を用いた無電解めっき法によって形成したことを特徴とする。
【００１６】
請求項２記載の発明によれば、各パッドが電気的に分離した状態であっても、第１の金属層を無電解めっき法により、各パッド上に容易に形成することができ、パッド電極上の凹凸に伴う傷を完全に覆う事ができる。
請求項３記載の発明では、前記第１の金属層は、Ｐｄ、Ｚｎ及びＮｉのうちいずれか一の金属による置換法を用いた無電解Ｎｉめっき法によって形成したことを特徴とする。
【００１７】
請求項３記載の発明によれば、第１の金属層を無電解めっき法により、容易に形成することができる。
請求項４記載の発明では、前記第２の金属層は１層よりなり、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする。
請求項５記載の発明では、前記第２の金属層はさらに第１層の金属膜と第２層の金属膜との２層よりなり、前記第１層の金属膜は、Ｔｉ，Ｃｒ，ＴｉＷおよびＭｏのうちいずれか一の金属よりなり、前記第２層の金属膜は、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする。
【００１８】
請求項６記載の発明では、前記第２の金属層はさらに第１層の金属膜と第２層の金属膜と第３層の金属膜の３層よりなり、前記第１層及び第２層の金属膜はＴｉ，Ｃｒ，ＴｉＷおよびＭｏのうちいずれか二の金属よりなり、前記第３層の金属膜は、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする。
【００１９】
請求項４乃至６記載の発明によれば、第２の金属層を形成することにより、パッド電極中のＡｌが突起電極中へ拡散することを防止し、また突起電極中のＰｂもしくはＳｎがパッド電極中へ拡散することを防止することによって、コンタクトが破壊されるのを回避することができると共に、パッド電極と突起電極との密着性を向上させることができる。
【００２０】
請求項７記載の発明では、前記突起電極は、Ｐｄ、Ｎｉ、Ｃｕ、ＳｎとＰｂの合金、Ａｕ、ＳｎとＡｇの合金からなる群から選択される少なくとも一の金属により形成したことを特徴とする。
【００２１】
請求項７記載の発明によれば、パッド電極上に突起電極を信頼性良く形成することができ、半導体素子を基板上に実装することができる。
【００２５】
請求項８記載の発明では、前記第３の金属層と前記突起電極との間に、Ａｕ，ＰｔおよびＰｄのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする。
請求項８記載の発明によれば、第３の金属層と突起電極との間に酸化防止被膜を介在させることにより、第３の金属層の酸化を防止することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図２及び図３と共に説明する。
[ 第１の実施例]
まず本発明における第１の実施例について図２を基に説明する。
図２（Ａ）〜（Ｅ）に示す工程は、第１の実施例におけるパッド電極の製造工程を示す図である。
【００２７】
図２（Ａ）に示す工程では、従来の例と同様にして、半導体基板４０（例えば半導体チップ）上にパッド電極４２をパターニングにより形成し、パッド電極４２以外の領域に熱処理によって基板表面を酸化し、酸化膜よりなる絶縁膜４４を形成する。
さらに、パッド電極４２を形成後に、半導体素子の電気特性を試験し、特性の良否を確認する工程が実施される。即ちこの工程では、半導体素子表面上の各パッド電極の位置に対応するように、半導体素子の電気特性試験用のテスタの先端の、プローブなる先端の尖った針が、パッド電極に一定の弱い圧力をかけるように設置され、電気特性が計測される。
【００２８】
従って、計測時にプローブの先端は、パッド電極表面よりやや電極内部へ入り込む形で設置され、パッド電極表面にはプローブ針の形状に沿うように凹凸が形成されることになる。このようにして凹凸が形成されたパッド電極上の傷４６は、パッド電極と、後の工程においてその表面に形成する突起電極５２との間のコンタクトの特性に悪影響を与えることになる。
【００２９】
上記問題を回避するために本実施例では、図２（Ｂ）に示す工程のように、図２（Ａ）の工程で生じた傷４６を有するパッド電極４２上に、第１のバリアメタル層としてＮｉを用いた無電解めっき法によりＮｉ膜４８を約２μm の厚さに形成する。尚、前記無電解めっき法では、Ｎｉに代えてＣｕあるいはＰｄを用いてもよい。
【００３０】
ここでＮｉ膜４８の形成に際し、無電解めっき法を用い、電解めっき法を用いないのは以下の理由による。
即ち、傷４６を有するパッド電極４２において、複数のパッド電極のうち、パッド電極によって傷の深さが異なり、傷４６がパッド電極４２の下層のシリコン基板にまで達している場合とそうでない場合がある。電解めっき法を実施する際には、成膜する母体であるすべてのパッド電極を同一の電位に設定する必要があるが、上記の場合にはそれが困難となり、電解めっき法を使用することができないことになる。
【００３１】
また一方で、電解めっき法による成膜では、電界を印加する等の余分な手間がかかる点で、電界を印加する必要のない無電解めっき法の方がコストを抑制できる利点も有する。
無電解めっき法によるＮｉ膜４８の形成は、Ｐｄ，ＺｎあるいはＮｉを用いた置換法により行うことができる。置換法による成膜では、使用した元素であるＰｄ，ＺｎあるいはＮｉと、パッド電極４２の構成元素であるＡｌとが相互に関与することによって、Ａｌ電極表面上に新たなＮｉ膜４８が形成される。従って、Ａｌ電極表面上以外の領域では、置換作用は生ぜず、Ｎｉ膜４８は成膜されない。
【００３２】
上記工程により、無電解めっき法によるＮｉ膜４８を、傷４６の深さと同程度またはそれ以上の厚さに形成することにより、プローブ試験において生じた傷４６に伴う凹凸は完全に覆われ、バリアメタル層であるＮｉ膜４８は、平坦な表面が得られる。
次に図２（Ｃ）の工程において、図２（Ｂ）の工程で形成した第１のバリアメタル層４８の上層、及び絶縁膜４４の上層に、従来における第１のバリアメタル形成工程と同様に、第２のバリアメタル層５０として、Ｔｉを約５００ｎｍ、さらにＮｉを約５００ｎｍの厚さに、スパッタ法あるいは蒸着法により成膜する。
【００３３】
図２（Ｃ）の工程における第２のバリアメタル層５０形成工程は、従来の例において記述したように、下層のパッド電極４２を構成するＡｌと、以降の工程で形成する突起電極５２を構成するＰｂ及びＳｎとが、相互に双方向に拡散することによって、Ａｌの一部が突起電極５２側へ突き出たり、あるいはＰｂやＳｎの一部がパッド電極４２側へ突き出るという現象を防止し、コンタクト抵抗が上昇したり、コンタクト部の突起電極５２の剥がれ等のコンタクト特性の劣化を防止する効果を有する。
【００３４】
また、第２のバリアメタル層５０を他のパッド電極４２をも同時に覆うように形成することによって、後の工程で突起電極５２を形成する複数のパッド電極４２間が、同一の金属層５０によって短絡される。従って電解めっき法による突起電極５２を成膜時に、複数の金属層５０はすべて同一の電位とすることが可能となり、突起電極５２を電解めっき法により容易に形成することが可能となる効果をも有する。
【００３５】
尚、第２のバリアメタル層５０としてＴｉに代えて、Ｃｒ、ＴｉＷあるいはＭｏを、またＮｉに代えて、ＣｕあるいはＰｄを用いてもよい。
また、第２のバリアメタル層５０として１層よりなる金属層であって、Ｎｉ、Ｃｕ及びＰｄを用いてもよい。
あるいはさらに、第２のバリアメタル層５０として３層よりなる金属膜を用い、第１層及び第２層の金属膜としてＴｉ、Ｃｒ、ＴｉＷ及びＭｏより選択される任意の二の金属を、また第３層の金属膜としてＮｉ、ＣｕあるいはＰｄを用いてもよい。
【００３６】
さらに図２（Ｃ）の工程において、パッド電極４２以外の領域の酸化膜４４の領域上にフォトレジスト膜５４をパターニング形成する。
次に、同図２（Ｃ）の工程において、第２のバリアメタル層５０が酸化されやすい金属として、例えばＣｕやＴｉ等である場合には、酸化を防止する目的で酸化防止被膜５１として、例えばＡｕ，Ｐｔ，Ｐｄ等の金属膜５１を２μｍ程度の厚さに形成する。さらに続いて、酸化防止被膜５１の上層に電解めっき法によりＳｎとＰｂの合金よりなる突起電極５２を形成する。
【００３７】
尚、突起電極５２としてＳｎとＰｂの合金に代えて、Ｐｄ、Ｎｉ、Ｃｕ、ＡｕあるいはＳｎとＡｇの合金のうちより選択される一の金属、もしくはＰｄ、Ｎｉ、Ｃｕ、ＡｕあるいはＳｎとＡｇの合金のうちより選択される任意の数の金属の組み合わせであってもよい。
さらにその後、図２（Ｄ）の工程では、フォトレジスト膜５４を除去すると共に、フォトレジスト膜５４上に形成された酸化防止被膜５１と突起電極５２の一部をも同時に除去する。
【００３８】
次に、同図２（Ｄ）の工程では、突起電極５２が形成されていない領域の第２のバリアメタル層５０を、選択的にウェットエッチング法により除去する。
外部接続用突起電極５２によって、半導体素子１００を実装する際には、突起電極５２をその融点以上の温度下においてリフローすることにより、図示しないはんだボールを形成する。
【００３９】
以上の本実施例のように、プローブ試験時に生じた凹凸を有するパッド電極４２上の傷４６は、その表面に無電解めっき法によって第１のバリアメタル層４８を成膜することにより、第１のバリアメタル層４８はパッド電極表面上の傷４６を完全に覆うことにより、第１のバリアメタル層４８上にはほぼ平坦な表面が得られる。
【００４０】
さらに第２のバリアメタル層５０を第１のバリアメタル層４８上に形成し、傷４６が存在するパッド電極４２より離間させ、傷４６の影響を受けないようにすることにより、上述したような、不純物が突起電極５２とパッド電極４２との間で拡散することを防止できる。その結果、上層の突起電極５２とパッド電極４２とのコンタクトを良好に保持し、突起電極５２が剥離するのを防止できると共に、さらに突起電極５２の電解めっき法による形成を容易にすることができる。
尚、本実施例は、パッド電極４２の材質としてＡｌを使用した場合であるが、Ａｌ中に他の不純物として、Ｃｕ，Ｓｉ等を混入させた場合、および不純物を導入したＳｉを使用した場合であっても差し支えない。
【００４１】
[ 第２の実施例]
次に第２の実施例について、図３を基に説明する。
図３（Ａ）〜（Ｅ）は、本発明における第２の実施例を示す図である。
本実施例では、第１の実施例の工程の、第１及び第２のバリアメタル形成までは同一の工程であり、従って同一の効果を有する。
【００４２】
まず図３（Ａ）に示す工程では、前実施例と同様に、基板６０上にＡｌよりなるパッド電極６２をパターニングにより形成し、パッド電極６２周辺領域の基板表面の表出した領域を熱酸化し、酸化膜よりなる絶縁膜６４を形成する。
さらにパッド電極６２形成後に、プローブ試験を行うことに伴い、パッド電極６２の表面上には凹凸が形成され、傷６６を生じる。
【００４３】
次に図３（Ｂ）示す工程では、前実施例と同様に、パッド電極６２上に、第１のバリアメタル層６８として無電解めっき法によりＮｉ膜６８を約２μm の厚さに、Ｐｄ，ＺｎあるいはＮｉを用いた置換法により形成する。
同図３（Ｂ）の工程において、第１の実施例と同様に、無電解めっき法によるＮｉ膜６８を、傷４６の深さと同程度またはそれ以上の厚さに形成することにより、傷６６に伴う凹凸は完全に覆われ、第１のバリアメタル層であるＮｉ膜６８は、平坦な表面が得られる。
【００４４】
さらに図３（Ｃ）の工程では、まず第１の実施例と同様に、第１のバリアメタルＮｉ層６８の上層、及び絶縁膜６４の上層に、第２のバリアメタル層７０として、Ｔｉ７２を約５００ｎｍ、さらにＮｉ７４を約５００ｎｍの厚さに、スパッタ法あるいは蒸着法により絶縁膜６４及びパッド電極６０上の領域に成膜する。続いて同図３（Ｃ）の工程で、第２のバリアメタル層７０の上層の、パッド電極６２上部の領域に、図示しない第１のフォトレジスト膜をパターニングにより形成し、図示しない第１のフォトレジスト膜を形成した領域以外の表出した第２のバリアメタル層７０のうち、上層のＮｉ膜７４のみを選択的にウェットエッチング法により除去する。その後、図示しない第１のフォトレジスト膜を除去する。
【００４５】
さらに続いて、図３（Ｄ）の工程では、第２のフォトレジスト膜７８を第２のバリアメタル層７０のうち、絶縁膜６４の上層の、Ｔｉ７２上の領域にのみ形成し、パッド電極６２の上部の領域を開口するようにパターニング形成する。
次に同図３（Ｄ）のように、開口部８０の、Ｎｉ膜７４の上層に、第３のバリアメタル層８２として、電解めっき法によりＮｉ膜８２を形成する。
【００４６】
この後に前実施例と同様にして、第３のバリアメタル層８２が酸化されやすい金属である場合には、必要に応じて酸化を防止する目的で酸化防止被膜７６を形成する。
続いて、最上層膜として突起電極形成用のＰｂ及びＳｎよりなるめっき層８４を約５０μｍの厚さに、電解めっき法により形成する。
【００４７】
尚、図３（Ｄ）の工程における第３のバリアメタル層８２、及び突起電極８４の形成法として電解めっき法を用いるが、第１の実施例と同様に、第３のバリアメタル層８２と突起電極８４を形成するすべてのパッド電極６２は、第２のバリアメタル層中のＴｉ膜７２により覆われて道通しているため、電解めっき実施時には同一の電位となる。従って、第３のバリアメタル層８２及び突起電極８４を電解めっき法により形成することが可能である。
【００４８】
最後に、図３（Ｅ）の工程では、第２のフォトレジスト膜７８を除去する。さらに、第２のフォトレジスト膜７８の下層に表出したＴｉ層７２を選択的にウェットエッチング法により除去する。
この後に、外部接続用突起電極８４によって、半導体素子１１０を実装する際には、突起電極８４をその融点以上の温度下においてリフローすることにより、図示しないはんだボールを形成する。
【００４９】
本実施例では、第１の実施例と異なる工程として、第３のバリアメタル８２を形成する点である。第３のバリアメタル８２を電解めっき法によって形成することにより、その上層に、同様に電解めっき法により形成する突起電極８４との密着性を向上させる効果を有する。従って、第２のバリアメタル層７０がパッド電極６２上の傷６６の影響を受けないように形成することによって、バリアメタル層としての突起電極８４との密着性を向上させる効果を有すると共に、さらに第３のバリアメタル層８２を付加することにより、突起電極８４の密着性を、第１の実施例の場合よりもさらに向上させたものである。
【００５０】
尚、第１の実施例と同様に、本実施例ではパッド電極の材質としてＡｌを使用した場合について述べているが、Ａｌ中に他の不純物として、Ｃｕ，Ｓｉ等を混入させた場合、および不純物を導入したＳｉを使用しても差し支えない。
【００５１】
【発明の効果】
上述の如く本発明によれば、パッド電極上の接合の信頼性を向上させ、半導体素子を実装した半導体装置の信頼性をも向上させることができる。また、半導体素子を実装することができ、高信頼性の半導体装置を実現できる。
【００５２】
さらに、パッド電極上の接合の信頼性を向上させ、半導体素子を実装した半導体装置の信頼性をも向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体装置のパッド電極の構造を示す図である。
【図２】本発明における第１の実施例の半導体装置のパッド電極の構造を示す図である。
【図３】本発明における第２の実施例の半導体装置のパッド電極の構造を示す図である。
【符号の説明】
１０、４０、６０ 半導体基板
１２、１４、４２、６２ パッド電極
１６、４４、６４ 絶縁膜
２０、２２、４６、６６ 傷
２１ 凹部
２４ バリアメタル層
２６、５４ フォトレジスト層
２８ 開口部
３０、７４ Ｎｉ膜
３２、５２、８４ 突起電極
４８、６８ 第１のバリアメタル層
５０、７０ 第２のバリアメタル層
５１、７６ 酸化防止被膜
７２ Ｔｉ膜
７８ 第２のフォトレジスト膜
８０ 開口部
８２ 第３のバリアメタル層
１００、１１０ 半導体素子

Claims (8)

1. 半導体基板と、
   前記半導体基板上に形成された電極と、
   前記電極上に形成され、無電解めっき法により形成された第１の金属層と、
   前記第１の金属層上に、スパッタ法および蒸着法のうちのいずれか一の方法により形成された第２の金属層と、
   前記第２の金属層上に、電解めっき法により形成されたＮｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなる第３の金属層と、
   前記第３の金属層上に形成された突起電極とを有することを特徴とする半導体装置。
2. 前記第１の金属層は、Ｎｉ、Ｃｕ及びＰｄのうちいずれか一の金属を用いた無電解めっき法によって形成したことを特徴とする請求項１記載の半導体装置。
3. 前記第１の金属層は、Ｐｄ、Ｚｎ及びＮｉのうちいずれか一の金属による置換法を用いた無電解Ｎｉめっき法によって形成したことを特徴とする請求項１記載の半導体装置。
4. 前記第２の金属層は１層よりなり、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記第２の金属層は第１層の金属膜と第２層の金属膜との２層よりなり、前記第１層の金属膜は、Ｔｉ，Ｃｒ，ＴｉＷおよびＭｏのうちいずれか一の金属よりなり、前記第２層の金属膜は、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
6. 前記第２の金属層は第１層の金属膜と第２層の金属膜と第３層の金属膜の３層よりなり、前記第１層及び第２層の金属膜はＴｉ，Ｃｒ，ＴｉＷおよびＭｏのうちいずれか二の金属よりなり、前記第３層の金属膜は、Ｎｉ、ＣｕおよびＰｄのうちいずれか一の金属よりなることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
7. 前記突起電極は、Ｐｄ、Ｎｉ、Ｃｕ、ＳｎとＰｂの合金、Ａｕ、ＳｎとＡｇの合金からなる群から選択される少なくとも一の金属により形成したことを特徴とする請求項１記載の半導体装置。
8. 前記第３の金属層と前記突起電極との間に、Ａｕ，ＰｔおよびＰｄのうちいずれか一の金属よりなる酸化防止被膜を形成したことを特徴とする請求項１記載の半導体装置。

Images