JPH02224336A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02224336A
JPH02224336A JP1047773A JP4777389A JPH02224336A JP H02224336 A JPH02224336 A JP H02224336A JP 1047773 A JP1047773 A JP 1047773A JP 4777389 A JP4777389 A JP 4777389A JP H02224336 A JPH02224336 A JP H02224336A
Authority
JP
Japan
Prior art keywords
metal layer
mask
layer
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1047773A
Other languages
English (en)
Inventor
Yasuhiko Iwamoto
岩本 泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1047773A priority Critical patent/JPH02224336A/ja
Publication of JPH02224336A publication Critical patent/JPH02224336A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に関し、特に金属バンブ
を有する半導体装置の製造方法に関する。
[従来の技術] 従来、パッド電極上に絶縁膜を介して形成された金属バ
ンプを有する半導体装置は、第3図(a)乃至(d)に
示すようにして製造されている。
先ず、第3[](a>に示すように、半導体基板11上
に第1の絶縁膜12として、例えばシリコン酸化膜を1
.0μm以上の厚さで形成し、その−部の領域、特にチ
ップの周辺となる領域に外部への引き出し電極となるア
ルミニウムのパッド電極14をパターン形成する。その
後、パッド電極14の周縁部に重なるようにして、絶縁
膜13をパターン形成する。
この絶縁wA13は全面に、例えば、シリコン酸化膜又
はシリコン窒化膜等の絶縁膜を約1.0μmの厚さに形
成し、更にこの絶縁膜におけるパッド電極14上の所定
領域を感光性樹脂膜を使用して選択的に開孔することに
より形成される。その後、スパッタリング法により金属
層15.16を全面に順次形成する。この金属層15.
16は後述する突起型電極層18と下地との間の接着性
を向上させ、又は両者間のバリアとして作用させるもの
である。
金属層15.16としては、チタン、銅、クロム、白金
及びパラジウム等の金属の中から適宜選択して組みあわ
せられている。例えば、金属層15.16として、チタ
ン層/銅層を夫々1000乃至3000人程度0厚さで
形成する。
次に、第3図(b)に示すように、パッド電極14の直
上の突起型電極形成領域以外の領域を覆うようにして、
感光性樹脂膜17を選択的に形成する。
その後、第3図(C)に示すように、この感光性樹脂膜
17をマスクとして、パッド電極14直上の所定領域に
突起型電極層18を形成する。この突起型電極層18と
しては、金、銅及び半田等の金属のうち、例えば、銅を
10乃至20μmの厚さで被着して形成する。更に、必
要があれば、外部リードとの密着性又は突起型電極層1
8の保護を目的として半田又は金等の金属層19を突起
型電極層18を被覆するようにして、1.0乃至5.0
μmの厚さで形成する。
次に、第3図(d)に示すように、感光性樹脂膜17を
除去した後、突起型電極層18をマスクとして、金属層
15.16を各金属層15.16に適したエツチング液
で除去する。
このようにして、突起型電極が形成される。
[発明が解決しようとする課題] しかしながら、上述の如く形成された突起型電極を有す
る半導体装置においては、第3図(d)に示すように、
突起型電極層18を形成した後、接着・バリア用及び電
解メッキ用の金属層15゜16をエツチング除去すると
、突起型電極18がきのこ状をなして残存し、しかもこ
の突起型電極18の幅がかなり大きいため、突起型電極
18の張り出し部の下方ではメッキ液の到達と循環が悪
くなる。また、突起型電極18と複数金属層15゜16
とにより電池が構成されることは避けられず、突起型電
極18の下方の接着又はバリア用金属層15.16がサ
イドエツチングされてしまう。これによって、パッド電
極14が露出して腐食されたり、パッド電極14と突起
型電極18との間で良好な電気的接続がとれないという
欠点があり、更に突起型電極18の強度を十分に確保で
きないという欠点もある。
本発明はかかる問題点に鑑みてなされたものであって、
接着・バリア金属層のサイドエツチングが防止されて下
層のパッド電極の腐食が防止されると共に、突起型電極
層とパッド電極との間の電気的接続性及び強度が良好で
その信頼性が高い半導体装置を製造することができる半
導体装置の製造方法を提供することを目的とする。
[課題を解決するための手段] 本発明に係る半導体装置の製造方法は、半導体基板上に
第1の絶縁膜を介して選択的にパッド電極を形成する工
程と、このパッド電極を含む全面に絶縁膜と単層又は複
数層の金属層を順次形成する工程と、前記パッド電極上
の所定領域に第1の開孔部を有する第1のマスクを前記
金属層上に形成する工程と、前記マスクに被覆されてい
ない部分の前記金属層及び絶縁膜を順次除去して前記パ
ッド電極を露出させる工程と、前記第1のマスクの替わ
りに前記第1の開孔部よりも大きい第2の開孔部を有す
る第2のマスクを前記金属層上に形成する工程と、前記
第2のマスクの前記第2の開孔部内に無電解メッキ法に
より前記金属層と異種の材料で接着・バリア金属層を形
成する工程と、この接着・バリア金属層上に電解メッキ
法により突起型電極層を形成する工程と、前記第2のマ
スクを除去すると共に前記突起型電極層をマスクとして
前記金属層を除去する工程とを有することを特徴とする
[作用] 本発明においては、金属層における第1のマスクの第1
の開孔部に整合する部分を除去し、次いで、第2のマス
クの第2の開孔部内に接着・バリア金属層を形成する。
この場合に、第2の開孔部が第1の開孔部よりも大きい
ので、接着・バリア金属層はその縁部で前記金属層の開
孔部側縁部と重なり、接着・バリア金属層と金属層とが
電気的に接続される。
従って、前記金属層は突起型電極層の形成時には、電解
メッキ用電極として作用し、この金属層に電気的に接続
された接着・バリア金属層上に突起型電極層がメッキ被
着される。また、この接着・バリア金属層は突起型電極
層とパッド電極との間に介在して、両者の接着性を向上
させると共に、バリアとして作用する。而して、この接
着・バリア金属層は前記金属層とは異種の材料で形成さ
れているので、そのサイドエツチングが防止され、パッ
ド電極の腐食が回避されると共に、パッド電極と突起型
電極層との接続不良及び強度低下を防止することができ
る。
[実施例] 次に1、本発明の実施例について添付の図面を参照して
説明する。
第1図(a)乃至(e)は本発明の実施例方法を工程順
に示す断面図である。
先ず、第1図(a)に示すように、半導体基板1上の全
面に約1.0μmの厚さのシリコン酸化膜2を形成し、
このシリコン酸化膜2上に厚さが1.0μmのアルミニ
ウムパッド電極4を選択的に形成する。その後、パッド
電極4を含む全面にシリコン酸化膜又はシリコン窒化膜
等の絶縁膜3を例えば1.0μmの厚さで形成し、更に
この絶縁膜3上に電解メッキ用電極となる単層又は複数
層(図示例は2層)の金属層5,6を1000人乃至3
000人の厚さで順次形成する。この金属層5.6とし
ては、例えばアルミニウム単層、チタン/銅複数層又は
クロム/銅複数層等がある。
次に、第1図(b)に示すように、ポジ型の感光性樹脂
M7を全面に形成した後、この樹脂膜7におけるパッド
電極4上の領域を選択的に開孔する。そして、このパタ
ーニングされた樹脂M7をマスクとして、複数金属層5
.6及び絶縁膜3を順次エツチング除去し、アルミニウ
ムパッド電極4を露出させる。エツチング液としては、
希弗酸、リン酸・硝酸・氷酢酸の混合液、第2硝酸セリ
ウムアンモン又は希硝酸等を使用すればよい。
次に、第1図(C)に示すように、感光性樹脂膜7を除
去した後、再度ポジ型感光性樹脂膜7aを全面に形成し
、更にフォトリソグラフィによりアルミニウムパッド環
fi4の直上域の樹脂膜7aに樹脂膜7の開孔部より大
きい開孔部を選択的に形成する。そして、この樹脂膜7
aの開孔部内に接着及びバリアとして機能させる金属層
8を無電解メッキ法により形成する。この金属層8は金
属M5,6とは異種の金属で形成し、少なくとも金属層
8の縁部が金属層5,6の縁部に重なって両者が電気的
に接続されるように形成する。この金属層8は例えば無
電解ニッケルメッキにより形成すればよい、パッド電極
4を構成するアルミニウム層上の無電解ニッケルメッキ
はパラジウム系の活性剤、例えば塩化パラジウム又は硫
酸パラジウム等でメッキ前処理を行うことにより、容易
に行うことかできる。メッキ時間は1o乃至20分で十
分である。
次に、第1図(d)に示すように、金属層56に電気的
に接続された金属層8をメッキ用電極として、電解メッ
キ法により金又は銅の突起型電極層9を形成する。この
突起型電極層9の厚さは、10乃至20μmあれば十分
である。突起型電極層9を銅で形成した場合には、外部
リードとの密着性又は表面保護のなめ、更に金属層10
を金又は半田を電解又は無電解メッキすることにより形
成する。
その後、第1図(e)に示すように、感光性樹脂膜7a
を除去した後、突起型電極9をマスクとして、メッキ用
電極とした金属層5.6を順次エツチング除去する。エ
ツチング液については前述の通りである。
本実施例においては、突起型電極層つとパッド電極4と
の間の接着性を向上させると共に、バリアとして機能す
る接着・バリア金属層8は、電解メッキ用電極として機
能する金属層5,6とは異種の材料で形成されているた
め、そのサイドエツチングが防止される。従って、パッ
ド電極4の腐食並びに突起型電極層9とパッド電極4と
の間の電気的接続性の劣化及び強度の低下が防止される
次に、本発明の第2の実施例について説明する。
第2図(a)乃至(f)は本発明の第2の実施例方法を
工程順に示す断面図である。
先ず、第2図(a)に示すように、第1の実施例と同様
に、半導体基板21上に絶縁膜22を介してアルミニウ
ムパッド電極24を選択的に形成し、更に絶縁膜23及
び複数金属層25.26を順次形成する。そして、この
複数金属層25.26上に絶縁膜31を形成する。この
絶縁膜31は約1.0μmの厚さを有し、絶縁膜23と
同−材料及び同一厚さであってもよいが、絶縁膜31は
複数金属層25.26に対し、エツチングにおいて十分
な選択性が必要である。このような絶縁膜31として、
例えばポリイミドがある。この場合は、絶縁膜23及び
複数金属層25.26の構成材料は第1の実施例と同様
でよい。
次に、第2図(b)、(C)に示すように、ネガ型の感
光性樹脂膜27を全面に形成した後、そのアルミニウム
パッド電極24上の部分を選択的に開孔する。そして、
この樹脂膜27をマスクにして、絶縁膜31、複数金属
層25.26及び絶縁膜23を選択的に順次除去する。
なお、樹脂膜27を構成するポリイミドのエツチング液
としてはヒドラジンがある。
次に、絶縁膜31のみを再度エツチングしてその開孔縁
部をサイドエツチングする。
次に、第2図(d)に示すように、感光性樹脂膜27を
除去した後、絶縁膜31をマスクとして無電解ニッケル
メッキを行う、これにより、金属層8と同様の金属層2
8が形成される。
以下、第2図(e)に示すように、第1の実施例と同様
の工程により、突起型電極層29及び金属層30を形成
し、第2図(f)に示すように、絶縁膜31及び複数金
属層25.26を順次除去すると、第1図(e)に示す
ものと同様の構造を有する突起型電極が形成される。
本実施例においては、第1の実施例と同様の効果を奏す
るのに加え、第1の実施例に比して工程が大°幅に短縮
されるという利点がある。
[発明の効果] 以上説明したように、本発明によれば、突起型電極層の
下に設けられる接着又はバリア用金属層のサイドエツチ
ングが防止されるため、アルミニウム等のパッド電極の
腐食が防止されると共に、突起型電極とパッド電極との
間の電気的接続が良好になり、半導体装置の信頼性が向
上する。
【図面の簡単な説明】
第1図(a)乃至(e)は本発明の第1の実施例方法を
工程順に示す断面図、第2図(a)乃至(f)は本発明
の第2の実施例方法を工程順に示す断面図、第3図は(
a)乃至(d)は従来方法を工程順に示す断面図である

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上に第1の絶縁膜を介して選択的にパ
    ッド電極を形成する工程と、このパッド電極を含む全面
    に絶縁膜と単層又は複数層の金属層を順次形成する工程
    と、前記パッド電極上の所定領域に第1の開孔部を有す
    る第1のマスクを前記金属層上に形成する工程と、前記
    マスクに被覆されていない部分の前記金属層及び絶縁膜
    を順次除去して前記パッド電極を露出させる工程と、前
    記第1のマスクの替わりに前記第1の開孔部よりも大き
    い第2の開孔部を有する第2のマスクを前記金属層上に
    形成する工程と、前記第2のマスクの前記第2の開孔部
    内に無電解メッキ法により前記金属層と異種の材料で接
    着・バリア金属層を形成する工程と、この接着・バリア
    金属層上に電解メッキ法により突起型電極層を形成する
    工程と、前記第2のマスクを除去すると共に前記突起型
    電極層をマスクとして前記金属層を除去する工程とを有
    することを特徴とする半導体装置の製造方法。
JP1047773A 1989-02-27 1989-02-27 半導体装置の製造方法 Pending JPH02224336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1047773A JPH02224336A (ja) 1989-02-27 1989-02-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047773A JPH02224336A (ja) 1989-02-27 1989-02-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02224336A true JPH02224336A (ja) 1990-09-06

Family

ID=12784703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047773A Pending JPH02224336A (ja) 1989-02-27 1989-02-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02224336A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
WO2003012859A1 (fr) * 2001-07-30 2003-02-13 Mitsubishi Denki Kabushiki Kaisha Structure d'electrode et procede de fabrication d'une structure a film mince
WO2005053012A1 (de) * 2003-11-29 2005-06-09 Infineon Technologies Ag Verfahren zum galvanisieren und kontaktvorsprungsanordnung
US7041593B2 (en) 2001-08-01 2006-05-09 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing thin-film structure
JP2009049055A (ja) * 2007-08-14 2009-03-05 Enrei Yu 半導体の連結シートにて金属バンプを形成する方法
DE102008014577B3 (de) * 2008-03-14 2009-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Lotmetallisierung
JP2010074173A (ja) * 2009-10-08 2010-04-02 Mitsubishi Electric Corp 電極構造

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140409A (ja) * 1992-10-29 1994-05-20 Rohm Co Ltd 半導体装置の製法
WO2003012859A1 (fr) * 2001-07-30 2003-02-13 Mitsubishi Denki Kabushiki Kaisha Structure d'electrode et procede de fabrication d'une structure a film mince
US6812568B2 (en) 2001-07-30 2004-11-02 Mitsubishi Denki Kabushiki Kaisha Electrode structure, and method for manufacturing thin-film structure
JPWO2003012859A1 (ja) * 2001-07-30 2004-11-25 三菱電機株式会社 電極構造、薄膜構造体の製造方法
CN100355057C (zh) * 2001-07-30 2007-12-12 三菱电机株式会社 电极构造、薄膜构造体的制造方法
JP4540983B2 (ja) * 2001-07-30 2010-09-08 三菱電機株式会社 電極構造、薄膜構造体の製造方法
DE10196677B4 (de) * 2001-07-30 2014-03-13 Mitsubishi Denki K.K. Elektrodenstruktur und Verfahren zum Herstellen eines Dünnschicht-Strukturkörpers
US7041593B2 (en) 2001-08-01 2006-05-09 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing thin-film structure
WO2005053012A1 (de) * 2003-11-29 2005-06-09 Infineon Technologies Ag Verfahren zum galvanisieren und kontaktvorsprungsanordnung
JP2009049055A (ja) * 2007-08-14 2009-03-05 Enrei Yu 半導体の連結シートにて金属バンプを形成する方法
DE102008014577B3 (de) * 2008-03-14 2009-07-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Lotmetallisierung
JP2010074173A (ja) * 2009-10-08 2010-04-02 Mitsubishi Electric Corp 電極構造

Similar Documents

Publication Publication Date Title
JPH10125685A (ja) 突起電極およびその形成方法
JPH04155835A (ja) 集積回路装置の製造方法
JPH02224336A (ja) 半導体装置の製造方法
JP2000150518A (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JP3573894B2 (ja) 半導体装置及びその製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPS6329940A (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH07240434A (ja) バンプ電極、およびその製造方法
JPH0312933A (ja) 半導体装置の製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPH03268385A (ja) はんだバンプとその製造方法
JPH05299420A (ja) 半導体装置
JPS621249A (ja) 半導体装置
JPH0350734A (ja) 集積回路の製造方法
JPH06342796A (ja) 突起電極の形成方法
JPH02277242A (ja) 半導体装置の製造方法
JPH09232321A (ja) バンプ電極及びその製造方法
JPH01238044A (ja) 半導体装置
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法