JPH0312933A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0312933A
JPH0312933A JP1150093A JP15009389A JPH0312933A JP H0312933 A JPH0312933 A JP H0312933A JP 1150093 A JP1150093 A JP 1150093A JP 15009389 A JP15009389 A JP 15009389A JP H0312933 A JPH0312933 A JP H0312933A
Authority
JP
Japan
Prior art keywords
metal layer
insulating film
bump
electrode
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1150093A
Other languages
English (en)
Inventor
Yasuhiko Iwamoto
岩本 泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1150093A priority Critical patent/JPH0312933A/ja
Publication of JPH0312933A publication Critical patent/JPH0312933A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金バンプを
有する半導体装置の製造方法に関する。
〔従来の技術〕
従来の金パンプの形成法について図面を用いて説明する
第2図(a)〜(e)は従来の半導体装置の金ハンプの
形成方法を説明するための工程順に示した断面図である
まず、第2図(a)に示すように、半導体基板]の上に
絶縁膜2、例えば酸化膜を1.0μmの厚さに形成する
。絶縁膜の一部の領域、特にチップの周辺となる領域に
外部への引き出し電極となるバラF 4を Affを用
いて形成する。次にパット4にオーバーラツプするよう
に絶縁膜3、例えは酸化膜または窒化膜を1.0μI′
n程度の厚さに形成し、ホトリンクラフィ技術を用いて
パッド上の絶縁膜3に開口部を設ける。更に、将来電解
めっき時の電極となる金属層らとしてAffを蒸着tた
はスパッタ法により1.07−zrn程度の厚さに全面
に形成する。
次に、第2図(b)に示すように、接着またはバリアと
しての役目をもつ二層以」二の金属膜7゜9を形成する
ために感光性樹脂としてホトレジスト6を塗布し、露光
現像して前記開口部よりも大きく開口部を金属層5上に
設ける。そして、金属層7.つとして、ヂタンー白金、
チタン−パラジウム等をそれぞれ100〜300 n 
mの厚さに形成する。
次に、第2図(c)に示すように、ホトレジスト6の開
口部のみに金属層7.9を残し他を除去する。
次に、第2図(d)に示すように、ホトレジスト10を
バンプ用めっきのマスクとして金属層7.9よりも小さ
い開口を有するように形成する。そして、その部分に金
属層5を電極として電解めっき法によりバンプ8として
金をきのこ状に成長させる。
次に、第2図<e>に示ずように、ホトレジスト10を
除去し、金属層7.9をマスクとして金属層5を選択エ
ツチングする。
このようにして外部引き出し用のハンプ電極か形成され
る。
〔発明が解決しようとする課題〕
このようにして作られた従来のバンプては、リフトオフ
法で形成しているため、厖大な応力か生じ、この応力に
より素子特性の劣化あるいは保護膜のクラックが生じる
ため、信頼性の低下を招くという欠点がある。
また、従来の方法では、工程がかがり過るという欠点が
ある。
さらにまた、リフトオフ法を用いずに、バンプめっき時
の電極または接着バリアに使用した複数の金属層をドラ
イエッチで除去する方法もあるか、損傷による欠陥ある
いはその工程に要する時間が多過るという欠点もある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板」二に第
1の絶縁膜を設け、その上に外部リートとのポンチイン
ク接続用バットを形成する工程と、前記パッドの周縁を
第2の絶縁膜で覆い中央部のみを露出させる工程と、前
記バラ1〜及び第2の絶縁膜の上に第1の金属層を堆積
する工程と、感光性樹脂を塗布、露光、現像して前記バ
ンプ上でかつ該バンプより広い開口部を有する感光性樹
脂膜を形成する王稈と、前記感光性樹脂膜をマスクとし
て電解または無電解のめっき法により前記開口部内の前
記第1の金属層上に第2の金属層を被着する工程と、前
記第1の金属層を一方のめっき電極として金の電解めっ
きを行い金の突起型電極を形成する工程と、前記突起型
電極をマスクとして前記感光性樹脂膜を除去し続いて前
記第コの金属層を選択除去する工程とを含んて構成され
る。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図< a、 >〜(d)は本発明の一実施例を説明
するための工程順に示した断面図である。
まず、第1図(a)に示すように、半導体基板]−の上
に厚さ10μm程度の絶縁膜2を設け、その上に厚さ1
0μm程度の人J?のバット4を形成する。このバッド
4にオーバーラツプするように絶縁11!3を例えば酸
化膜または窒化膜で05′〜10μmの厚さに形成し、
ホトリソクラフィ技術を用いてパッド4の上の絶縁膜3
に選択的に開口部を形成する。全面に電解めっき用電極
となる金属層5を、例えばAffて、蒸着tなはスパッ
タ法により10μm程度の厚さに形成する。
次に、第1図(b)に示すように、ポジ型の感光性樹脂
膜としてホトレジスト6を形成し、選択的に露光現像を
行ない、この開口部より大きいバンプ形成用の開口部を
形成する。そして、接着および゛バリアとしての役目を
持つ金属層7を無電解めっき法で形成する。本実施例で
は無電解ニッケルめっきを使用している。アルミニウム
上の無電解ニッケルめっきは、パラジウム系の活性剤、
例えは塩化パラジウムでめっき前処理を行なうことによ
り簡単に行なうことかできる。めっき時間は10〜20
分で充分である。
次に、第111](c)に示すように、金属層5をめっ
き用電極として金の電解めっき法によりバンプ(突起型
電極)8を形成する。
次に、第11′2+ (d )に示すように、金属層7
、バンプ8を形成するために使用したホトレジスト6を
除去した後、バンプ8をマスクとしてめっき用電極とし
た金属N5を選択エツチングする。金属層5のエツチン
グには、リン酸−硝酸−氷酢酸の混合液か使用される。
上記実施例では金属層5を単層としてAIを用いたが、
複層、例えはTiとA1の二層としても良い 〔発明の効果〕 以上説明したように、本発明は、接着あるいはバリアの
役目をもつ金属層を電解または無電解めっき法て形成し
たことにより除去する必要がなく、リフトオフ工程を用
いなくてすむ。従ってリフトオフによって生じていた素
子特性の劣化、あるいは応力による信頼性の低下を招く
ことなく、また工程を大幅に短縮できるという効果を有
する。
さらに、電解めっき用の電極にアルミニウムを試用する
ことで、特殊なエツチング液を使用することもなく、保
護膜等への影響を考慮する必要もないという効果を有す
る。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を説明するた
めの工程順に示した断面図、第2図(a)〜(e)は従
来の半導体装置の製造方法を説明するための工程順に示
した断面図である。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に第1の絶縁膜を設け、その上に外部リ
    ードとのボンディング接続用パッドを形成する工程と、
    前記パッドの周縁を第2の絶縁膜で覆い中央部のみを露
    出させる工程と、前記パッド及び第2の絶縁膜の上に第
    1の金属層を堆積する工程と、感光性樹脂を塗布,露光
    ,現像して前記バンプ上でかつ該パンプより広い開口部
    を有する感光性樹脂膜を形成する工程と、前記感光性樹
    脂膜をマスクとして電解または無電解のめっき法により
    前記開口部内の前記第1の金属層上に第2の金属層を被
    着する工程と、前記第1の金属層を一方のめっき電極と
    して金の電解めっきを行い金の突起型電極を形成する工
    程と、前記突起型電極をマスクとして前記感光性樹脂膜
    を除去し続いて前記第1の金属層を選択除去する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP1150093A 1989-06-12 1989-06-12 半導体装置の製造方法 Pending JPH0312933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1150093A JPH0312933A (ja) 1989-06-12 1989-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1150093A JPH0312933A (ja) 1989-06-12 1989-06-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0312933A true JPH0312933A (ja) 1991-01-21

Family

ID=15489360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1150093A Pending JPH0312933A (ja) 1989-06-12 1989-06-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0312933A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249326A (ja) * 1991-02-05 1992-09-04 Mitsubishi Electric Corp 半導体装置の製造方法
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
KR100251677B1 (ko) * 1996-03-21 2000-04-15 모리시타 요이찌 범프형성체 및 범프의 형성방법
US6066551A (en) * 1995-11-15 2000-05-23 Citizen Watch Co., Ltd. Method for forming bump of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249326A (ja) * 1991-02-05 1992-09-04 Mitsubishi Electric Corp 半導体装置の製造方法
US6066551A (en) * 1995-11-15 2000-05-23 Citizen Watch Co., Ltd. Method for forming bump of semiconductor device
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
KR100251677B1 (ko) * 1996-03-21 2000-04-15 모리시타 요이찌 범프형성체 및 범프의 형성방법

Similar Documents

Publication Publication Date Title
JPH07221107A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPH0312933A (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH02224336A (ja) 半導体装置の製造方法
JP3116573B2 (ja) 半導体装置用バンプ電極及びその形成方法
JPH03101234A (ja) 半導体装置の製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPS6329940A (ja) 半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPH04180231A (ja) 微細バンプ電極を有する半導体装置の製造方法
JPH06342796A (ja) 突起電極の形成方法
JPS61141158A (ja) バンプ電極形成方法
JPH0350734A (ja) 集積回路の製造方法
JPH04278543A (ja) 半導体装置及びその製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPS59113654A (ja) 金属突起物付テ−プキアリアの製造方法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JPS63287037A (ja) 半導体装置の製造方法
JP3438197B2 (ja) 金属配線膜およびその製造方法
JPH0684908A (ja) 半導体装置およびその製造方法
JP2005044971A (ja) 半導体装置及びその製造方法