JPH02198141A - 半導体装置のバンプ電極の製造方法 - Google Patents

半導体装置のバンプ電極の製造方法

Info

Publication number
JPH02198141A
JPH02198141A JP1018853A JP1885389A JPH02198141A JP H02198141 A JPH02198141 A JP H02198141A JP 1018853 A JP1018853 A JP 1018853A JP 1885389 A JP1885389 A JP 1885389A JP H02198141 A JPH02198141 A JP H02198141A
Authority
JP
Japan
Prior art keywords
electrode
metal film
bump
photosensitive resin
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1018853A
Other languages
English (en)
Inventor
Akira Kikkai
吉開 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1018853A priority Critical patent/JPH02198141A/ja
Publication of JPH02198141A publication Critical patent/JPH02198141A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置のバンプ電極の製造方法に関する。
[従来の技術] 従来より半導体装置のワイヤレスボンディング手段の一
つとしてバンプ電極が多く使用されている。第3図(a
)乃至(e)は、従来のバンプ電極の製造方法を工程順
に示す縦断面図である。
先ず、第3図(a)に示すように、半導体素子を形成し
た半導体基板301上に、蒸着法又はスパッタ法により
アルミニウム層を1μm程度形成した後、このアルミニ
ウム層全面に感光性樹脂を形成する。そして、前記感光
性樹脂をパターニングした後、この感光性樹脂をマスク
として前記アルミニウム層をエツチングすることにより
、半導体基板301に形成された半導体素子と接続され
るパッド電極領域のみを残して前記アルミニウム層を選
択的に除去する。これにより、パッド電極302が形成
される。
次に、第3図(b)に示すように、パッド電極302を
含む半導体基板301の全面に、CVD酸化膜又はプラ
ズマCVD窒化膜等の絶縁膜303を形成する。次いで
感光性樹脂304を用いて選択的に絶縁膜303をエツ
チングし、パッド電極302の上方に第1の開口を形成
する。
続いて、第3図(c)に示すように、感光性樹脂304
を除去した後、パッド電極302を含む半導体基板30
1の全面にT i 、’Cr又はCu等からなる金属膜
305,306を例えば、スパッタ法により夫々約10
00人の厚さで形成し、この金属膜305,306を夫
々接着・バリアメタル及びメッキ電極とする。次に、金
属膜306の上に感光性樹脂307を形成した後、この
感光性樹脂307のパッド電極302に対応する部分に
第1の開口より大きい第2の開口をエツチングにより形
成し、金属膜306を露出させる。
次いで、第3図(d)に示すように、露出された金属膜
306の上に電解メッキ法により、例えば、Au又はC
u等からなる膜厚15μm程度のバンプ308を形成す
る。
更に、必要に応じて、バンプ表面の酸化防止又はボンデ
ィング時の密着性を良くする目的で、例えばAu又は5
n−Pb等の金属膜309をメッキ法により約5μmの
厚さで形成する。
そして、第3図(e)に示すように、感光性樹脂307
を除去した後、バンプ308をマスクとして金属膜30
6,305を順次エツチング除去する。
以上の工程によりバンプ電極が形成される。
[発明が解決しようとする課題] 上述した従来の半導体装置のバンプ電極の製造方法によ
れば、絶縁膜303の第1の開口形成時及び絶縁膜30
7の第2の開口形成時のいずれの工程においても、感光
性樹脂を用いたフォトリソグラフィー工程を必要とする
ため、バンプ電極を有する半導体装置の製造コストは、
バンプ電極を必要としない半導体装置の製造コストと比
較して大幅に増大してしまうという問題点があった。
また、バンプをマスクとして金属膜306,305をウ
ェットエツチング法により除去する場合、例えばCu等
のバンプ材料と例えばTi等の金属M305又は306
とのイオン化傾向の差に起因して、金属膜305又は3
06のエツチング速度がバンプのエツチング速度よりも
速くなるため、エツチングのコントロールが難しいとい
う問題がある。このため、バンプの根本部、即ち、第3
図(e)の二点鎖線にて囲むA部において、第3図(f
)にこれを拡大して示すように、金属膜305.306
のサイドエツチングが進み、バンプとパッド電極との密
着強度の低下を招くという問題点がある。また、パッド
電極にまでサイドエツチングが達した場合、パッド電極
がエツチングされ、これによる電気的なショートが発生
し、著しく信頼性を低下させるという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
製造コストを低減することができ、しかも信頼性の高い
パッド電極を形成することができる半導体装置のパッド
電極の製造方法を提供することを目的とする。
[課題を解決するための手段] 本発明に係る半導体装置のパッド電極の製造方法は、半
導体素子を形成した半導体基板上に前記半導体素子に接
続されるパッド電極を形成する工程と、前記パッド電極
が形成された半導体基板の全面に絶縁膜を形成する工程
と、前記絶縁膜上にメッキ用の電極金属膜を形成する工
程と、前記電極金属膜上に感光性樹脂を付着形成する工
程と、前記感光性樹脂の前記パッド電極上方位置に選択
的に開口を形成する工程と、前記感光性樹脂をマスクと
して前記パッド電極上方位置の前記電極金属膜及び前記
絶縁膜をエツチングより選択的に除去して前記パッド電
極を露出させる工程と、前記感光性樹脂をマスクとして
無電解メッキ法により前記パッド電極上に少なくとも前
JC電極金属膜と電気的に接続する金属膜を選択的に形
成する工程と、前記電極金属膜をカソード電極として前
記金属膜上に電解メッキ法によりバンプを形成する工程
と、前記感光性樹脂を除去する工・程と、前記バンプを
マスクとして前記電極金属膜を除去する工程とを有する
ことを特徴とする。7− [作用コ 本発明においては、パッド電極上の絶縁膜上にメッキ電
流を流すための電極金属膜を形成した後に感光性樹脂を
付着形成し、次いで電極金属膜及び絶縁膜をエツチング
する。そして、無電解メッキにより選択的に金属膜を形
成し、電極金属膜と電気的に接続した後に電解メッキに
よるバンプの形成を行なっている。このため、1回のフ
ォトリソグラフィー工程でバンプを形成することができ
、しかも、エツチングによるサイドエツチングが発生し
難い構造となることから、低コストで信頼性の高いバン
プを提供することができる。
[実施例] 以下、添付の図面を参照して本発明の実施例について説
明する。
第1図(a)乃至(f)は、本発明の第1の実施例に係
るバンプ電極の製造方法を工程順に示す縦断面図である
先ず、第1図(a)に示すように半導体素子が形成され
た半導体基板101上に、蒸着法又はスパッタ法により
アルミニウム層を約1μmの厚さで形成した後、このア
ルミニウム層全面に感光性樹脂を形成する。そして、フ
ォトリソグラフィーによりこの感光性樹脂をバターニン
グした後、この感光性樹脂をマスクにして、半導体基板
に形成された半導体素子と接続されるパッド電極領域の
みを残してアルミニウム層を選択的にエツチング除去し
、その後、感光性樹脂を除去する。これによりパッド電
極102が形成される。
次に、第1図(b)に示すように、パッド電極102を
含む全面にCVD酸化膜又はプラズマ窒化膜からなる絶
縁膜103を形成した後、絶縁膜103上にTi又はC
u等のメッキ用の電極金属膜104を例えばスパッタ法
により約5000人の厚さで形成する。次いで、電極金
属膜104上に感光性樹脂105を被着形成する。
次に、第1図(c)に示すように、感光性樹脂105の
パッド電極上方位置に選択的に開口を形成した後、感光
性樹脂105をマスクにして電極金属膜104及び絶縁
膜103を選択的にエツチングすることによりパッド電
極102を露出させる。
続いて、第1図(d)に示すように、この露出したパッ
ド電g!102上に、例えば、Au、Ni又はSn等の
第1の金属膜106を無電解メッキにより形成する。第
1の金属膜106の膜厚は、絶縁膜103上の電極金属
膜104に電気的に接続し得る程度であれば良く、例え
ば2乃至3μm程度あれば十分である。
次いで、第1図(e)に示すように、電極金属膜104
及び第1の金属膜106をメッキのカソード電極として
、例えば、Cuからなるバンプ107を第1の金属膜1
06及びその周辺部上に電解メッキにより形成する。バ
ンプ107の膜厚は15μm程度であれば十分である。
更に、必要に応じてバンプ107の表面の酸化防止及び
ボンディング時の密着強度を高める目的で、バンプ表面
に第2の金属膜、例えばAu、Sn又は5npb等の第
2の金属膜108を約5μmの厚さでメッキ形成する。
最後に、第1図(f)に示すように、感光性樹脂105
を除去した後、電極金属膜104をエツチング除去する
以上の方法によれば絶縁膜に開口を形成するためのフォ
トリソグラフィー工程が1回で済み、しかもサイドエツ
チングが発生することがないバンプを形成することがで
きる。
第2図(a)乃至(d)は、本発明の第2の実施例に係
るバンプ電極の製造方法を工程順に示す縦断面図である
本実施例では、第1の実施例において、第1の金属膜1
06とパッド電極102との間の拡散により信頼性が低
下する虞れがあったのを、第1の金属膜106とパッド
電極102との間にバリアメタルを形成してこれを防止
するようにしたちのである。
即ち、第2図(a)に示すように、半導体基板201上
にパッド電極202となるアルミニウム層を形成し、更
にTi等の接着層203を介してCu又はpt等のバリ
アメタル層204を連続して形成し、感光性樹脂をパタ
ーニング形成した後、この感光性樹脂をマスクにしてパ
ッド領域を残して、選択的にバリアメタル層204、接
着層2゜3及びアルミニウム層をエツチングする。これ
によりパッド電極202が形成される。
次いで、第2図(b)に示すように、半導体基板201
の全面に絶縁膜205及び電極金属膜206を形成した
後、感光性樹脂207をパターン形成し、この感光性樹
脂207をマスクにして電極金属膜206及び絶縁膜2
05を順次エツチングする。これにより、バリアメタル
層204を露出させる。
次に、第2図(C)に示すように、露出したバリアメタ
ル層204上に第1の金属膜208を無電解メッキ法に
より形成し、その後パン1209及び第2の金属膜21
0を順次メッキにより形成する。
続いて、第2図(d)に示すように、感光性樹脂207
及び電解金属If!206をエツチング除去することに
より、バンプ電極を形成することができる。
本実施例では、第1の金属M2O3とパッド電極202
との間の拡散による信頼性の低下を防止することができ
、低コストで高信頼性のバンプ電極を形成することがで
きる。
[発明の効果] 以上説明したように、本発明によれば絶縁膜上に電極金
属膜を形成した後にパッド電極上方の電極金属膜及び絶
縁膜を選択的にエツチングし、その後無電解メッキによ
りパッド電極上に金属膜を形成して電極金属膜と電気的
に接続した後バンプを形成するから、フォトリソグラフ
ィー工程を1回行なえば良く、しかも、バリアメタルの
サイドエツチングによる信頼性の低下が無いバンプ電極
を製造することができる。
【図面の簡単な説明】
第1図(a)乃至(f)は本発明の第1の実施例に係る
バンプ電極の製造方法を工程順に示す縦断面図、第2図
(a)乃至(d)は本発明の第2の実施例に係るバンプ
電極の製造方法を工程順に示す縦断面図、第3図(a)
乃至(e)は従来のバンプ電極の製造方法を工程順に示
す縦断面図、第3図(f)は第3図(e)のA部の拡大
断面図である。 101.201,301 、半導体基板、102゜20
2.302.パッド電極、103,205゜303;絶
縁膜、104,206.電極金属膜、105.207,
304,307.感光性樹脂、107.209,308
.バンプ (b)

Claims (1)

    【特許請求の範囲】
  1. (1)半導体素子を形成した半導体基板上に前記半導体
    素子に接続されるパッド電極を形成する工程と、前記パ
    ッド電極が形成された半導体基板の全面に絶縁膜を形成
    する工程と、前記絶縁膜上にメッキ用の電極金属膜を形
    成する工程と、前記電極金属膜上に感光性樹脂を付着形
    成する工程と、前記感光性樹脂の前記パッド電極上方位
    置に選択的に開口を形成する工程と、前記感光性樹脂を
    マスクとして前記パッド電極上方位置の前記電極金属膜
    及び前記絶縁膜をエッチングより選択的に除去して前記
    パッド電極を露出させる工程と、前記感光性樹脂をマス
    クとして無電解メッキ法により前記パッド電極上に少な
    くとも前記電極金属膜と電気的に接続する金属膜を選択
    的に形成する工程と、前記電極金属膜をカソード電極と
    して前記金属膜上に電解メッキ法によりバンプを形成す
    る工程と、前記感光性樹脂を除去する工程と、前記バン
    プをマスクとして前記電極金属膜を除去する工程とを有
    することを特徴とする半導体装置のバンプ電極の製造方
    法。
JP1018853A 1989-01-27 1989-01-27 半導体装置のバンプ電極の製造方法 Pending JPH02198141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1018853A JPH02198141A (ja) 1989-01-27 1989-01-27 半導体装置のバンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1018853A JPH02198141A (ja) 1989-01-27 1989-01-27 半導体装置のバンプ電極の製造方法

Publications (1)

Publication Number Publication Date
JPH02198141A true JPH02198141A (ja) 1990-08-06

Family

ID=11983102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1018853A Pending JPH02198141A (ja) 1989-01-27 1989-01-27 半導体装置のバンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JPH02198141A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249326A (ja) * 1991-02-05 1992-09-04 Mitsubishi Electric Corp 半導体装置の製造方法
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012129368A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249326A (ja) * 1991-02-05 1992-09-04 Mitsubishi Electric Corp 半導体装置の製造方法
KR100848741B1 (ko) * 2005-08-09 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2012129368A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8785786B2 (en) 2010-12-15 2014-07-22 Ngk Spark Plug Co., Ltd. Wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH02253628A (ja) 半導体装置の製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH0555228A (ja) 半導体装置
JPH03101233A (ja) 電極構造及びその製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPH02224336A (ja) 半導体装置の製造方法
JP3573894B2 (ja) 半導体装置及びその製造方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH0558653B2 (ja)
JPH0697663B2 (ja) 半導体素子の製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JP2720442B2 (ja) 磁気抵抗素子の製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH06342796A (ja) 突起電極の形成方法
JPH0330428A (ja) 半導体装置の製造方法
JPH02277242A (ja) 半導体装置の製造方法
JPS63305533A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPS6341050A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JP3049872B2 (ja) 半導体装置の製造方法
JPH0645336A (ja) 半導体装置の製造方法