JPH0555228A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0555228A
JPH0555228A JP3214891A JP21489191A JPH0555228A JP H0555228 A JPH0555228 A JP H0555228A JP 3214891 A JP3214891 A JP 3214891A JP 21489191 A JP21489191 A JP 21489191A JP H0555228 A JPH0555228 A JP H0555228A
Authority
JP
Japan
Prior art keywords
film
opening
aluminum wiring
silicon nitride
opening section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3214891A
Other languages
English (en)
Inventor
Yasuo Kadota
靖夫 門田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3214891A priority Critical patent/JPH0555228A/ja
Publication of JPH0555228A publication Critical patent/JPH0555228A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【構成】アルミニウム配線２上の窒化シリコン膜３に形
成された第１の開孔部６の内側に、第２の開孔部７を有
するポリイミド膜５を形成し、開孔部７のアルミニウム
配線２と接続し、且つポリイミド膜５の上に延在するチ
タン膜４，銅膜１０，銅めっき膜８，金めっき膜９で構
成されたバンプ電極を形成する。 【効果】バンプ電極の側面の下部に、応力緩和用のポリ
イミド膜を介在させることにより、バンプ電極に外部リ
ードを圧着させる際の圧力をポリイミド膜で緩和させ、
表面保護膜に発生するクラックを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
突起電極を有する半導体装置に関する。
【０００２】
【従来の技術】従来の突起電極（以下、バンプ電極と称
する）を有する半導体装置について、図４を参照して説
明する。
【０００３】図４は従来の半導体装置の一例を示す断面
図である。絶縁膜で覆われたシリコン基板１の上には、
シリコン基板１に形成されているトランジスタや抵抗素
子などを相互に接続し外部に引き出すためのアルミニウ
ム配線２が形成され、アルミニウム配線２を含む表面に
表面保護膜である窒化シリコン膜３が形成され、アルミ
ニウム配線２の上には開孔部を設けている。そして、こ
の開孔部を覆うように設けたバリア膜のチタン膜４及び
めっき電流路用の銅膜１０を介して、電気めっき法によ
って形成された１５〜２０μｍの厚さの銅めっき膜８が
配置されている。更に、この銅めっき膜８の表面には酸
化防止の為に３〜４μｍの厚さの金めっき膜９が形成さ
れ、バンプ電極が構成されている。
【０００４】そして、窒化シリコン膜３上にはこのバン
プ電極に接するように、ストレス緩衡膜であるポリイミ
ド膜５が形成されている。
【０００５】このバンプ電極には外部リードが熱圧着に
よって接続される。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
では、表面保護膜である窒化シリコン膜３上に、バリア
膜４及び銅めっき膜８が接して形成されている。従っ
て、外部リードを熱圧着した際に圧力が窒化シリコン膜
３にも加わり表面保護膜にクラックが生じ信頼性が低下
する。
【０００７】又、クラック防止の為に、外部リードを熱
圧着する際に加える圧力を小さくすると、バンプと外部
リードの接着強度が小さくなりリード剥がれが生じ、半
導体装置の信頼性が低下するという問題があった。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に配置したアルミニウム配線と、前記アル
ミニウム配線を含む表面に設けて前記アルミニウム配線
上に第１の開孔部を有する表面保護膜と、前記第１の開
孔部を含む表面に設けて前記第１の開孔部の内側に第２
の開孔部を有する緩衡膜と、前記第２の開孔部内のアル
ミニウム配線と接続し且つ前記緩衡膜と側面の下部を接
するように形成された突起電極とを備えている。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１０】図１は本発明の第１の実施例を示す断面図
である。
【００１１】図１に示すように、表面に厚い酸化シリコ
ン膜が形成されたシリコン基板１上には厚さ１〜１．５
μｍのアルミニウム配線２が配置されている。このアル
ミニウム配線２はシリコン基板１内に形成されているト
ランジスタや抵抗等の素子（図示せず）と電気的に接続
されている。またシリコン基板１及びアルミニウム配線
２上には表面保護膜である窒化シリコン膜３が１μｍの
厚さで形成されている。更に、この窒化シリコン膜３上
にはストレス緩衡膜であるポリイミド膜５が厚さ４〜５
μｍの厚さで形成されている。そして、この窒化シリコ
ン膜膜３にはアルミニウム配線２上に第一の開孔部６が
形成されており、ポリイミド膜５には第１の開孔部６の
内側に位置するように第２の開孔部７が形成されてい
る。
【００１２】この第２の開孔部７内のアルミニウム配線
２上、及びポリイミド膜５上には厚さ０．３μｍのチタ
ン膜４及びめっき電流路用の厚さ０．５μｍの銅膜１０
が形成されている。このチタン膜４はアルミニウム配線
２とバンプ材料である銅めっき膜との反応を抑制するバ
リア膜として作用する。この銅膜１０上には電気めっき
法で形成された銅めっき膜８が約２０μｍの厚さで選択
的に形成され、銅めっき膜８上面には同様に電気めっき
法で成長した３〜４μｍの金めっき膜９が積層されてい
る。この金めっき膜９は銅めっき膜８の酸化防止膜とし
て作用し、外部リードとの接着が安定する。
【００１３】図２（ａ）〜（ｃ）は本発明の第１の実施
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
【００１４】まず、図２（ａ）に示すように、シリコン
基板の１の上にアルミニウム膜をスバッタ法により堆積
してパターニングし、アルミニウム配線２を形成する。
次に、アルミニウム配線２を含む表面に気相成長法によ
って、窒化シリコン膜３を堆積し、アルミニウム配線２
の上の窒化シリコン膜３をフォトリソグラフィ技術によ
り選択的にエッチングして第１の開孔部６を形成する。
次に、開孔部６を含む表面に回転塗布法及び熱処理によ
りポリイミド膜５を形成する。
【００１５】次に、図２（ｂ）に示すように、ポリイミ
ド膜５をフォトリソグラフィ技術によって選択的にエッ
チングし開孔部６の内側に第２の開孔部７を形成する。
次に、全面にバリア膜として厚さ０．３μｍのチタン膜
４と、めっき電流路用の導電膜として厚さ０．５μｍの
銅膜１０を順次スパッタで堆積する。
【００１６】次に、図２（ｃ）に示すように、開孔部を
含む表面にフォトレジスト膜１１を塗布してパターニン
グし、フォトレジスト膜１１をマスクとして電気めっき
法により厚い銅めっき膜８を堆積しバンプ電極を形成す
る。続いて同様なめっき法によって銅めっき膜８の表面
に３〜４μｍの金めっき膜９を形成する。
【００１７】次に、有機溶剤でフォトレジスト膜１１を
除去した後、銅めっき膜８をマスクとして表面に露出し
ている銅膜１０をリン酸溶液で除去し、続いてフッ化水
素水溶液に全面を浸すことで表面に露出しているチタン
膜４を除去し、図１のバンプ電極を有する半導体装置を
形成する。
【００１８】図３（ａ），（ｂ）は本発明の第２の実施
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
【００１９】図３（ａ）に示すように、アルミニウム配
線２を含むシリコン基板１の上に気相成長法によって窒
化シリコン膜３を堆積し、窒化シリコン膜３の上に回転
塗布法及び熱処理によりポリイミド膜５を形成する。次
に、ポリイミド膜５の上にパターニングして設けたフォ
トレジスト膜１２をマスクにして、ポリイミド膜５及び
窒化シリコン膜３を順次エッチングして除去する。
【００２０】次に、図３（ｂ）に示すように、フォトレ
ジスト膜１２を除去し、第１の実施例と同様の工程によ
りチタン膜５及び銅膜１０を導電膜として電気めっき法
により銅めっき膜８及び金めっき膜９を形成し、銅めっ
き膜８をマスクとして銅膜１０及びチタン膜５を除去し
バンプ電極を形成する。
【００２１】第２の実施例は第１の実施例よりフォトレ
ジスト膜のパターニング工程の削減が可能となる。
【００２２】
【発明の効果】以上説明したように本発明は、表面保護
膜に設けた第１の開孔部の内側に設けたストレス緩衡膜
の第２の開孔部に接するようにバンプ電極を設けること
により、外部リードを接着する際の圧力を緩和させ、表
面保護膜のクラックを防止でき、半導体装置の信頼性を
向上させるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
【図３】本発明の第２の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の一例を示す断面図。
【符号の説明】
１ シリコン基板 ２ アルミニウム配線 ３ 窒化シリコン膜 ４ チタン膜 ５ ポリイミド膜 ６，７ 開孔部 ８ 銅めっき膜 ９ 金めっき膜 １０ 銅膜 １１，１２ フォトレジスト膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に配置したアルミニウム配
    線と、前記アルミニウム配線を含む表面に設けて前記ア
    ルミニウム配線上に第１の開孔部を有する表面保護膜
    と、前記第１の開孔部を含む表面に設けて前記第１の開
    孔部の内側に第２の開孔部を有する緩衡膜と、前記第２
    の開孔部内のアルミニウム配線と接続し且つ前記緩衡膜
    と側面の下部を接するように形成された突起電極とを備
    えたことを特徴とする半導体装置。
  2. 【請求項２】 前記緩衡膜がポリイミド塗布膜である請
    求項１記載の半導体装置。
JP3214891A 1991-08-27 1991-08-27 半導体装置 Pending JPH0555228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3214891A JPH0555228A (ja) 1991-08-27 1991-08-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3214891A JPH0555228A (ja) 1991-08-27 1991-08-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH0555228A true JPH0555228A (ja) 1993-03-05

Family

ID=16663279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3214891A Pending JPH0555228A (ja) 1991-08-27 1991-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0555228A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
EP1374306A2 (en) * 2001-03-30 2004-01-02 Intel Corporation Alternate bump metallurgy bars for power and ground routing
JP2008160158A (ja) * 2008-03-21 2008-07-10 Fujitsu Ltd 半導体装置
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7476968B2 (en) 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
JP2010161322A (ja) * 2009-01-10 2010-07-22 Enrei Yu 半導体部材のメタルバンプと密封を形成する方法
JP2012519374A (ja) * 2009-02-27 2012-08-23 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
US10199551B2 (en) 2016-12-08 2019-02-05 Samsung Electronics Co., Ltd. Semiconductor light-emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1374306A2 (en) * 2001-03-30 2004-01-02 Intel Corporation Alternate bump metallurgy bars for power and ground routing
EP1374306B1 (en) * 2001-03-30 2006-11-29 Intel Corporation Bump metallurgy bars for power and ground routing
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
US7476968B2 (en) 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
JP2008244134A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008160158A (ja) * 2008-03-21 2008-07-10 Fujitsu Ltd 半導体装置
JP2010161322A (ja) * 2009-01-10 2010-07-22 Enrei Yu 半導体部材のメタルバンプと密封を形成する方法
JP2012519374A (ja) * 2009-02-27 2012-08-23 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
US10199551B2 (en) 2016-12-08 2019-02-05 Samsung Electronics Co., Ltd. Semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
US4742023A (en) Method for producing a semiconductor device
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
JPH0555228A (ja) 半導体装置
US7112881B2 (en) Semiconductor device
JP2001257226A (ja) 半導体集積回路装置
JPH0714028B2 (ja) 立体型半導体装置の製造方法
US20030162320A1 (en) Semiconductor device and method for fabricating the same
JPH03198342A (ja) 半導体装置の製造方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPS59145537A (ja) 半導体装置
JPS63305533A (ja) 半導体装置の製造方法
JPH0373535A (ja) 半導体装置およびその製造方法
JP7410700B2 (ja) 半導体装置の製造方法、半導体装置および半導体装置の中間体
JPS6218060A (ja) 半導体装置
JPS6336548A (ja) 半導体装置及びその製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPH04162532A (ja) 半導体装置
JP3733077B2 (ja) 半導体装置およびその製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JP4018848B2 (ja) 半導体装置
JPH04278543A (ja) 半導体装置及びその製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991124