JP4018848B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4018848B2 JP4018848B2 JP24585599A JP24585599A JP4018848B2 JP 4018848 B2 JP4018848 B2 JP 4018848B2 JP 24585599 A JP24585599 A JP 24585599A JP 24585599 A JP24585599 A JP 24585599A JP 4018848 B2 JP4018848 B2 JP 4018848B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- hole
- semiconductor
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体素子の裏面への電極形成に関するものである。
【０００２】
【従来の技術】
半導体素子の素子形成面に電極を設けて、下地基板（配線板）の電極との間で接続し、この下地基板の電極を、プリント基板やセラミック基板に接続するＴＡＢ(Tape Automated Bonding)技術が通常行われている。
一方、複数の半導体素子を２層に重ね合わせる、チップオンチップ構造の半導体装置が注目されている。このチップオンチップ構造を用いれば、半導体素子の一層の集積化が図れるという利点がある。
【０００３】
このチップオンチップの構造をとる場合、実装時にいわゆるフェースアップボンディングをすることになり、半導体素子の素子形成面の電極と下地基板の電極とのワイヤ配線が必要になる。
【０００４】
【発明が解決しようとする課題】
このワイヤ配線のため、下地基板が必須となり、下地基板を省略する余地がなくなり、また、面積の大きな下地基板が必要になるので、高密度実装ができないという問題があった。
そこで、本発明は、半導体素子を、素子形成面が上（フェースアップ）になるようにパッケージする場合に、下地基板を使わずに、プリント基板等へのダイレクトな接続をすることができる半導体装置を実現することを目的とする。
【０００５】
【課題を解決するための手段及び発明の効果】
本発明の半導体装置は、他の半導体装置が載置されることにより、当該他の半導体装置とともにチップオンチップ構造を形成する半導体装置であって、厚さが相対的に厚い部分とこの周囲に厚さが相対的に薄い部分とにより形成される段差を有し、その厚さが薄い部分に貫通孔が形成された半導体基板と、半導体基板の素子形成面であって前記他の半導体装置と対向する表面に設けられたパッド電極と、前記貫通孔の内面と、半導体基板の表面及び裏面の少なくとも前記貫通孔近傍の部分とに形成された絶縁膜と、前記パッド電極に接続されるパッド電極上のバンプ、前記半導体基板の表面の配線用のバンプ、及び前記貫通孔を通して前記半導体基板の裏面まで貫通する貫通孔上のバンプを、互いにつながった状態で形成する金属とを備えるものである。
この構成によれば、素子形成面が上（フェースアップ）になるようなパッケージをする場合でも、チップ裏面からの電極接続ができるので、プリント基板等へのダイレクトな接続をすることができる。また、下地基板を使わなくても済むので、高密度の実装ができる。さらに、チップオンチップの構造を好適に採用することができる。
【０００６】
絶縁膜を介して前記金属が形成されているのは、電極間の絶縁を保つためである。特に、Ｓｉのように電気伝導率の高い半導体を使用する場合に、このような絶縁処理は必要となる。
前記貫通する金属もバンプである。
【０００７】
このようにバンプを用いるので、電気抵抗が低い、熱伝導率が高い、という特性があり、電極として好適である。また、メッキなどにより、貫通孔を通る電極を簡単に形成することができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。本発明の実施の形態では、半導体の種類として、Ｓｉを使用することを前提としているが、他にＧａＡｓ、Ｇｅなどの半導体を使用してもよい。
図１は、本発明の半導体装置の実装状態を示す断面図である。
Ｓｉ半導体素子１の素子形成領域には、複数のバンプ電極６，２０が形成され、一部のバンプ電極２０の上には他の半導体チップ２１が載っている。他のバンプ電極６は、チップに設けられた貫通孔に、当該バンプ電極６からつながる配線７を介してバンプ金属８を貫通させて、チップ裏面の、基板１０の上のリード１１との電気接続を可能にしている。
【００１０】
図２は、Ｓｉ半導体素子１の他の実施形態を示す断面図である。このＳｉ半導体素子１と、図１のＳｉ半導体素子１との違いは、バンプ電極６からつながる配線７に段差がないことであるが、段差の有無は、以後の製造工程で本質的ではない。
次に、図２のタイプのＳｉ半導体素子１の製造方法を説明する。
図３は、製造方法を説明するための工程図である。Ｓｉ半導体素子１の基板には予め貫通孔１ａが形成されている。図３(a)は、パッド電極であるＡｌ電極２が形成された基板１の上にＳｉＮ，ＳｉＯＮ，ＳｉＯ2，ＰＳＧ等のパッシベーション膜３を施す工程を示す。このパッシベーション膜３は、貫通孔１ａの側壁、基板１の裏面にまで施すこととする。パッシベーション膜３の形成方法として、例えばプラズマＣＶＤがあげられる。
【００１１】
次に、図３(b)に示すように、基板１の全領域に、下地との密着性をよくするためのＴｉＷ合金層、メッキの給電のためのＡｕ，Ｐｔなどの層を積層したシード層４をスパッタなどの方法で蒸着する。
次に、バンプメッキする領域を除いて、フォトレジスト５を塗布する（図３(c)）。
そして電解メッキ法にてバンプ用金属を厚くメッキする（図３(d)）。このバンプ用金属として、Ａｕ，Ｐｄ，Ｐｔ，Ａｇ，Ｉｒ（イリジウム），Ｃｕ等をあげることができる。形成されたバンプのうち、Ａｌ電極２の上に形成されたものを番号６で示し、貫通孔１ａの周辺に形成されたものを番号８で示し、途中の配線部分を番号７で示す。なお、電解メッキ法に代えて、化学反応による還元作用を利用した金属のメッキ成膜方法である無電解メッキ法を採用してもよい。
【００１２】
次に、フォトレジスト５を除去し表面のシード層４を除去して、アニール処理を行うことにより、貫通孔にバンプが形成された半導体素子を得る（図３(e)）。
図４は、図１に示した段差のあるＳｉ半導体素子１において、貫通孔にバンプを後から形成する工程を示す概略図である。まず、素子形成面に、バンプ６と、これにつながる配線７を形成しておき、貫通孔１ａを設け（図４(a)）、その後、貫通孔１ａにバンプ８を形成する（図４(b)）。
【００１３】
このような、後から貫通孔１ａにバンプ８を形成する工程を詳しく説明する工程図が、図５である。図５(a)は、素子形成面のＡｌ電極２の上に、バンプ６が形成され、これにつながる配線７が形成され、貫通孔１ａが設けられたＳｉ半導体素子１を示す。３は、パッシベーション膜３を示す。
この状態から、貫通孔１ａの側壁と基板１の裏面を絶縁するため、全体をパッシベーション膜３ａで被覆し、バンプ部分以外をレジスト膜（図示せず）で覆って、バンプ部分のみエッチングする。その後レジスト膜を除去する（図５(b)参照）。なお、基板１の表面にはすでに酸化膜が形成されているから、このパッシベーション膜３ａを基板１の裏面及び貫通孔１ａの側壁のみに選択的に設けてもよい。
【００１４】
そして、貫通孔１ａの近傍のみに、電解メッキ法又は無電解メッキ法にてバンプ用金属８を厚くメッキする（図５(c)参照）。
このようにしてできた半導体素子の貫通孔１ａの断面図を図６に示す。貫通孔１ａには、配線７につながるバンプ８が貫通している。このバンプ８が裏面電極として機能する。
以上の図３、図４又は図５の方法により製造された半導体素子は、図１、図２又は図６に示すように、貫通孔を通って半導体素子の裏面に電極が形成されている。
【００１５】
この裏面電極の利用法として、図１に示すように、基板１０のリード１１に直接半田付けすることができる。したがって、従来必要とされた下地基板（配線板）が特に必要なくなり、半導体素子の薄型化、小型化が可能になる。特に、チップオンチップの構造を採用した場合、素子形成面が基板と反対（フェースアップ）になるようにパッケージしなければならないので、本発明の構造は効果的である。
【００１６】
この発明は、以上説明した実施形態に限定されるものではなく、例えば、図７に示すように、貫通孔１ａをパッド電極２の直下に形成して、絶縁膜３、シード層４を介して、バンプ６ａを形成してもよい。前記１ａの形成は、異方性エッチング技術を用いればできる。その他、本発明の範囲内で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の実装状態を示す断面図である。
【図２】半導体素子１の、貫通孔にバンプを形成した状態を示す断面図である。
【図３】貫通孔を通ってバンプを形成するための製造方法を説明するための工程図である。
【図４】貫通孔にバンプを後工程で設ける場合の製造方法を説明するための工程概略図である。
【図５】貫通孔にバンプを後工程で設ける場合の製造方法を説明するための工程詳細図である。
【図６】貫通孔にバンプが形成された半導体素子の貫通孔の断面図である。
【図７】半導体素子の素子形成面のパッド電極２の直下に、チップ裏面への貫通孔１ａを設け、当該貫通孔１ａに、バンプ金属６ａを貫通させた実施形態を示す断面図である。
【符号の説明】
１ 半導体基板
１ａ 貫通孔
２ Ａｌ電極（パッド電極）
３，３ａ パッシベーション膜
４ シード層
５ フォトレジスト
６ Ａｌ電極上のバンプ
６ａ Ａｌ電極直下のバンプ
７ 配線用のバンプ
８ 貫通孔上のバンプ
１１ リード
１０ 基板
Claims (2)
- 他の半導体装置が載置されることにより、当該他の半導体装置とともにチップオンチップ構造を形成する半導体装置であって、
厚さが相対的に厚い部分とこの周囲に厚さが相対的に薄い部分とにより形成される段差を有し、その厚さが薄い部分に貫通孔が形成された半導体基板と、
半導体基板の素子形成面であって前記他の半導体装置と対向する表面に設けられたパッド電極と、
前記貫通孔の内面と、半導体基板の表面及び裏面の少なくとも前記貫通孔近傍の部分とに形成された絶縁膜と、
前記パッド電極に接続されるパッド電極上のバンプ、前記半導体基板の表面の配線用のバンプ、及び前記貫通孔を通して前記半導体基板の裏面まで貫通する貫通孔上のバンプを、互いにつながった状態で形成する金属とを備えることを特徴とする半導体装置。 - 前記各バンプは、同一種類の金属で形成される請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24585599A JP4018848B2 (ja) | 1999-02-26 | 1999-08-31 | 半導体装置 |
| US09/512,061 US6404061B1 (en) | 1999-02-26 | 2000-02-24 | Semiconductor device and semiconductor chip |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-51208 | 1999-02-26 | ||
| JP5120899 | 1999-02-26 | ||
| JP24585599A JP4018848B2 (ja) | 1999-02-26 | 1999-08-31 | 半導体装置 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007084525A Division JP4520478B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
| JP2007084526A Division JP4520479B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
| JP2007084524A Division JP4575928B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311981A JP2000311981A (ja) | 2000-11-07 |
| JP4018848B2 true JP4018848B2 (ja) | 2007-12-05 |
Family
ID=26391743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24585599A Expired - Lifetime JP4018848B2 (ja) | 1999-02-26 | 1999-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4018848B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4520478B2 (ja) * | 1999-02-26 | 2010-08-04 | ローム株式会社 | 半導体装置 |
-
1999
- 1999-08-31 JP JP24585599A patent/JP4018848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000311981A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235551B1 (en) | Semiconductor device including edge bond pads and methods | |
| US6903442B2 (en) | Semiconductor component having backside pin contacts | |
| US7132750B2 (en) | Semiconductor component having conductors with wire bondable metalization layers | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| KR20010083160A (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된도전 패드 | |
| JP2001044357A (ja) | 半導体装置およびその製造方法 | |
| JP4245754B2 (ja) | 半導体装置 | |
| US6404061B1 (en) | Semiconductor device and semiconductor chip | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP4018848B2 (ja) | 半導体装置 | |
| JP2569789B2 (ja) | 半導体チップの電極形成方法 | |
| JP4520478B2 (ja) | 半導体装置 | |
| JP4520479B2 (ja) | 半導体装置 | |
| JP4575928B2 (ja) | 半導体装置 | |
| JP3798568B2 (ja) | 半導体素子 | |
| JP4334652B2 (ja) | 半導体装置 | |
| JPS59145537A (ja) | 半導体装置 | |
| JPS61272941A (ja) | 半導体基板の結合方法 | |
| JP2001250912A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JP3313233B2 (ja) | 半導体装置 | |
| JP4597183B2 (ja) | 半導体装置の製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4018848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |