JPS63252445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63252445A JPS63252445A JP62087770A JP8777087A JPS63252445A JP S63252445 A JPS63252445 A JP S63252445A JP 62087770 A JP62087770 A JP 62087770A JP 8777087 A JP8777087 A JP 8777087A JP S63252445 A JPS63252445 A JP S63252445A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- film
- insulating film
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 241001164374 Calyx Species 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板上に絶縁膜を介して積層される複
数層の配線と、その配線に接続されるハンプ電極とを有
し、そのバンプ電極が絶縁基板上の導体に固着される半
導体装置の製造方法に関する。
数層の配線と、その配線に接続されるハンプ電極とを有
し、そのバンプ電極が絶縁基板上の導体に固着される半
導体装置の製造方法に関する。
多層配線を有し、ワイヤレスボンディング方式で絶縁基
板上に実装される半導体基板のバンプ電極は、従来半導
体基板の最上層の配線に下地金属膜を介してめっきによ
り設けられていたが、このようなバンプ電極は、その下
に存在する配線導体膜と酸化物のような無機絶縁物ある
いは育機絶縁物からなる眉間絶縁膜との積層体の弾性率
、熱膨張係数の相違により剥離が生じやすく、断線の原
因となる問題点があった。
板上に実装される半導体基板のバンプ電極は、従来半導
体基板の最上層の配線に下地金属膜を介してめっきによ
り設けられていたが、このようなバンプ電極は、その下
に存在する配線導体膜と酸化物のような無機絶縁物ある
いは育機絶縁物からなる眉間絶縁膜との積層体の弾性率
、熱膨張係数の相違により剥離が生じやすく、断線の原
因となる問題点があった。
本発明は、上述の問題点を解決して、絶縁基板上の導体
と接続されるバンプ電極の剥離などによる断線のおそれ
のない、信頼性の高い半導体装置の製造方法を提供する
ことを目的とする。
と接続されるバンプ電極の剥離などによる断線のおそれ
のない、信頼性の高い半導体装置の製造方法を提供する
ことを目的とする。
この目的は本発明によれば、半導体基板上に絶縁膜を介
して形成された第一層目の配線電極上にバンプ電極を形
成し、次いでバンプ電極を露出させて眉間絶縁膜、第二
層目以陳の配線を交互に積層形成することにより達成さ
れる。
して形成された第一層目の配線電極上にバンプ電極を形
成し、次いでバンプ電極を露出させて眉間絶縁膜、第二
層目以陳の配線を交互に積層形成することにより達成さ
れる。
本発明においては、バンプ電極が半導体基板の上に直接
絶縁膜を介して形成され、バンプ電極の下には弾性率、
熱膨張係数の異なる積層体は存在せず、かつバンプ電極
は絶縁膜で囲まれる。
絶縁膜を介して形成され、バンプ電極の下には弾性率、
熱膨張係数の異なる積層体は存在せず、かつバンプ電極
は絶縁膜で囲まれる。
次に本発明の実施例について説明する。
図は本発明方法により製造された半導体装置を示す。シ
リコン基板１は上面が薄い酸化膜２で覆われ、この基板
１にはＭＯＳ Ｆ ＥＴあるいはバイポーラトランジス
タなどの半導体素子が集積されていて、その部分は厚い
絶縁膜３で覆われている。次に、酸化膜２および絶縁膜
３の上にＡＩ膜を蒸着し、バターニングして第一層配線
４を形成する。同時にこの配線４を延長して素子部の外
側にパッド電極５を設け、続いて通常の方法により、例
えばＴｉ−Ｐｄ−Ａｕバンプ電極８を形成する。
リコン基板１は上面が薄い酸化膜２で覆われ、この基板
１にはＭＯＳ Ｆ ＥＴあるいはバイポーラトランジス
タなどの半導体素子が集積されていて、その部分は厚い
絶縁膜３で覆われている。次に、酸化膜２および絶縁膜
３の上にＡＩ膜を蒸着し、バターニングして第一層配線
４を形成する。同時にこの配線４を延長して素子部の外
側にパッド電極５を設け、続いて通常の方法により、例
えばＴｉ−Ｐｄ−Ａｕバンプ電極８を形成する。
その後素子部を酸化膜、塗布膜などの層間絶縁膜６によ
り被覆し、配線４と同様に第二層配線７を形成する。層
間絶縁膜６および配線７のための蒸着膜のパターニング
の際には、バンプ電極８の上の部分は除去し、バンプ電
極８が露出するようにしてお（、第二層配線７とバンプ
電極８との接続は、第二層配線７より層間絶縁膜６を貫
通して第一層配線４に達するスルーホール９を介して行
われる。最後にＣＶＤ法による５ｉｓＮｎなどからなる
パッシベーション膜１０により素子部を覆う。
り被覆し、配線４と同様に第二層配線７を形成する。層
間絶縁膜６および配線７のための蒸着膜のパターニング
の際には、バンプ電極８の上の部分は除去し、バンプ電
極８が露出するようにしてお（、第二層配線７とバンプ
電極８との接続は、第二層配線７より層間絶縁膜６を貫
通して第一層配線４に達するスルーホール９を介して行
われる。最後にＣＶＤ法による５ｉｓＮｎなどからなる
パッシベーション膜１０により素子部を覆う。
図に示す半導体装置は、このあとフェースダウンでのフ
リップチップ方式あるいは、フェースアップでのＴＡＢ
方式などによりバンプ電極８を図に示していない絶縁基
板あるいはテープ上の導体に融着させて実装する。フェ
ースダウンの場合は、バンプ電極８の高さは素子部の高
さより高くしておく。
リップチップ方式あるいは、フェースアップでのＴＡＢ
方式などによりバンプ電極８を図に示していない絶縁基
板あるいはテープ上の導体に融着させて実装する。フェ
ースダウンの場合は、バンプ電極８の高さは素子部の高
さより高くしておく。
本発明によれば、バンプ電極を多層配線の上層配線上に
設けないで、半導体基板上の第一層配線の延長部上に設
けることによってバンプ電極の下に弾性率、熱膨張係数
の異なる積層体がなくなるため、配線との接続部に生ず
る応力が小さくなり、接続部における剥離が阻止される
とともに、バンプ電極のまわりが絶縁膜でかこまれてい
るため、バンプ電極間のブリッジングを防ぐことができ
、ＩＣチップなどを実装した半導体装置の信頼性を高く
することができる。
設けないで、半導体基板上の第一層配線の延長部上に設
けることによってバンプ電極の下に弾性率、熱膨張係数
の異なる積層体がなくなるため、配線との接続部に生ず
る応力が小さくなり、接続部における剥離が阻止される
とともに、バンプ電極のまわりが絶縁膜でかこまれてい
るため、バンプ電極間のブリッジングを防ぐことができ
、ＩＣチップなどを実装した半導体装置の信頼性を高く
することができる。
図は、本発明の一実施例による半導体装置の要部断面図
である。 ■・・・シリコン基板、２・・・酸化膜、３・・・絶縁
膜、４・・・第一層配線、５・・・パッド電極、６・・
・層間絶縁膜、７・・・第二層配線、８・・・バンプ電
極、９・・・スルーホール、１０・・・パッシベーショ
ン膜。 情１】８）代理人弁理士富村 岬：： ：ｌ’ ニアｒ
ノ：５」。 ；Ｏノ萼シτ−ジョン〃笑
である。 ■・・・シリコン基板、２・・・酸化膜、３・・・絶縁
膜、４・・・第一層配線、５・・・パッド電極、６・・
・層間絶縁膜、７・・・第二層配線、８・・・バンプ電
極、９・・・スルーホール、１０・・・パッシベーショ
ン膜。 情１】８）代理人弁理士富村 岬：： ：ｌ’ ニアｒ
ノ：５」。 ；Ｏノ萼シτ−ジョン〃笑
Claims (1)
- １）半導体基板上に絶縁膜を介して積層される複数層の
配線を有し、該配線と絶縁基板上の導体との接続がバン
プ電極の固着によって行われる半導体装置の製造方法に
おいて、バンプ電極を第一層目の配線電極上に形成し、
次いで該バンプ電極を露出させて層間絶縁膜、第二層目
以降の配線を交互に積層形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087770A JPS63252445A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62087770A JPS63252445A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63252445A true JPS63252445A (ja) | 1988-10-19 |
Family
ID=13924204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62087770A Pending JPS63252445A (ja) | 1987-04-08 | 1987-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63252445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170434A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | バンプ電極を備える半導体集積回路装置 |
| EP0869548A1 (en) * | 1997-03-31 | 1998-10-07 | Nec Corporation | Resin-sealed wireless bonded semiconductor device |
-
1987
- 1987-04-08 JP JP62087770A patent/JPS63252445A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170434A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | バンプ電極を備える半導体集積回路装置 |
| EP0869548A1 (en) * | 1997-03-31 | 1998-10-07 | Nec Corporation | Resin-sealed wireless bonded semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511200B (en) | Semiconductor device and manufacturing method thereof | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| US6404061B1 (en) | Semiconductor device and semiconductor chip | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS59210656A (ja) | 半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS59145537A (ja) | 半導体装置 | |
| JPS62234350A (ja) | 半導体装置の製造方法 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JP4018848B2 (ja) | 半導体装置 | |
| JPH03295242A (ja) | 半導体装置 | |
| JP2004018964A5 (ja) | ||
| JPH0414833A (ja) | 半導体装置 | |
| JP2003347338A (ja) | 半導体装置 | |
| JPS5929430A (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH03242938A (ja) | 半導体装置 | |
| JPH02199853A (ja) | 半導体装置 |