JPH03295242A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03295242A JPH03295242A JP2096403A JP9640390A JPH03295242A JP H03295242 A JPH03295242 A JP H03295242A JP 2096403 A JP2096403 A JP 2096403A JP 9640390 A JP9640390 A JP 9640390A JP H03295242 A JPH03295242 A JP H03295242A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- base electrode
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 20
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 239000000853 adhesive Substances 0.000 abstract description 7
- 230000001070 adhesive effect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、半導体技術さらに詳しくは半導体チップの突
起電極を形成する場合に適用して特に有効な技術に関す
るものである。
起電極を形成する場合に適用して特に有効な技術に関す
るものである。
[従来の技術]
半導体チップをパッケージ等の基板に接合する技術の一
つに例えばCCB技術があり、このCCB技術では半導
体チップのA!配線上に半田の突起電極(半田バンプ)
を形成し、この突起電極を介して半導体チップを実装基
板に直接固着するようになっている。このような技術に
ついては、例えば、1984年9月24日に日経マグロ
ウ上11社から発行された「日経エレクトロニクス」第
265頁〜第294頁に記載されている。
つに例えばCCB技術があり、このCCB技術では半導
体チップのA!配線上に半田の突起電極(半田バンプ)
を形成し、この突起電極を介して半導体チップを実装基
板に直接固着するようになっている。このような技術に
ついては、例えば、1984年9月24日に日経マグロ
ウ上11社から発行された「日経エレクトロニクス」第
265頁〜第294頁に記載されている。
この従来のCCB技術では、パッジに一ジョン膜である
酸化膜に形成した開口から露出する配線上にその周縁部
が前記酸化膜上に載るように下地電極となる積層膜を形
成し、その上に突起電極を形成している。
酸化膜に形成した開口から露出する配線上にその周縁部
が前記酸化膜上に載るように下地電極となる積層膜を形
成し、その上に突起電極を形成している。
次に、第4図(A)〜(C)に示すような突起電極の形
成方法の一例を説明する。
成方法の一例を説明する。
先ず、最終配線形成工程が終了した後に、AQ配線1上
全面にプラズマCVD法等によってパッシベーション膜
である酸化シリコン膜2を形成する。この酸化シリコン
膜2は半導体素子の表面を保護するプロテクション膜で
ある。その後、上記酸化シリコン膜2上に被着させたホ
トレジスト膜(図示せず)をマスクにして上記酸化シリ
コン膜2を選択的に除去することにより、Aα配線lの
表面の一部が露出される。ここまで終了した状態が第4
図(A)に示されている。
全面にプラズマCVD法等によってパッシベーション膜
である酸化シリコン膜2を形成する。この酸化シリコン
膜2は半導体素子の表面を保護するプロテクション膜で
ある。その後、上記酸化シリコン膜2上に被着させたホ
トレジスト膜(図示せず)をマスクにして上記酸化シリ
コン膜2を選択的に除去することにより、Aα配線lの
表面の一部が露出される。ここまで終了した状態が第4
図(A)に示されている。
次に、マスクとなったホトレジスト膜を除去し、その後
全面にCr%CuおよびAuの3層からなる積層膜を形
成する。そして、その積層膜をホトエツチング技術にて
パターンニングすることによって下地115が形成され
る。ここまで終了した状態が第4図(B)に示されてい
る。
全面にCr%CuおよびAuの3層からなる積層膜を形
成する。そして、その積層膜をホトエツチング技術にて
パターンニングすることによって下地115が形成され
る。ここまで終了した状態が第4図(B)に示されてい
る。
次に、厚膜ホトレジスト膜を形成し、そのホトレジスト
膜の突起電極形成予定領域に対応する部分を選択的に除
去して開口させ、突起電極となるpbとSnを蒸着する
。その後、厚膜ホトレジスト膜を溶解除去し、突起電極
形成予定領域に対応する部分にP b−3n膜が残り、
他の部分である厚膜ホトレジスト上のP b−3n膜は
、ウェハからリフトオフし、さらにウェットバック(熱
処理)によって残りの導体膜を溶融させることによって
半球状の突起電極6を形成する。
膜の突起電極形成予定領域に対応する部分を選択的に除
去して開口させ、突起電極となるpbとSnを蒸着する
。その後、厚膜ホトレジスト膜を溶解除去し、突起電極
形成予定領域に対応する部分にP b−3n膜が残り、
他の部分である厚膜ホトレジスト上のP b−3n膜は
、ウェハからリフトオフし、さらにウェットバック(熱
処理)によって残りの導体膜を溶融させることによって
半球状の突起電極6を形成する。
このようにして、第4図(C)に示すようなバンプ構造
を有する従来の半導体装置が得られる。
を有する従来の半導体装置が得られる。
[発明が解決しようとする課題]
しかしながら、技術の進歩及び市場のニーズにより、近
年半導体装置は著しく大規模集積化されており、このよ
うな状況のもとで、上記のような構造の半導体装置を用
いると下記のような問題が惹起されることになる。
年半導体装置は著しく大規模集積化されており、このよ
うな状況のもとで、上記のような構造の半導体装置を用
いると下記のような問題が惹起されることになる。
即ち、大規模集積化された半導体装置に上記構造を適用
すると、プロテクション膜である酸化シリコン膜2と下
地電極5の最下層のクロムとは化学反応を起こさないた
め接着力が弱く、半導体装置の発熱等により下地電極5
及び突起電極6に大きな熱応力が作用して、酸化シリコ
ン膜2と下地電極5とが剥離してしまう、という問題が
発生した。
すると、プロテクション膜である酸化シリコン膜2と下
地電極5の最下層のクロムとは化学反応を起こさないた
め接着力が弱く、半導体装置の発熱等により下地電極5
及び突起電極6に大きな熱応力が作用して、酸化シリコ
ン膜2と下地電極5とが剥離してしまう、という問題が
発生した。
本発明は、かかる点に鑑みなされたもので、プロテクシ
ョン膜と下地電極との接着性を向上させることにより、
CCB技術を適用した半導体装置における信頼性を高め
ることができる技術を提供することを主たる目的として
いる。
ョン膜と下地電極との接着性を向上させることにより、
CCB技術を適用した半導体装置における信頼性を高め
ることができる技術を提供することを主たる目的として
いる。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
請求項1記載の発明は、パッシベーション膜である酸化
膜に形成した開口から露出する配線上にその周縁部が前
記酸化膜上に載るように下地電極となる積層膜が形成さ
れ、さらに該積層膜上に突起電極が形成された半導体装
置において、少なくとも前記下地電極の周縁部直下に前
記積層膜における最下層の金属と同一金属の酸化膜が存
在しているものである。
膜に形成した開口から露出する配線上にその周縁部が前
記酸化膜上に載るように下地電極となる積層膜が形成さ
れ、さらに該積層膜上に突起電極が形成された半導体装
置において、少なくとも前記下地電極の周縁部直下に前
記積層膜における最下層の金属と同一金属の酸化膜が存
在しているものである。
請求項2記載の発明は、請求項1記載の発明において、
パッシベーション膜である酸化膜上及び該酸化膜の開口
から露出する配線上に、積層膜における最下層の金属と
同一金属の酸化膜が導電性を損なわない程度の厚さで形
成されているものである。
パッシベーション膜である酸化膜上及び該酸化膜の開口
から露出する配線上に、積層膜における最下層の金属と
同一金属の酸化膜が導電性を損なわない程度の厚さで形
成されているものである。
請求項3記載の発明は、請求項1又は2記載の発明にお
いて、積層膜における最下層の金属がクロムにより形成
され、その下側の一部又は全部に酸化、クロム膜が形成
されているものである。
いて、積層膜における最下層の金属がクロムにより形成
され、その下側の一部又は全部に酸化、クロム膜が形成
されているものである。
[作用〕
上記手段によれば、パッシベーション膜である酸化膜と
、下地電極の最下層の金属と同一の金属の酸化膜との接
触面において、両酸化膜の元素よりなる複合酸化物が形
成されることにより、両酸化膜の接着力が強固なものと
なる。
、下地電極の最下層の金属と同一の金属の酸化膜との接
触面において、両酸化膜の元素よりなる複合酸化物が形
成されることにより、両酸化膜の接着力が強固なものと
なる。
また、下地電極の最下層の金属と、下地電極の最下層の
金属と同一の金属の酸化膜との接触面において、酸素原
子及び金属原子の拡散によって明確なる界面が消滅する
ことにより、下地電極の接着力が強固なものとなる。
金属と同一の金属の酸化膜との接触面において、酸素原
子及び金属原子の拡散によって明確なる界面が消滅する
ことにより、下地電極の接着力が強固なものとなる。
[実施例コ
本発明の一実施例に係る半導体装置の構造を図に基づい
て説明する。
て説明する。
第1図には本実施例の半導体装置の部分断面が示されて
いる。
いる。
この第1図の半導体装置では、パッシベーション膜であ
る酸化シリコン膜2に形成した開口から露出するAQ配
線1上にその周縁部が前記酸化シリコン膜2上に載るよ
うに下地電極5となる積層膜を形成し、この下地電極5
上に半球状の突起電極6を形成している。
る酸化シリコン膜2に形成した開口から露出するAQ配
線1上にその周縁部が前記酸化シリコン膜2上に載るよ
うに下地電極5となる積層膜を形成し、この下地電極5
上に半球状の突起電極6を形成している。
本実施例における半導体装置において従来の半導体装置
と異なる点は、酸化シリコン膜2上に酸化クロム膜3が
形成され、AR配線1に電気的に接続される下地電極5
の周縁部が、この酸化クロム膜3上に載るように形成さ
れていることである。
と異なる点は、酸化シリコン膜2上に酸化クロム膜3が
形成され、AR配線1に電気的に接続される下地電極5
の周縁部が、この酸化クロム膜3上に載るように形成さ
れていることである。
このような半導体装置の構造を、第2図(A)〜(D)
に示すような突起電極の形成方法の一例に沿って詳細に
説明する。
に示すような突起電極の形成方法の一例に沿って詳細に
説明する。
先ず、最終配線形成工程が終了した後に、第2図(A)
に示すように、AΩ配線1上全面にプラズマCVD法等
によって酸化シリコン膜2を2μm程度形成する。この
酸化シリコン膜2は半導体素子の表面を保護するプロテ
クション膜である。
に示すように、AΩ配線1上全面にプラズマCVD法等
によって酸化シリコン膜2を2μm程度形成する。この
酸化シリコン膜2は半導体素子の表面を保護するプロテ
クション膜である。
その後、上記酸化シリコン膜2上に高周波スパッタ蒸着
法によって酸化クロム膜3を0.5μm以上形成し絶縁
膜とする。さらにその後に、上記酸化クロム膜3上に被
着させたホトレジスト膜(図示せず)をマスクにして、
上記酸化シリコン膜2及び酸化クロム膜3を選択的に除
去することにより、Aff配線1の表面の一部が露出さ
れる。ここまで終了した状態が第2図(B)に示されて
いる。
法によって酸化クロム膜3を0.5μm以上形成し絶縁
膜とする。さらにその後に、上記酸化クロム膜3上に被
着させたホトレジスト膜(図示せず)をマスクにして、
上記酸化シリコン膜2及び酸化クロム膜3を選択的に除
去することにより、Aff配線1の表面の一部が露出さ
れる。ここまで終了した状態が第2図(B)に示されて
いる。
次に、マスクとなったホトレジスト膜を除去し、その後
全面にCr、CuおよびAuの3層からなる積層膜を形
成する。そして、その積層膜をホトエツチング技術にて
パターンニングすることによって下地電極5が形成され
る。ここまで終了した状態が第2図(C)に示されてい
る。
全面にCr、CuおよびAuの3層からなる積層膜を形
成する。そして、その積層膜をホトエツチング技術にて
パターンニングすることによって下地電極5が形成され
る。ここまで終了した状態が第2図(C)に示されてい
る。
その後、例えば半導体ウェハ裏面に裏面接続用のメタラ
イズ層を形成する。次に、厚膜ホトレジスト膜を形成し
、その厚膜ホトレジスト膜の突起電極形成予定領域に対
応する部分を選択的に除去して開口させ、その後Pbと
Snを蒸着する。その後、厚膜ホトレジスト膜を溶解除
去し、突起電極形成予定領域に対応する部分のみP b
−3n膜が残り、他の部分である厚膜ホトレジスト上の
Pb−3n膜はウェハからリフトオフする。さらにウェ
ットバック(熱処理)によって残りの導体膜を溶融させ
ることによって半球状の突起電極6を形成する。
イズ層を形成する。次に、厚膜ホトレジスト膜を形成し
、その厚膜ホトレジスト膜の突起電極形成予定領域に対
応する部分を選択的に除去して開口させ、その後Pbと
Snを蒸着する。その後、厚膜ホトレジスト膜を溶解除
去し、突起電極形成予定領域に対応する部分のみP b
−3n膜が残り、他の部分である厚膜ホトレジスト上の
Pb−3n膜はウェハからリフトオフする。さらにウェ
ットバック(熱処理)によって残りの導体膜を溶融させ
ることによって半球状の突起電極6を形成する。
このようにして、第2図(D)に示すようなバンプ構造
を有する半導体装置の構造が得られる。
を有する半導体装置の構造が得られる。
上記した半導体装置によれば下記の効果を得ることがで
きる。
きる。
即ち、プロテクション膜どなる酸化シリコン膜2と、酸
化クロム膜3との接触面において、両酸化膜の元素より
なる複合酸化物が形成される。という作用により、両酸
化膜の接着力が強固なものとなる。
化クロム膜3との接触面において、両酸化膜の元素より
なる複合酸化物が形成される。という作用により、両酸
化膜の接着力が強固なものとなる。
また、下地電極5の最下層のクロムと、酸化クロム膜3
との接触面において、酸素原子及びクロム原子の拡散に
よって明確なる界面が消滅する、という作用により、下
地電極5と、酸化クロム膜3の接着力が強固なものとな
る。
との接触面において、酸素原子及びクロム原子の拡散に
よって明確なる界面が消滅する、という作用により、下
地電極5と、酸化クロム膜3の接着力が強固なものとな
る。
その結果、下地電極5の接着力が著しく向上するため、
半導体装置の発熱等により下地電極5及び突起電極6に
大きな熱応力が作用しても、下地電極5と半導体チップ
との剥離は起こらず、ひいてはCCB技術を適用した半
導体装置において著しく信頼性が向上することになる。
半導体装置の発熱等により下地電極5及び突起電極6に
大きな熱応力が作用しても、下地電極5と半導体チップ
との剥離は起こらず、ひいてはCCB技術を適用した半
導体装置において著しく信頼性が向上することになる。
なお、本実施例においては、プロテクション膜となる酸
化シリコン膜2上に、酸化クロム膜3を0.5μm以上
形成して絶縁膜とし、AQ配線1の表面の一部が露出さ
れるように酸化シリコン膜2及び酸化クロム膜3を選択
的に除去することにより、An配線1と下地電極5との
電気的接続を図っているが、第3図に示すように、AQ
配線1の表面の一部が露出されるようにプロテクション
膜となる酸化シリコン膜2を選択的に除去した後に、そ
の上全面に酸化クロム膜4を導電性を損なわない程度の
厚さ例えば100人程減圧成し、この酸化クロム膜4を
通してAfl配線1と下地電極5との電気的接続を図っ
ても良い。
化シリコン膜2上に、酸化クロム膜3を0.5μm以上
形成して絶縁膜とし、AQ配線1の表面の一部が露出さ
れるように酸化シリコン膜2及び酸化クロム膜3を選択
的に除去することにより、An配線1と下地電極5との
電気的接続を図っているが、第3図に示すように、AQ
配線1の表面の一部が露出されるようにプロテクション
膜となる酸化シリコン膜2を選択的に除去した後に、そ
の上全面に酸化クロム膜4を導電性を損なわない程度の
厚さ例えば100人程減圧成し、この酸化クロム膜4を
通してAfl配線1と下地電極5との電気的接続を図っ
ても良い。
このようにすると、酸化クロム膜4が薄いのでその形成
時間を短縮することができ、かつ全面に形成した酸化ク
ロム膜4を選択除去する必要がないため、スルーブツト
の向上が図れる。
時間を短縮することができ、かつ全面に形成した酸化ク
ロム膜4を選択除去する必要がないため、スルーブツト
の向上が図れる。
また、酸化クロム膜4を全面に形成した後に選択除去す
る必要がないので、この酸化クロム膜4もプロテクショ
ン膜として機能することになる。
る必要がないので、この酸化クロム膜4もプロテクショ
ン膜として機能することになる。
また、
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例によれば、下地電極としてCr、G
uおよびAuの3層からなる積層膜を用いているが、C
,rおよびCuの2層膜、Ti、NiおよびAuの3層
膜等であっても良い。Ti。
uおよびAuの3層からなる積層膜を用いているが、C
,rおよびCuの2層膜、Ti、NiおよびAuの3層
膜等であっても良い。Ti。
NiおよびAuの3層膜の場合には、その下側には酸化
チタン膜が形成される。
チタン膜が形成される。
また、突起電極を形成するに際して上記実施例では、P
b−5nの導体膜を用いたが、In−Pbの導体膜等を
用いるようにしても良い。
b−5nの導体膜を用いたが、In−Pbの導体膜等を
用いるようにしても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体チップの実装
技術について説明したが、それに限定されるものではな
く、酸化膜上に金属電極が形成される構造を有する半導
体装置全般について適用される。
をその背景となった利用分野である半導体チップの実装
技術について説明したが、それに限定されるものではな
く、酸化膜上に金属電極が形成される構造を有する半導
体装置全般について適用される。
[発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、パッシベーション膜である酸化膜に形成した開口
から露出する配線上にその周縁部が前記酸化膜上に載る
ように下地電極となる積層膜が形成され、さらに該積層
吸上に突起電極が形成された半導体装置において、少な
くとも前記下地電極の周縁部直下に前記積層膜における
最下層の金属と同一金属の酸化膜が存在しているため、
パッシベーション膜である酸化膜と、前記積層膜におけ
る最下層の金属と同一金属の酸化膜との接触面において
、両酸化膜の元素よりなる複合酸化物が形成される。そ
のため、両酸化膜の接着力が強固なものとなる。一方、
下地電極の最下層の金属と、前記積層膜における最下層
の金属と同一金属の酸化膜との接触面において、酸素原
子及び金属原子の拡散によって明確なる界面が消滅する
。そのため、下地電極と、前記積層膜における最下層の
金属と同一金属の酸化膜の接着力も強固なものとなる。
から露出する配線上にその周縁部が前記酸化膜上に載る
ように下地電極となる積層膜が形成され、さらに該積層
吸上に突起電極が形成された半導体装置において、少な
くとも前記下地電極の周縁部直下に前記積層膜における
最下層の金属と同一金属の酸化膜が存在しているため、
パッシベーション膜である酸化膜と、前記積層膜におけ
る最下層の金属と同一金属の酸化膜との接触面において
、両酸化膜の元素よりなる複合酸化物が形成される。そ
のため、両酸化膜の接着力が強固なものとなる。一方、
下地電極の最下層の金属と、前記積層膜における最下層
の金属と同一金属の酸化膜との接触面において、酸素原
子及び金属原子の拡散によって明確なる界面が消滅する
。そのため、下地電極と、前記積層膜における最下層の
金属と同一金属の酸化膜の接着力も強固なものとなる。
その結果、下地電極の接着力が著しく向上するため、C
CB技術を適用した半導体装置において著しく信頼性が
向上することになる。
CB技術を適用した半導体装置において著しく信頼性が
向上することになる。
第1図は本発明に係る半導体装置の一実施例の部分拡大
断面図、 第2図(A)〜(D)は本発明に係る半導体装置の形成
方法の一例を示す半導体基板の部分拡大断面図、 第3図は本発明に係る半導体装置の一実施例の変形例の
部分拡大断面図、 第4図(A)〜(C)は従来の半導体装置の形成方法の
一例を示す半導体基板の部分拡大断面図である。 1・・・・AQ配線、2・・・・酸化膜(酸化シリコン
膜)、3.4・・・・酸化膜(酸化クロム膜)、5積層
膜(下地電極)、6・・・突起電極。 〜 つ 4 〜 257− 〜 〜
断面図、 第2図(A)〜(D)は本発明に係る半導体装置の形成
方法の一例を示す半導体基板の部分拡大断面図、 第3図は本発明に係る半導体装置の一実施例の変形例の
部分拡大断面図、 第4図(A)〜(C)は従来の半導体装置の形成方法の
一例を示す半導体基板の部分拡大断面図である。 1・・・・AQ配線、2・・・・酸化膜(酸化シリコン
膜)、3.4・・・・酸化膜(酸化クロム膜)、5積層
膜(下地電極)、6・・・突起電極。 〜 つ 4 〜 257− 〜 〜
Claims (1)
- 【特許請求の範囲】 1、パッシベーション膜である酸化膜に形成した開口か
ら露出する配線上にその周縁部が前記酸化膜上に載るよ
うに下地電極となる積層膜が形成され、さらに該積層膜
上に突起電極が形成された半導体装置において、少なく
とも前記下地電極の周縁部直下に前記積層膜における最
下層の金属と同一金属の酸化膜が存在していることを特
徴とする半導体装置。 2、前記パッシベーション膜である酸化膜上及び該酸化
膜の開口から露出する配線上に、前記積層膜における最
下層の金属と同一金属の酸化膜が導電性を損なわない程
度の厚さで形成されていることを特徴とする請求項1記
載の半導体装置。 3、前記積層膜における最下層の金属がクロムにより形
成され、その下側の一部又は全部に酸化クロム膜が形成
されていることを特徴とする請求項1又は2記載の半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096403A JPH03295242A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096403A JPH03295242A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03295242A true JPH03295242A (ja) | 1991-12-26 |
Family
ID=14163998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2096403A Pending JPH03295242A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03295242A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100267778B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 반도체소자의 패드 형성방법 |
US8120242B2 (en) * | 2006-03-22 | 2012-02-21 | Osaka University | Transistor and process of producing the same, light-emitting device, and display |
-
1990
- 1990-04-13 JP JP2096403A patent/JPH03295242A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100267778B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 반도체소자의 패드 형성방법 |
US8120242B2 (en) * | 2006-03-22 | 2012-02-21 | Osaka University | Transistor and process of producing the same, light-emitting device, and display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
JP2003031576A (ja) | 半導体素子及びその製造方法 | |
US7535104B2 (en) | Structure and method for bond pads of copper-metallized integrated circuits | |
JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
JPH03295242A (ja) | 半導体装置 | |
EP0540519B1 (en) | Method for making a thermal compression bond | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
JPS63252445A (ja) | 半導体装置の製造方法 | |
JPS63224344A (ja) | 半導体装置の製造方法 | |
JPH03132036A (ja) | 半導体装置の製造方法 | |
JPS61251152A (ja) | バンプ形成方法 | |
JPH09172019A (ja) | 下地電極の形成方法 | |
JPS6158258A (ja) | 半導体装置の製造方法 | |
JPH07106332A (ja) | 半導体装置およびその製造方法 | |
JPH01161735A (ja) | 半導体装置 | |
JPH04162532A (ja) | 半導体装置 |