JP3376745B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP3376745B2 JP3376745B2 JP04265995A JP4265995A JP3376745B2 JP 3376745 B2 JP3376745 B2 JP 3376745B2 JP 04265995 A JP04265995 A JP 04265995A JP 4265995 A JP4265995 A JP 4265995A JP 3376745 B2 JP3376745 B2 JP 3376745B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- bump electrode
- bump
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上の電極と
の接続をＴＡＢ方式などで行うために電極上にバンプ電
極を備えた半導体装置およびその製造方法に関する。
の接続をＴＡＢ方式などで行うために電極上にバンプ電
極を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】例えば、半導体集積回路チップの高密度
実装を実現するためにＴＡＢ方式で行う場合、ボンディ
ング用の突起部であるバンプ電極が半導体基板上に形成
される。図２はそのようなバンプ電極部の断面構造を示
す。図において、シリコン基板１上に形成されたＡｌ電
極のパッド部２を覆ってプラズマＣＶＤ法で形成された
窒化膜などのパッシベーション膜３の開口部でＡｌとの
密着性のよいＴｉ膜４が接触し、その上に拡散防止のバ
リア作用をもつＰｄ膜５が積層されている。この下地金
属膜を覆うレジスト膜よりなる図示しない選択マスクを
用いての電解めっき法によりマスク開口部にバンプ電極
６が形成されている。バリア電極６の下および近接部分
を除いて下地金属膜４、５はウェットエッチングにより
除去されている。
実装を実現するためにＴＡＢ方式で行う場合、ボンディ
ング用の突起部であるバンプ電極が半導体基板上に形成
される。図２はそのようなバンプ電極部の断面構造を示
す。図において、シリコン基板１上に形成されたＡｌ電
極のパッド部２を覆ってプラズマＣＶＤ法で形成された
窒化膜などのパッシベーション膜３の開口部でＡｌとの
密着性のよいＴｉ膜４が接触し、その上に拡散防止のバ
リア作用をもつＰｄ膜５が積層されている。この下地金
属膜を覆うレジスト膜よりなる図示しない選択マスクを
用いての電解めっき法によりマスク開口部にバンプ電極
６が形成されている。バリア電極６の下および近接部分
を除いて下地金属膜４、５はウェットエッチングにより
除去されている。
【０００３】ＴＡＢ方式では、このバンプ電極にテープ
キャリア上のリードを接続するインナリードボンディン
グ (以下ＩＬＢと記す) 工程が行われる。この工程は、
図３に示すように、バンプ電極６に重ね合わせたテープ
キャリアのリード７の上から２５０〜４５０℃に加熱し
たボンディング用のツール８で３０〜６０ｇの荷重の加
圧を行い、バンプ電極６とリード７の材料同志を熱圧着
もしくは合金化で接合する。
キャリア上のリードを接続するインナリードボンディン
グ (以下ＩＬＢと記す) 工程が行われる。この工程は、
図３に示すように、バンプ電極６に重ね合わせたテープ
キャリアのリード７の上から２５０〜４５０℃に加熱し
たボンディング用のツール８で３０〜６０ｇの荷重の加
圧を行い、バンプ電極６とリード７の材料同志を熱圧着
もしくは合金化で接合する。
【０００４】
【発明が解決しようとする課題】上述のようなＩＬＢ工
程では以下のような問題が生ずる。 (1) ツール８の加圧によって、シリコン基板１とバンプ
電極６の間に応力が集中し、特にＡｌ電極パッド部２に
は剪断応力が働く。このような応力によりパッド部２の
直下のシリコン基板１に亀裂が入るなどのいわゆるクレ
タリングが起こることがある。
程では以下のような問題が生ずる。 (1) ツール８の加圧によって、シリコン基板１とバンプ
電極６の間に応力が集中し、特にＡｌ電極パッド部２に
は剪断応力が働く。このような応力によりパッド部２の
直下のシリコン基板１に亀裂が入るなどのいわゆるクレ
タリングが起こることがある。
【０００５】(2) 図に示すように、バンプ電極６の上面
中央部には凹部６１がある。この凹部６１は、Ａｌ電極
パッド部２の表面上の下地金属膜４、５が周囲のパッシ
ベーション膜３の上面まで延びて凹形になっているた
め、その上に電着されるバンプ電極６の上面に必然的に
生ずるものである。このような凹部６１の存在により、
リード７とバンプ電極６との接触面積が少なくなり、接
触強度の低下や接触抵抗の増大がひき起こされる。
中央部には凹部６１がある。この凹部６１は、Ａｌ電極
パッド部２の表面上の下地金属膜４、５が周囲のパッシ
ベーション膜３の上面まで延びて凹形になっているた
め、その上に電着されるバンプ電極６の上面に必然的に
生ずるものである。このような凹部６１の存在により、
リード７とバンプ電極６との接触面積が少なくなり、接
触強度の低下や接触抵抗の増大がひき起こされる。
【０００６】一方、Ａｌ電極におけるよく知られた問題
点として、図４のＡ部に示すようなＡｌヒロックと呼ば
れる突起２１の成長がある。このＡｌヒロック２１は、
半導体基板とＡｌ膜の熱膨脹係数の違いによって、Ａｌ
電極膜が圧縮力を受け成長するとされている。半導体集
積回路の製造工程では、Ａｌパッド部２上のパッシベー
ション膜３を開口した後に、プラズマダメージを回復さ
せるため４００℃前後で熱処理するが、この時熱によっ
てＡｌヒロック２１が成長する。高いものでは高さ1.５
μｍになる。このＡｌヒロックにより、バンプ電極６を
備えた半導体装置の製造工程では以下のような問題が生
ずる。
点として、図４のＡ部に示すようなＡｌヒロックと呼ば
れる突起２１の成長がある。このＡｌヒロック２１は、
半導体基板とＡｌ膜の熱膨脹係数の違いによって、Ａｌ
電極膜が圧縮力を受け成長するとされている。半導体集
積回路の製造工程では、Ａｌパッド部２上のパッシベー
ション膜３を開口した後に、プラズマダメージを回復さ
せるため４００℃前後で熱処理するが、この時熱によっ
てＡｌヒロック２１が成長する。高いものでは高さ1.５
μｍになる。このＡｌヒロックにより、バンプ電極６を
備えた半導体装置の製造工程では以下のような問題が生
ずる。
【０００７】(1)下地金属膜４、５の上に電解めっきに
よりバンプ電極６を形成する前に、良好なめっきができ
るようにバリア金属膜５表面の自然酸化膜をウェットエ
ッチングにより除去する。Ａｌヒロック２１がオーバー
ハングしていると、その上に形成されるバリア金属膜５
のカバレージが悪くなり、ウェットエッチングした際に
バリア金属膜５が覆い切れなかった下地金属膜４がエッ
チングされてしまい、Ａｌパッド部２が露出してしま
う。このためこの部分だけめっきが着かなくなる。
よりバンプ電極６を形成する前に、良好なめっきができ
るようにバリア金属膜５表面の自然酸化膜をウェットエ
ッチングにより除去する。Ａｌヒロック２１がオーバー
ハングしていると、その上に形成されるバリア金属膜５
のカバレージが悪くなり、ウェットエッチングした際に
バリア金属膜５が覆い切れなかった下地金属膜４がエッ
チングされてしまい、Ａｌパッド部２が露出してしま
う。このためこの部分だけめっきが着かなくなる。
【０００８】(2)Ａｌパッド部２上にＡｌヒロック２１
が存在すると、図４に示すようにその上に形成されたバ
ンプ電極６の表面にも突起６２が生ずる。特に、バンプ
電極６が薄型の場合、このような突起６２を有する凹凸
表面が、実装時の接触不良あるいは接続強度の低下につ
ながる。本発明の目的は、上述の問題を解決し、バンプ
電極への接続導体の接合の際にバンプ電極直下部分に損
傷が生ずることがなく、またバンプ電極と接続導体との
接触強度が十分で接触抵抗の低い半導体装置、同時に半
導体基板上の電極がＡｌよりなる場合にＡｌヒロックが
生ずることのない半導体装置の製造方法を提供すること
にある。
が存在すると、図４に示すようにその上に形成されたバ
ンプ電極６の表面にも突起６２が生ずる。特に、バンプ
電極６が薄型の場合、このような突起６２を有する凹凸
表面が、実装時の接触不良あるいは接続強度の低下につ
ながる。本発明の目的は、上述の問題を解決し、バンプ
電極への接続導体の接合の際にバンプ電極直下部分に損
傷が生ずることがなく、またバンプ電極と接続導体との
接触強度が十分で接触抵抗の低い半導体装置、同時に半
導体基板上の電極がＡｌよりなる場合にＡｌヒロックが
生ずることのない半導体装置の製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体基板上に形成された電極上にバン
プ電極を有する半導体装置の製造方法において、 前記
電極を含めて前記半導体基板上を絶縁膜で覆う工程と、
前記絶縁膜のうち前記電極上のバンプ電極形成部の周縁
上近傍でかつ前記バンプ電極形成部以外の部分に選択的
に開口部を明ける工程と、前記開口部で前記電極に接触
するとともに前記バンプ電極形成部上の前記絶縁膜を覆
う下地金属膜を形成する工程と、前記バンプ電極形成部
上の前記下地金属膜上にバンプ電極を形成する工程とを
含むものとする。また、半導体基板上の電極がＡｌより
なり、半導体基板上の電極を絶縁膜で覆う工程の後にＡ
ｌ電極の熱処理工程を備えることが有効である。さら
に、半導体基板上に形成された電極上にバンプ電極を有
する半導体装置において、前記電極上のバンプ電極形成
部の周縁上近傍でかつ前記バンプ電極形成部以外の部分
に開口部が選択的に明けられた絶縁膜と、前記開口部で
前記電極に接触するとともに前記バンプ電極形成部上の
前記絶縁膜上に形成された下地金属膜と、前記バンプ電
極形成部上の前記下地金属膜上に形成されたバンプ電極
とが備えられたことでよい。
に、本発明は、半導体基板上に形成された電極上にバン
プ電極を有する半導体装置の製造方法において、 前記
電極を含めて前記半導体基板上を絶縁膜で覆う工程と、
前記絶縁膜のうち前記電極上のバンプ電極形成部の周縁
上近傍でかつ前記バンプ電極形成部以外の部分に選択的
に開口部を明ける工程と、前記開口部で前記電極に接触
するとともに前記バンプ電極形成部上の前記絶縁膜を覆
う下地金属膜を形成する工程と、前記バンプ電極形成部
上の前記下地金属膜上にバンプ電極を形成する工程とを
含むものとする。また、半導体基板上の電極がＡｌより
なり、半導体基板上の電極を絶縁膜で覆う工程の後にＡ
ｌ電極の熱処理工程を備えることが有効である。さら
に、半導体基板上に形成された電極上にバンプ電極を有
する半導体装置において、前記電極上のバンプ電極形成
部の周縁上近傍でかつ前記バンプ電極形成部以外の部分
に開口部が選択的に明けられた絶縁膜と、前記開口部で
前記電極に接触するとともに前記バンプ電極形成部上の
前記絶縁膜上に形成された下地金属膜と、前記バンプ電
極形成部上の前記下地金属膜上に形成されたバンプ電極
とが備えられたことでよい。
【００１０】
【作用】バンプ電極は下地金属膜を介して電極とその周
縁部近傍でのみ接触し、中央部には絶縁膜が介在するた
め、この絶縁膜がツールによる加圧時の応力緩衝層とし
て働き、バンプ電極直下部分に損傷の生ずるのを防ぐ。
また、バンプ電極形成部の電極中央部上に絶縁膜が残っ
ているため、その上に下地金属膜を介して電着されるバ
ンプ電極の表面には凹部が形成されず平坦である。従っ
て、バンプ電極上面と接続導体との接触面積は増加し、
良好な接合が生ずる。さらに、電極がＡｌよりなる場
合、絶縁膜で基板を覆った後にＡｌ電極の熱処理をし
て、例えばプラズマエッチングの際のダメージの回復、
あるいはＡｌ電極のシンターを行っても、少なくともＡ
ｌ電極中央部上に絶縁膜が残っているため、その絶縁膜
がそのあとの熱処理時のＡｌヒロックの成長を抑制する
役をする。絶縁膜の上に形成されるバンプ電極上面に突
起が生ずることもない。
縁部近傍でのみ接触し、中央部には絶縁膜が介在するた
め、この絶縁膜がツールによる加圧時の応力緩衝層とし
て働き、バンプ電極直下部分に損傷の生ずるのを防ぐ。
また、バンプ電極形成部の電極中央部上に絶縁膜が残っ
ているため、その上に下地金属膜を介して電着されるバ
ンプ電極の表面には凹部が形成されず平坦である。従っ
て、バンプ電極上面と接続導体との接触面積は増加し、
良好な接合が生ずる。さらに、電極がＡｌよりなる場
合、絶縁膜で基板を覆った後にＡｌ電極の熱処理をし
て、例えばプラズマエッチングの際のダメージの回復、
あるいはＡｌ電極のシンターを行っても、少なくともＡ
ｌ電極中央部上に絶縁膜が残っているため、その絶縁膜
がそのあとの熱処理時のＡｌヒロックの成長を抑制する
役をする。絶縁膜の上に形成されるバンプ電極上面に突
起が生ずることもない。
【００１１】
【実施例】以下、図２、図３、図４と共通の部分に同一
の符号を付した図を引用して本発明の実施例の半導体集
積回路製造工程について述べる。図１ (ａ) 〜 (ｄ) に
示した本発明の一実施例の製造工程は次の通りである。 図１ (ａ) ：シリコン基板１上に厚さ１μｍ、幅８０μ
ｍのＡｌ電極パッド部２を形成、次にプラズマＣＶＤ法
により絶縁性パッシベーション膜であるシリコン窒化膜
３を１〜1.５μｍの厚さに堆積し、バンプ電極形成部周
縁にバンプ電極とパッド部とのコンタクトを取るための
幅１５μｍの開口部３１をプラズマエッチングし窒化膜
を選択的に除去することによって明ける。そのあとプラ
ズマダメージの回復のため４００℃前後で熱処理する。
の符号を付した図を引用して本発明の実施例の半導体集
積回路製造工程について述べる。図１ (ａ) 〜 (ｄ) に
示した本発明の一実施例の製造工程は次の通りである。 図１ (ａ) ：シリコン基板１上に厚さ１μｍ、幅８０μ
ｍのＡｌ電極パッド部２を形成、次にプラズマＣＶＤ法
により絶縁性パッシベーション膜であるシリコン窒化膜
３を１〜1.５μｍの厚さに堆積し、バンプ電極形成部周
縁にバンプ電極とパッド部とのコンタクトを取るための
幅１５μｍの開口部３１をプラズマエッチングし窒化膜
を選択的に除去することによって明ける。そのあとプラ
ズマダメージの回復のため４００℃前後で熱処理する。
【００１２】図１ (ｂ) ：パッシベーション膜３の全面
に第一下地金属膜のＴｉ膜４を0.４μｍの厚さに、その
上に第二下地金属膜のＰｄ膜５を0.５μｍの厚さに蒸着
法あるいはスパッタ法で成膜する。次に、図示しないレ
ジスト膜により選択マスクを形成し、Ｔｉ膜５をバンプ
電極形成部とパッシベーション膜３の開口部３１内の部
分を残すようにウェットエッチングする。
に第一下地金属膜のＴｉ膜４を0.４μｍの厚さに、その
上に第二下地金属膜のＰｄ膜５を0.５μｍの厚さに蒸着
法あるいはスパッタ法で成膜する。次に、図示しないレ
ジスト膜により選択マスクを形成し、Ｔｉ膜５をバンプ
電極形成部とパッシベーション膜３の開口部３１内の部
分を残すようにウェットエッチングする。
【００１３】図１ (ｃ) ：Ａｌ電極パッド部２上部のパ
ッシベーション膜３上にバンプ電極が形成できるよう図
示しないレジスト膜の選択マスクを形成する。次に、Ｐ
ｄ膜５の上に電解めっき法によりバンプ電極６を形成
し、そのあとレジスト膜を剥離する。 図１ (ｄ) ：Ｐｄ膜５をマスクとして、Ｔｉ膜４をウェ
ットエッチングし、パッド部２の上のみに残す。
ッシベーション膜３上にバンプ電極が形成できるよう図
示しないレジスト膜の選択マスクを形成する。次に、Ｐ
ｄ膜５の上に電解めっき法によりバンプ電極６を形成
し、そのあとレジスト膜を剥離する。 図１ (ｄ) ：Ｐｄ膜５をマスクとして、Ｔｉ膜４をウェ
ットエッチングし、パッド部２の上のみに残す。
【００１４】図５ (ａ) 〜 (ｅ) に示す本発明の別の実
施例の半導体集積回路製造工程は次の通りである。 図５ (ａ) ：シリコン基板１上にＡｌ電極パッド部２を
形成、次にプラズマＣＶＤ法によりパッシベーション膜
であるシリコン窒化膜３をパッド部２と同等の0.８〜1.
０μｍの膜厚だけ堆積し、次いでパッド部２が露出する
までプラズマエッチングする。
施例の半導体集積回路製造工程は次の通りである。 図５ (ａ) ：シリコン基板１上にＡｌ電極パッド部２を
形成、次にプラズマＣＶＤ法によりパッシベーション膜
であるシリコン窒化膜３をパッド部２と同等の0.８〜1.
０μｍの膜厚だけ堆積し、次いでパッド部２が露出する
までプラズマエッチングする。
【００１５】図５ (ｂ) ：窒化膜３およびＡｌパッド部
２上に回転数、２〜４×１０3 ｒｐｍのスピンコータを
用いてポリイミド樹脂膜９を1.０〜1.２μｍ厚に塗布す
る。次に、バンプ電極形成部以外の場所でバンプ電極と
Ａｌ電極パッド部のコンタクトを取るため、選択的にポ
リイミド樹脂膜９を除去して開口部９１を明ける。この
時のエッチングには、有機アルカリのテトラメチルハイ
ドロアンモニュームを用いる。次いで、２５０〜３５０
℃の温度で熱処理を加えイミド化を促進させ膜７の硬化
を行う。
２上に回転数、２〜４×１０3 ｒｐｍのスピンコータを
用いてポリイミド樹脂膜９を1.０〜1.２μｍ厚に塗布す
る。次に、バンプ電極形成部以外の場所でバンプ電極と
Ａｌ電極パッド部のコンタクトを取るため、選択的にポ
リイミド樹脂膜９を除去して開口部９１を明ける。この
時のエッチングには、有機アルカリのテトラメチルハイ
ドロアンモニュームを用いる。次いで、２５０〜３５０
℃の温度で熱処理を加えイミド化を促進させ膜７の硬化
を行う。
【００１６】図５ (ｃ) ：ポリイミド樹脂膜９の全面に
第一下地金属膜のＴｉ膜４を0.４μｍの厚さに、第二下
地金属膜のＰｄ膜５を0.５μｍの厚さに蒸着法やスパッ
タ法で形成する。次に、図示しないレジスト膜により選
択マスクを形成し、バンプ電極形成部とポリイミド樹脂
膜９の開口部９１内の部分を残すようにＰｄ膜５をウェ
ットエッチングする。
第一下地金属膜のＴｉ膜４を0.４μｍの厚さに、第二下
地金属膜のＰｄ膜５を0.５μｍの厚さに蒸着法やスパッ
タ法で形成する。次に、図示しないレジスト膜により選
択マスクを形成し、バンプ電極形成部とポリイミド樹脂
膜９の開口部９１内の部分を残すようにＰｄ膜５をウェ
ットエッチングする。
【００１７】図５ (ｄ) ：Ａｌパッド２上部のポリイミ
ド樹脂７上にバンプ電極が形成できるよう、図示しない
レジスト膜の選択マスクを形成する。次に、Ｐｄ膜５上
に電解めっき法によりバンプ電極６を形成し、そのあと
レジスト膜を剥離する。 図５ (ｅ) ：Ｐｄ膜５をマスクとして、Ｔｉ膜４をウェ
ットエッチングし、パッド部２の上のみ残す。
ド樹脂７上にバンプ電極が形成できるよう、図示しない
レジスト膜の選択マスクを形成する。次に、Ｐｄ膜５上
に電解めっき法によりバンプ電極６を形成し、そのあと
レジスト膜を剥離する。 図５ (ｅ) ：Ｐｄ膜５をマスクとして、Ｔｉ膜４をウェ
ットエッチングし、パッド部２の上のみ残す。
【００１８】図１、図４に示したいずれの実施例におい
ても、熱処理時に成長するＡｌヒロックの高さを0.３μ
ｍにまで抑えることができる。
ても、熱処理時に成長するＡｌヒロックの高さを0.３μ
ｍにまで抑えることができる。
【００１９】
【発明の効果】本発明によれば、バンプ電極と半導体基
板上に電極パッド部の間にパッシベーション膜その他の
膜が介在しているため、この絶縁膜がパッド部直下の層
を保護することにより、ＩＬＢ時の損傷の発生を防止す
ることができた。また、熱処理時にＡｌ電極パッド部に
おけるＡｌヒロックの成長を絶縁膜が抑制する役目を果
たし、バンプ電極形成のためのめっきが着かないことが
なくなった。さらに、バンプ電極と接続導体との接合時
に問題となる接触抵抗増大や接合強度の低下について
は、バンプ電極の表面が平坦にできるため良好な接合が
得られる。さらに、本発明の製造方法においては、コス
トアップすること無く従来工程で信頼性の高いＴＡＢ方
式実装半導体集積回路のような半導体装置を得ることが
できる。
板上に電極パッド部の間にパッシベーション膜その他の
膜が介在しているため、この絶縁膜がパッド部直下の層
を保護することにより、ＩＬＢ時の損傷の発生を防止す
ることができた。また、熱処理時にＡｌ電極パッド部に
おけるＡｌヒロックの成長を絶縁膜が抑制する役目を果
たし、バンプ電極形成のためのめっきが着かないことが
なくなった。さらに、バンプ電極と接続導体との接合時
に問題となる接触抵抗増大や接合強度の低下について
は、バンプ電極の表面が平坦にできるため良好な接合が
得られる。さらに、本発明の製造方法においては、コス
トアップすること無く従来工程で信頼性の高いＴＡＢ方
式実装半導体集積回路のような半導体装置を得ることが
できる。
【図１】本発明の一実施例の半導体集積回路製造工程を
(ａ) ないし (ｄ) の順に示す断面図
(ａ) ないし (ｄ) の順に示す断面図
【図２】従来の半導体集積回路のバンプ電極部断面図
【図３】ＴＡＢ方式による図２のバンプ電極へのＩＬＢ
後の断面図
後の断面図
【図４】従来の半導体集積回路にＡｌ電極パッド部に発
生するＡｌヒロックの断面図
生するＡｌヒロックの断面図
【図５】本発明の別の実施例の半導体集積回路製造工程
を (ａ) ないし (ｅ) の順に示す断面図
を (ａ) ないし (ｅ) の順に示す断面図
１ シリコン基板
２ Ａｌ電極パッド部
３ パッシベーション膜
３１ パッシベーション膜開口部
４ Ｔｉ膜
５ Ｐｄ膜
６ バンプ電極
７ ポリイミド樹脂膜
Claims (3)
- 【請求項１】半導体基板上に形成された電極上にバンプ
電極を有する半導体装置の製造方法において、 前記電
極を含めて前記半導体基板上を絶縁膜で覆う工程と、前
記絶縁膜のうち前記電極上のバンプ電極形成部の周縁上
近傍でかつ前記バンプ電極形成部以外の部分に選択的に
開口部を明ける工程と、前記開口部で前記電極に接触す
るとともに前記バンプ電極形成部上の前記絶縁膜を覆う
下地金属膜を形成する工程と、前記バンプ電極形成部上
の前記下地金属膜上にバンプ電極を形成する工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記電極がアルミニウムよりなり、前記半
導体基板上を絶縁膜で覆う工程の後に前記アルミニウム
電極の熱処理工程を備えることを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項３】半導体基板上に形成された電極上にバンプ
電極を有する半導体装置において、前記電極上のバンプ
電極形成部の周縁上近傍でかつ前記バンプ電極形成部以
外の部分に開口部が選択的に明けられた絶縁膜と、前記
開口部で前記電極に接触するとともに前記バンプ電極形
成部上の前記絶縁膜上に形成された下地金属膜と、前記
バンプ電極形成部上の前記下地金属膜上に形成されたバ
ンプ電極とが備えられたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04265995A JP3376745B2 (ja) | 1994-09-02 | 1995-03-02 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-209431 | 1994-09-02 | ||
| JP20943194 | 1994-09-02 | ||
| JP04265995A JP3376745B2 (ja) | 1994-09-02 | 1995-03-02 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124932A JPH08124932A (ja) | 1996-05-17 |
| JP3376745B2 true JP3376745B2 (ja) | 2003-02-10 |
Family
ID=26382391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04265995A Expired - Fee Related JP3376745B2 (ja) | 1994-09-02 | 1995-03-02 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376745B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
-
1995
- 1995-03-02 JP JP04265995A patent/JP3376745B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08124932A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
| US6441467B2 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
| JP3141364B2 (ja) | 半導体チップ | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
| JPH118264A (ja) | 半導体装置及びその製造方法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| US6479375B2 (en) | Method of forming a semiconductor device having a non-peeling electrode pad portion | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| EP0540519B1 (en) | Method for making a thermal compression bond | |
| KR20000076823A (ko) | 반도체 장치 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPH0691126B2 (ja) | 半導体装置 | |
| JPH03295242A (ja) | 半導体装置 | |
| JP2720863B2 (ja) | 半導体集積回路装置 | |
| JPS6015150B2 (ja) | 半導体装置の製法 | |
| JPH0244145B2 (ja) | ||
| JPH11233544A (ja) | 半導体装置 | |
| JPH03242938A (ja) | 半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH07106332A (ja) | 半導体装置およびその製造方法 | |
| JP2001308138A (ja) | 半導体装置及びその製造方法 | |
| JPS6294962A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |