JPH118264A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH118264A
JPH118264A JP9156985A JP15698597A JPH118264A JP H118264 A JPH118264 A JP H118264A JP 9156985 A JP9156985 A JP 9156985A JP 15698597 A JP15698597 A JP 15698597A JP H118264 A JPH118264 A JP H118264A
Authority
JP
Japan
Prior art keywords
pad electrode
insulating film
interlayer insulating
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9156985A
Other languages
English (en)
Other versions
JP2964999B2 (ja
Inventor
Akira Kikkai
明 吉開
Hirofumi Hotta
弘文 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9156985A priority Critical patent/JP2964999B2/ja
Publication of JPH118264A publication Critical patent/JPH118264A/ja
Application granted granted Critical
Publication of JP2964999B2 publication Critical patent/JP2964999B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

(57)【要約】 【課題】 ボンディングの際の超音波振動が印可されて
もパッドと絶縁膜の密着力が低下することのないパッド
電極を持つ半導体装置及びその製造方法を提供する。 【解決手段】 半導体回路素子が形成されている半導体
基板１上に外部との接続のためのパッド電極３ａ、３ｂ
が設けられている半導体装置において、前記パッド電極
３ａ、３ｂとその下層の層間絶縁膜２との界面が凹凸で
あることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に外部との接続に用いるパッド電極の構造及び製
造方法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は図７ａ、ｂ
に示すように、半導体基板１上にＳｉＯ2等の絶縁膜２
が形成され、かつその絶縁膜上にＡｌ等で形成されたパ
ッド電極３が形成されており、さらにそのパッド電極３
の一部を覆うように半導体素子の保護のためのパッシベ
ーション膜４が形成されていた。
【０００３】また、配線層が多く、かつ各配線層の膜厚
が薄い場合パッド電極の厚みを確保するため図８のよう
に最上層の配線層のみでなくその下層の配線層でパッド
電極３ａを形成した後、配線層間の絶縁膜２のパッド電
極３ａ上に開口を設け、さらにパッド電極３ｂを形成後
パッシベーション膜４を形成する場合もある。
【０００４】これら従来の半導体装置の製造方法は次の
ようなものである。
【０００５】まず、回路素子を形成した半導体基板上の
絶縁膜２上にＡｌ等をスパッタ法などにより全面に形成
し、その後フォトリソグラフィー及びエッチング法を用
いて所望の形状の配線層及び電気接続を行うためのパッ
ド電極３を選択的に形成する（図９ａ）。
【０００６】次いでパッド電極を含む半導体基板上の全
面にシリコンの酸化物または窒化物等のパッシベーショ
ン膜を形成し、さらにパッド電極上のみをパッド電極同
様に選択的にエッチングし開口を設け（図９ｂ）る事に
より形成していた。
【０００７】また、配線層数が多い場合は上記パッシベ
ーション膜の代わりにＳｉＯ2等の層間絶縁膜２を形成
し、さらにその上部の配線を形成すると同時にパッド電
極３ｂを形成した後（図９ｃ）、さらにパッシベーショ
ン膜を形成する事により形成していた（図９ｄ）。
【０００８】
【発明が解決しようとする課題】これら半導体装置はそ
の後金線等のワイヤを用いたワイヤボンディング法やフ
ィルムキャリアを用いたＴＡＢボンディング法等により
外部と接続される。
【０００９】この各種ボンディングは多くが超音波を併
用した熱圧着法である。
【００１０】例として図１０に金線を用いたワイヤボン
ディングでの状態を示す。
【００１１】ワイヤボンディングは管状のキャピラリ５
に金線６ａが通されており、この金線を放電により溶解
させて金ボール６ｂを形成し加熱及び加圧をしながら半
導体装置状のパッド電極３に圧着を行うがその際キャピ
ラリに超音波振動を与える事によりパッド電極３と金ボ
ール６ｂの接合をより安定的に行っている。
【００１２】しかし、従来の半導体装置はパッドとボー
ルの接合は行われるものの図１０のように、パッド電極
３とその下層の絶縁膜２との界面が平滑な面であるた
め、ボンディングの際に印可される超音波振動によって
界面で滑りが起こり、パッド電極３と絶縁層２の界面の
密着強度を弱くしてしまいその界面でのはがれが発生し
やすくなり、初期的にはがれて接続部が電気的にオープ
ンとなるため歩留が低下したり使用中の温度変化などに
よる応力によりはがれが発生し、信頼性を低下させる原
因となる。
【００１３】特に近年の微細化高技術の進歩により配線
幅が狭くまた配線の厚みが薄くなる中で多層配線のため
の層間の絶縁膜の平坦化技術が進んでいるため、ボンデ
ィングの際に印可される超音波振動がパッド電極と絶縁
膜２の界面の密着力を低下させる事が大きな問題となっ
てきている。
【００１４】本発明は上記問題に鑑みてなされたもので
あり、ボンディングの際の超音波振動が印可されてもパ
ッドと絶縁膜の密着力が低下することのないパッド電極
を持つ半導体装置及びその製造方法を提供することを目
的とする。
【００１５】
【課題を解決するための手段】前記の目的は以下の手段
によって達成される。
【００１６】すなわち、本発明は、半導体回路素子が形
成されている半導体基板上に外部との接続のためのパッ
ド電極が設けられている半導体装置において、前記パッ
ド電極とその下層の層間絶縁膜との界面が凹凸であるこ
とを特徴とする半導体装置を提案するものであり、前記
凹凸はその凹部面積がパッドの面積の１０％以上であ
り、かつ凹部と凸部の段差が３００オングストローム〜
３０００オングストロームであることを含む。また本発
明は、半導体素子を形成した半導体基板上に層間絶縁膜
を形成する工程と層間絶縁膜上のパッド電極が形成され
る部分に選択的にもしくは層間絶縁膜全面に凹凸を形成
する工程とパッド電極を形成する工程とを少なくとも有
することを特徴とする半導体装置の製造方法を提案する
ものであり、凹凸を層間絶縁膜を選択的にエッチングす
ることにより形成すること、層間絶縁膜に選択的に凹凸
を設けた後に凹凸に金属を埋め込む工程を含むことを含
む。
【００１７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００１８】図１は本発明の一例を示す平面図及び断面
図である。
【００１９】本実施例では絶縁膜２上にパッド３ａが形
成され、そのパッド３ａ上に形成された層間絶縁膜２に
マトリックス状に形成された開口８が形成されており、
かつその開口の内部に金属層９が層間膜２よりも低い高
さで形成されている。
【００２０】この層間膜表面と開口８内に形成されてい
る金属層９とにより凹凸が形成され、その凹凸のさらに
上部にパッド電極３ｂ及びパッシベーション膜４が形成
されている。
【００２１】図６は上記実施例の半導体装置のワイヤボ
ンディング時における形態を示す断面図である。
【００２２】キャピラリに印可された超音波振動は金ボ
ール６ｂとパッド電極３ｂとの間で両者の変形に寄与す
ると共にさらにその下層のパッド電極３ｂと層間絶縁膜
２の間にも伝達されるが、その界面が凹凸により一平面
上にないため滑りを起こすことがない。
【００２３】従って、このパッド電極３ｂと層間絶縁膜
の間の密着強度が低下させることなくボンディングを行
うことができる。
【００２４】本発明の半導体装置は、従来の半導体装置
のパッド電極と層間絶縁膜２との界面が一平面上に存在
し、かつその方向とボンディングの際に印可される超音
波振動の方向とが一致することにより密着性が低下する
ことに着目し、パッド電極と層間絶縁膜の界面が一平面
ではなく凹凸を設けることによりパッド電極と層間絶縁
膜の界面で滑りが起こることを防止するためパッド電極
と層間絶縁膜間の密着力の低下が発生しないため、歩留
及び信頼性の高い半導体装置を提供することができる。
【００２５】
【実施例】本発明を実施例により、さらに具体的に説明
する。
【００２６】実施例１ 図１は本発明の第１の実施例を示す。
【００２７】第１の実施例では層間絶縁膜にＳｉＯ2を
使用し、また、開口の大きさは径０．５μｍのものを１
ミクロン間隔で形成して金属層にタングステンを使用し
た。
【００２８】タングステンと層間膜との段差は約０．１
μｍに形成し、その上部にさらにパッド電極を形成して
いる。
【００２９】その製造方法について図４を参照して説明
する。
【００３０】半導体素子形成後の半導体基板にＡｌを全
面に形成しフォトリソグラフィーにより選択的にパッド
電極を形成する（図４ａ）。
【００３１】次にパッド電極を含む半導体基板全面に層
間絶縁膜であるＳｉＯ2をプラズマＣＶＤ法により形成
する（図４ｂ）。
【００３２】その後さらにフォトリソグラフィーにより
選択的にパッド上部に開口を設けさらに開口を含む半導
体基板全面にＣＶＤ法によりタングステン層を形成する
（図４ｃ）。
【００３３】次いでタングステン層をエッチバックする
事により層間絶縁膜の開口内にタングステンを残す。こ
のときタングステン層が層間絶縁膜上に残らないように
するためエッチバックをややオーバーさせるため層間絶
縁膜とタングステンの間に約０．１μｍ程度の段差即ち
凹凸が形成される（図４ｄ）。
【００３４】その後さらにパッド電極を下層のパッド電
極と同様の方法にて形成し（図４ｅ）た後、パッド電極
を含む半導体基板全面にＳｉＮ等のパッシベーション膜
を形成し、パッド電極上部を選択的にエッチング除去し
て完成する（図４ｆ）。
【００３５】実施例２〜３ 次に本発明の第２及び第３の実施例について説明する。
【００３６】第２第３の実施例は層間絶縁膜に開口では
なく直接凹凸を形成したものであり図２ａ、ｂ及び図３
ａ、ｂに示すとおりである。
【００３７】本実施例の製造方法は図５に示すとおり半
導体基板（図５ａ）上の層間絶縁膜を選択的にエッチン
グして凹部１０を形成する（図５ｂ）。
【００３８】その後従来例同様パッド電極を形成し（図
５ｃ）パッシベーション膜または層間絶縁膜を形成し
（図５ｄ、図２ｂ）、必要な場合はさらにパッド電極を
上部に形成（図５ｅ）、パッシベーション膜を形成する
（図５ｆ、図３ｂ）。
【００３９】前述の実施例では凹凸の深さを０．１μｍ
としたが０．０３μｍ以上の深さで形成しても問題はな
い。ただし、深くするためには層間絶縁膜を厚くするこ
とになるため０．３μｍ程度までが現実的である。
【００４０】また、開口寸法についても径０．５とした
が矩形等の形状でもよく、またその数についても凹部が
パッドの面積の１０％以上であれば効果が得られる。
【００４１】さらに本実施例では金線を用いたワイヤボ
ンディング法を用いて説明したがＡｌ線やＴＡＢを用い
たボンディングであっても、超音波振動を印可するボン
ディング法であれば同様の効果が得られることはいうま
でもない。
【００４２】また、前述の実施例では開口を層間膜に対
し垂直に形成したが開口の断面形状はテーパー状であっ
ても効果が得られる。
【００４３】ただし、この場合開口の深さとテーパーの
角度により効果の大きさに差が生じるため可能な限り角
度は大きくする方がよい。
【００４４】
【発明の効果】第１の効果はボンディングの際に強度の
低下による初期的なボンディング不良が発生しないこと
である。
【００４５】第２の効果はパッド電極と層間絶縁膜間の
密着強度の低下がないため長期的な使用にも耐えうる信
頼性を確保できることである。
【００４６】その理由はパッド電極と層間絶縁膜の界面
外地平面で構成されず、凹凸を有している構造となって
いるため、ボンディングの際に印可される超音波振動が
パッド電極と層間絶縁膜の界面で滑りを発生させること
がないからである。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の半導体装置の平面図で
あり、図１（ｂ）は図１（ａ）の断面図である。
【図２】図２（ａ）は、本発明の半導体装置の別の例を
示す平面図であり、図２（ｂ）は図２（ａ）の断面図で
ある。
【図３】図３（ａ）は、本発明の半導体装置の更に別の
例を示す平面図であり、図３（ｂ）は図３（ａ）の断面
図である。
【図４】図４（ａ）〜（ｆ）は本発明の製造工程を示す
断面図である。
【図５】図５（ａ）〜（ｆ）は本発明の製造工程を示す
断面図である。
【図６】本発明の半導体装置の形態を示す断面図であ
る。
【図７】図７（ａ）は、従来の半導体装置の平面図であ
り、図７（ｂ）は図７（ａ）の断面図である。
【図８】図８（ａ）は、従来の半導体装置の別の例を示
す平面図であり、図８（ｂ）は図８（ａ）の断面図であ
る。
【図９】図９（ａ）〜（ｄ）は従来の製造工程を示す断
面図である。
【図１０】従来の半導体装置の問題点を示す断面図であ
る。
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ａ パッド電極 ３ｂ パッド電極 ４ パッシベーション膜 ５ キャピラリ ６ａ 金線 ６ｂ 金ボール ７ 超音波振動 ８ 開口 ９ 金属層 １０ 凹部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体回路素子が形成されている半導体
    基板上に外部との接続のためのパッド電極が設けられて
    いる半導体装置において、前記パッド電極とその下層の
    層間絶縁膜との界面が凹凸であることを特徴とする半導
    体装置。
  2. 【請求項２】 前記凹凸はその凹部面積がパッドの面積
    の１０％以上であり、かつ凹部と凸部の段差が３００オ
    ングストローム〜３０００オングストロームである請求
    項１に記載の半導体装置。
  3. 【請求項３】 半導体素子を形成した半導体基板上に層
    間絶縁膜を形成する工程と層間絶縁膜上のパッド電極が
    形成される部分に選択的もしくは層間絶縁膜全面に凹凸
    を形成する工程とパッド電極を形成する工程とを少なく
    とも有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 凹凸を層間絶縁膜を選択的にエッチング
    することにより形成する請求項３に記載の半導体装置の
    製造方法。
  5. 【請求項５】 層間絶縁膜に選択的に凹凸を設けた後に
    凹凸に金属を埋め込む工程を含む請求項４に記載の半導
    体装置の製造方法。
JP9156985A 1997-06-13 1997-06-13 半導体装置及びその製造方法 Expired - Fee Related JP2964999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9156985A JP2964999B2 (ja) 1997-06-13 1997-06-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9156985A JP2964999B2 (ja) 1997-06-13 1997-06-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH118264A true JPH118264A (ja) 1999-01-12
JP2964999B2 JP2964999B2 (ja) 1999-10-18

Family

ID=15639661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156985A Expired - Fee Related JP2964999B2 (ja) 1997-06-13 1997-06-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2964999B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417568B1 (en) 1999-03-12 2002-07-09 Nec Corporation Semiconductor device
JP2002289640A (ja) * 2001-03-27 2002-10-04 Hitachi Chem Co Ltd ワイヤボンディング接続電極構造
WO2003001595A3 (en) * 2001-06-25 2004-05-27 Koninkl Philips Electronics Nv Electronic device
EP1519411A2 (en) * 2003-09-26 2005-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005136270A (ja) * 2003-10-31 2005-05-26 Nec Kansai Ltd 縦型ｍｏｓｆｅｔを備えた半導体装置
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
JP2007227556A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置
US8346024B2 (en) 2005-07-05 2013-01-01 Silverbrook Research Pty Ltd Method of initiating requested action via substrate printed with naphthalocyanine dye

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425582B2 (ja) 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2017045910A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417568B1 (en) 1999-03-12 2002-07-09 Nec Corporation Semiconductor device
JP2002289640A (ja) * 2001-03-27 2002-10-04 Hitachi Chem Co Ltd ワイヤボンディング接続電極構造
WO2003001595A3 (en) * 2001-06-25 2004-05-27 Koninkl Philips Electronics Nv Electronic device
EP1519411A2 (en) * 2003-09-26 2005-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
EP1519411A3 (en) * 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
US7741207B2 (en) 2003-09-26 2010-06-22 Panasonic Corporation Semiconductor device with multilayered metal pattern
JP2005136270A (ja) * 2003-10-31 2005-05-26 Nec Kansai Ltd 縦型ｍｏｓｆｅｔを備えた半導体装置
JP2006165515A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置およびその製造方法
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
US8346024B2 (en) 2005-07-05 2013-01-01 Silverbrook Research Pty Ltd Method of initiating requested action via substrate printed with naphthalocyanine dye
JP2007227556A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP2964999B2 (ja) 1999-10-18

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
US5707894A (en) Bonding pad structure and method thereof
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US20030230809A1 (en) Semiconductor device and method of manufacturing same
US20010051426A1 (en) Method for forming a semiconductor device having a mechanically robust pad interface.
JPH1064938A (ja) 半導体装置及びその製造方法
JPH118264A (ja) 半導体装置及びその製造方法
US20030151149A1 (en) Semiconductor device
JPH10199925A (ja) 半導体装置及びその製造方法
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP2002222811A (ja) 半導体装置およびその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
US6479375B2 (en) Method of forming a semiconductor device having a non-peeling electrode pad portion
JP2000223517A (ja) 半導体装置
JPH1154508A (ja) 半導体装置及び半導体装置の製造方法
JPH04258125A (ja) 半導体装置
JP3676015B2 (ja) 半導体装置
JP2002164381A (ja) 半導体装置及びその製造方法
JP2937927B2 (ja) 半導体装置
JPH04348047A (ja) 半導体集積回路電極
JP3376745B2 (ja) 半導体装置の製造方法及び半導体装置
JPH08306701A (ja) 半導体装置
JP2937675B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees