JP2007227556A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007227556A
JP2007227556A JP2006045680A JP2006045680A JP2007227556A JP 2007227556 A JP2007227556 A JP 2007227556A JP 2006045680 A JP2006045680 A JP 2006045680A JP 2006045680 A JP2006045680 A JP 2006045680A JP 2007227556 A JP2007227556 A JP 2007227556A
Authority
JP
Japan
Prior art keywords
interlayer film
electrode
semiconductor device
recess
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006045680A
Other languages
English (en)
Inventor
Toshiaki Murakami
敏昭 村上
Kazumi Yamaguchi
和己 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006045680A priority Critical patent/JP2007227556A/ja
Publication of JP2007227556A publication Critical patent/JP2007227556A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ボンディング工程で印加される超音波振動によって表面電極が剥離することが無い半導体装置を提供する。
【解決手段】 半導体基板１０の表面に層間膜４が形成され、前記層間膜４を貫通し前記半導体基板１０の表面又は内部に至るコンタクトホール１１内にバリアメタル３を介して埋め込まれたコンタクト電極２を有し、前記コンタクト電極２の上部で表面電極１と接続された半導体装置において、前記層間膜４の表面に凹部１２が形成され、前記凹部１２内で前記層間膜４と前記表面電極１が直接接している。
【選択図】 図１

Description

本発明は、縦型コンタクト構造を有する半導体装置の表面電極と層間膜の密着強度を改善する技術に関するものである。
半導体基板の表面から局部的に電極の引き出しを行う場合、特に高集積化が必要な半導体装置においては、半導体基板の表面に層間膜を形成し、その層間膜を貫通し半導体基板に至るコンタクトホール内にバリアメタルを介して導電材料を埋め込み、半導体基板の導電領域と表面電極とを接続する縦型コンタクト構造が用いられている。
一般的な縦型コンタクト構造は図１３に示すように、半導体基板１０上に層間膜４を形成し、層間膜４にその底部に半導体基板１０が露出するコンタクトホールを形成した後、層間膜４の表面及びコンタクトホールの内面にＴｉＮ３ｂ及びＴｉ３ａからなるバリアメタル３を形成し、加熱下のスパッタによってＡｌ合金膜１ａを成膜することによって得られる。このときコンタクトホールへのＡｌ合金の充填性を良くする為、加熱によってＡｌ合金に流動性を持たせているが、成膜後のＡｌ合金膜１ａの表面は図１３に示すように、凹凸の大きい形状となりやすい。この問題を解決し平坦なＡｌ合金膜１ａを得る方法として、図１４に示すように、コンタクトホールの周辺に凹部を設け、余分なＡｌ合金を凹部に収納する方法が開示されている。
特開平１０−８４０４１号公報（第４〜５頁、第８図）
前述の図１３及び図１４を用いて説明した縦型コンタクトの形成方法は、例えば層間膜の厚さが０．８μｍの場合コンタクトホールの開口径が１．０μｍ以下になるとＡｌ合金の充填性が悪化し、コンタクトホール内のＡｌ合金に「す」が入り信頼性が悪化するという問題があり、パターンの微細化に対応できなかった。
このため、より微細化が必要な場合には、図１５に示すように、Ｗ（タングステン）のように充填性の良い材料をコンタクト電極２の材料としてバリアメタル３を介して層間膜４上及びコンタクトホール内にスパッタし、エッチバックした後、表面電極１を形成する方法がとられている。
しかしながら、前述の図１５を用いて説明した縦型コンタクト構造には、残された課題があった。すなわち、層間膜とバリアメタルの密着強度が低いため、図１６に示すように、ワイヤボンディング工程で紙面横方向の超音波振動Ｂが加えられると、表面電極１を介してバリアメタル３に紙面横方向の力が働き、バリアメタル３と層間膜４の間に剥がれが生じ、表面電極１がバリアメタル３ごと剥がれる場合があった。図中、Ｃは剥離面、１５はボンディングワイヤを示している。
本発明の課題は、コンタクトホール内にバリアメタルを介して埋め込まれたコンタクト電極を有する半導体装置において、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無い半導体装置を提供することである。
本発明の請求項１記載の半導体装置は、半導体基板の表面に層間膜が形成され、前記層間膜を貫通し前記半導体基板の表面又は内部に至るコンタクトホール内にバリアメタルを介して埋め込まれたコンタクト電極を有し、前記コンタクト電極の上部で表面電極と接続された半導体装置において、前記層間膜の表面に凹部が形成され、前記凹部内で前記層間膜と前記表面電極が直接接している。
本発明の請求項２記載の半導体装置は、半導体基板の表面に層間膜が形成され、前記層間膜を貫通し前記半導体基板の表面又は内部に至るコンタクトホール内にバリアメタルを介して埋め込まれたコンタクト電極を有し、前記コンタクト電極の上部で表面電極と接続された半導体装置において、前記層間膜の表面に凹部が形成され、前記凹部内に前記表面電極より硬度の高い材料が埋め込まれている。
本発明の請求項１記載の半導体装置によれば、密着強度の低いバリアメタルと層間膜の接触面積が減り代わりに密着強度の高い表面電極と層間膜の接触となること、凹部形成により接触面積が増加すること、凹部内に表面電極が入り込むことによる横ずれ抑制効果が生ずることにより、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無い。
本発明の請求項２記載の半導体装置によれば、バリアメタルと層間膜の接触面積が増加すること、凹部内に前記表面電極より硬度の高い材料が埋め込まれていることによるさらに高い横ずれ抑制効果が生ずることにより、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無いという優れた産業上の効果が得られる。
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
本発明の第１の実施形態である半導体装置（請求項１に対応）は、図１に示すトレンチ型ＭＯＳＦＥＴの例のように、半導体基板１０の表面に層間膜４が形成され、前記層間膜４を貫通し前記半導体基板１０の表面又は内部に至るコンタクトホール１１内にバリアメタル３を介して埋め込まれたコンタクト電極２を有し、前記コンタクト電極２の上部で表面電極１と接続された半導体装置において、前記層間膜４の表面に凹部１２が形成され、前記凹部１２内で前記層間膜４と前記表面電極１が直接接している。前記層間膜４の表面に凹部１２が形成され、前記凹部１２内で前記層間膜４と前記表面電極１が直接接している点が、本発明の第１の実施形態である半導体装置の特徴である。
本発明の第１の実施形態である半導体装置の製造方法は、先ず、図２に示すように、表面に向かってドレイン領域９、ベース領域８、ソース領域７が順次形成された半導体基板１０の表面に公知の技術によりトレンチを形成し、トレンチ内にゲート酸化膜６を介してゲート電極５を形成する。その後、半導体基板１０の表面にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）やＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の層間膜４を成膜する。
次に、図３に示すように、リソグラフィ技術を用いて前記ゲート電極５の間の層間膜４をエッチングした後、Ｓｉエッチングを行い、前記層間膜４、前記ソース領域７を貫通しベース領域８に至るコンタクトホール１１を形成する。次に、図４に示すように、コンタクトホール内を含む層間膜４の表面に、Ｔｉ−ＴｉＮのように遷移金属を含むバリアメタル３をスパッタ技術を用いて成膜する。次に、図５に示すように、前記バリアメタル上にＷ（タングステン）等の電極材料をスパッタした後、エッチバックし、前記コンタクトホール内にコンタクト電極２を形成する。次に、図６に示すように、リソグラフィ技術を用いて前記コンタクト電極２の間のバリアメタル３をエッチングした後、層間膜エッチングを行い、凹部１２を形成する。
その後、コンタクト電極２と凹部１２を含むバリアメタル３上に表面電極１としてＡｌＳｉＣｕ、ＡｌＳｉ、ＡｌＣｕ等のＡｌ合金をスパッタすることで、図１を用いて説明した半導体装置が得られる。
本発明の請求項１記載の半導体装置によれば、密着強度の低いバリアメタル３と層間膜４の接触面積が減り代わりに密着強度の高い表面電極１と層間膜４の接触となることにより、表面電極１と層間膜４の密着強度が向上する。また、凹部１２の形成により接触面積が増加することによっても、表面電極１と層間膜４の密着強度が向上する。さらにまた、凹部１２内に表面電極１が入り込むことにより、ボンディング時の表面電極１の横ずれが抑えられる横ずれ抑制効果が生ずることによっても、表面電極１と層間膜４の密着強度が向上する。これら３つの効果によって、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無いという優れた産業上の効果が得られる。
ところで、一般的なコンタクトホール１１とゲートトレンチ１３の平面的な配置は図７（ａ）乃至（ｄ）に示すように、繰り返し単位として正方形のユニットセル１４が格子状に配置されたもの（ａ）、正方形のユニットセル１４が１／２ピッチずれて配置されたもの（ｂ）、正六角形のユニットセル１４が１／２ピッチずれて配置されたもの（ｃ）、ストライプ状のユニットセル１４が配置されたもの（ｄ）が用いられている。ここで、Ａ−Ａ’で示した切断箇所が、図１５を用いて説明した断面に相当している。
本発明の前記凹部１２の平面的な配置を最も一般的な正方形のユニットセル１４が格子状に配置された例を用いて説明すると、図８（ａ）乃至（ｃ）のハッチング部で示すように、島状の凹部１２が格子状に配置されたもの（ａ）、線状の凹部１２が配置されたもの（ｂ）、線状の凹部１２が格子状に配置されたもの（ｃ）のように、コンタクトホール１１を除く領域に適宜配置することができる。
また、前記凹部の代表的な寸法は開口部が０．２μｍ以上０．６μｍ以下であり、深さが０．１μｍ以上０．５μｍ以下である。
また、本実施形態では、凹部及びコンタクト電極が形成された領域以外の層間膜表面にバリアメタルが形成された例で説明したが、凹部及びコンタクト電極が形成された領域以外の層間膜表面にバリアメタルが形成されていなくても良い。
本発明の第２の実施形態である半導体装置（請求項２に対応）は、図９に示すトレンチ型ＭＯＳＦＥＴの例のように、半導体基板１０の表面に層間膜４が形成され、前記層間膜４を貫通し前記半導体基板１０の表面又は内部に至るコンタクトホール１１内にバリアメタル３を介して埋め込まれたコンタクト電極２を有し、前記コンタクト電極２の上部で表面電極１と接続された半導体装置において、前記層間膜４の表面に凹部１２が形成され、前記凹部１２内に前記表面電極１より硬度の高い材料が埋め込まれている。前記層間膜４の表面に凹部１２が形成され、前記凹部１２内に前記表面電極１より硬度の高い材料が埋め込まれている点が、本発明の第２の実施形態である半導体装置の特徴である。
本発明の第２の実施形態である半導体装置の製造方法は、途中までは図２及び図３を用いて説明した第１の実施形態である半導体装置の製造方法と同一であるので、説明を省略する。
図３を用いて説明したコンタクトホール１１の形成後、図１０に示すように、リソグラフィ技術を用いてコンタクトホール１１の間の層間膜４をエッチングし、凹部１２を形成する。次に、図１１に示すように、前記凹部及び前記コンタクトホール内を含む層間膜４の表面に、Ｔｉ−ＴｉＮのように遷移金属を含むバリアメタル３をスパッタ技術を用いて成膜する。次に、図１２に示すように、前記バリアメタル上にＷ（タングステン）等の電極材料をスパッタした後、エッチバックし、前記凹部及び前記コンタクトホール内にコンタクト電極２を形成する。
その後、コンタクト電極２と凹部１２を含むバリアメタル３上に表面電極１としてＡｌＳｉＣｕ、ＡｌＳｉ、ＡｌＣｕ等のＡｌ合金をスパッタすることで、図９を用いて説明した半導体装置が得られる。
本発明の請求項２記載の半導体装置によれば、バリアメタル３と層間膜４の接触面積が増加することにより、表面電極１と層間膜４の密着強度が向上する。また、前記凹部１２内に表面電極１より硬度の高い材料が埋め込まれていることによりボンディング時の表面電極１の横ずれが抑えられる横ずれ抑制効果が、凹部１２内に表面電極１を埋め込んだ場合よりさらに大きくなることによっても、表面電極１と層間膜４の密着強度が向上する。これら２つの効果によって、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無いという優れた産業上の効果が得られる。
上記例では、前記コンタクトホール１１内と前記凹部１２内に、同一のコンタクト電極材料を埋め込む構造及び方法で説明したが、異なる材料を用いても良い。
また、本発明の第１の実施形態である半導体装置で、図８（ａ）乃至（ｃ）を用いて説明したように、前記凹部１２はコンタクトホール１１を除く領域に適宜配置することができる。また、前記凹部の代表的な寸法も本発明の第１の実施形態である半導体装置で説明した値と同様である。
また、本実施形態では、凹部及びコンタクト電極が形成された領域以外の層間膜表面にバリアメタルが形成された例で説明したが、凹部及びコンタクト電極が形成された領域以外の層間膜表面にバリアメタルが形成されていなくても良い。さらにまた、本実施形態では、凹部内にバリアメタルが形成された例で説明したが、凹部内にバリアメタルが形成されていなくても良く、この場合工程は複雑になるが、表面電極と層間膜の密着強度はさらに向上する。
以上のように、本発明の半導体装置によれば、ボンディング工程で印加される超音波振動によって表面電極が剥離することが無いという優れた産業上の効果が得られる。
尚、本発明の半導体装置は、上記の実施例に限定されるものではなく、同様の縦型コンタクト構造を有する半導体装置への適用等、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
本発明の第１の実施形態の半導体装置を示す断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図。 従来のコンタクトホールとゲートトレンチの配置を説明する平面図。 本発明の第１の実施形態の半導体装置の凹部の配置例を説明する平面図。 本発明の第２の実施形態の半導体装置を示す断面図。 本発明の第２の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第２の実施形態の半導体装置の製造方法を説明する断面図。 本発明の第２の実施形態の半導体装置の製造方法を説明する断面図。 従来の半導体装置の縦型コンタクト構造を説明する断面図。 従来の別の半導体装置の縦型コンタクト構造を説明する断面図。 従来のさらに別の半導体装置の縦型コンタクト構造を説明する断面図。 従来のさらに別の半導体装置の問題点を説明する断面図。
符号の説明
１ 表面電極（ソース電極）
１ａ Ａｌ合金膜
２ コンタクト電極
３ バリアメタル
３ａ Ｔｉ
３ｂ ＴｉＮ
４ 層間膜
５ ゲート電極
６ ゲート酸化膜
７ ソース領域
８ ベース領域
９ ドレイン領域
１０ 半導体基板
１１ コンタクトホール
１２ 凹部
１３ ゲートトレンチ
１４ ユニットセル
１５ ボンディングワイヤ
Ａ、Ａ’ 切断箇所
Ｂ 超音波振動
Ｃ 剥離面

Claims (2)

  1. 半導体基板の表面に層間膜が形成され、前記層間膜を貫通し前記半導体基板の表面又は内部に至るコンタクトホール内にバリアメタルを介して埋め込まれたコンタクト電極を有し、前記コンタクト電極の上部で表面電極と接続された半導体装置において、前記層間膜の表面に凹部が形成され、前記凹部内で前記層間膜と前記表面電極が直接接していることを特徴とする半導体装置。
  2. 半導体基板の表面に層間膜が形成され、前記層間膜を貫通し前記半導体基板の表面又は内部に至るコンタクトホール内にバリアメタルを介して埋め込まれたコンタクト電極を有し、前記コンタクト電極の上部で表面電極と接続された半導体装置において、前記層間膜の表面に凹部が形成され、前記凹部内に前記表面電極より硬度の高い材料が埋め込まれていることを特徴とする半導体装置。
JP2006045680A 2006-02-22 2006-02-22 半導体装置 Pending JP2007227556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006045680A JP2007227556A (ja) 2006-02-22 2006-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045680A JP2007227556A (ja) 2006-02-22 2006-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2007227556A true JP2007227556A (ja) 2007-09-06

Family

ID=38549090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045680A Pending JP2007227556A (ja) 2006-02-22 2006-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2007227556A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097126A (zh) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 芯片、功率器件及芯片的制作方法
DE112021000466T5 (de) 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118264A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置及びその製造方法
JPH11121457A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp 半導体装置の製造方法
JP2000012688A (ja) * 1998-06-24 2000-01-14 Sharp Corp 半導体装置及びその製造方法
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005019696A (ja) * 2003-06-26 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118264A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置及びその製造方法
JPH11121457A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp 半導体装置の製造方法
JP2000012688A (ja) * 1998-06-24 2000-01-14 Sharp Corp 半導体装置及びその製造方法
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005019696A (ja) * 2003-06-26 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097126A (zh) * 2020-01-09 2021-07-09 珠海格力电器股份有限公司 芯片、功率器件及芯片的制作方法
DE112021000466T5 (de) 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE112021000458T5 (de) 2020-09-11 2022-10-27 Fuji Electric Co., Ltd. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP6828449B2 (ja) 半導体装置およびその製造方法
TWI265581B (en) Semiconductor device and method for fabricating the same
CN105374762B (zh) 待切割的半导体芯片结构及其制造方法
CN1127131C (zh) 用以覆盖半导体器件上的孔的基层结构及其形成方法
JP2008160039A (ja) 半導体装置及びその製造方法
JP6027452B2 (ja) 半導体装置
JP2014192351A (ja) 半導体装置の製造方法
JP2009224365A (ja) 半導体装置およびその製造方法
JP2010171107A (ja) 半導体装置及びその製造方法
JP2007214349A (ja) 半導体装置
JP2007227556A (ja) 半導体装置
JP5350878B2 (ja) トレンチゲートパワー半導体装置及びその製造方法
JP2008042166A (ja) 縦型ゲート半導体装置及びその製造方法
JP2024024109A (ja) 炭化珪素半導体装置
JP2005260059A (ja) 半導体装置、半導体ウェハおよび半導体装置の製造方法
JP2010287853A (ja) 半導体装置及びその製造方法
KR100956602B1 (ko) 반도체 소자 제조 방법
JP4502640B2 (ja) パッシベーション層のクラックの発生を防止した集積回路の製造方法
JP5884557B2 (ja) 半導体装置
JP4803964B2 (ja) 電極構造
JP2008251721A (ja) 貫通配線基板及びその製造方法
US20150194395A1 (en) Bond pad having a trench and method for forming
US10879120B2 (en) Self aligned via and method for fabricating the same
JP2006108489A (ja) 半導体装置の製造方法
US9111755B1 (en) Bond pad and passivation layer having a gap and method for forming

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090114

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106