JP2010171107A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010171107A
JP2010171107A JP2009010659A JP2009010659A JP2010171107A JP 2010171107 A JP2010171107 A JP 2010171107A JP 2009010659 A JP2009010659 A JP 2009010659A JP 2009010659 A JP2009010659 A JP 2009010659A JP 2010171107 A JP2010171107 A JP 2010171107A
Authority
JP
Japan
Prior art keywords
semiconductor chip
recess
sealing resin
diameter
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009010659A
Other languages
English (en)
Other versions
JP2010171107A5 (ja
Inventor
Keiyu Yanagisawa
啓友 柳澤
Kinya Otani
欣也 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009010659A priority Critical patent/JP2010171107A/ja
Priority to US12/689,680 priority patent/US8350392B2/en
Publication of JP2010171107A publication Critical patent/JP2010171107A/ja
Publication of JP2010171107A5 publication Critical patent/JP2010171107A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の半導体チップと封止樹脂との密着性を向上する。
【解決手段】半導体チップ２と、半導体チップ２を被覆し封止する封止樹脂３と、を備える半導体装置１である。半導体チップ２の表層部には凹部４が形成されている。凹部４には、その所定部位よりも深い位置に、該所定部位よりも大径の部分が形成されている。凹部４内に封止樹脂３が入り込むことにより、封止樹脂３と半導体チップ２とが相互に係合している。これにより、半導体チップ２と封止樹脂３との密着性を向上することができる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
半導体チップと、この半導体チップを被覆し封止する封止樹脂とを備える半導体装置は、樹脂封止型半導体装置と称される。
図１７は樹脂封止型半導体装置１０１を示す正面図である。図１７に示すように、樹脂封止型半導体装置１０１は、封止樹脂１０３の内部に半導体チップ１０２（図１９参照）が埋設された構造である。
この種の半導体装置においては、半導体チップと封止樹脂との密着性が低下することがあるという課題がある。
この密着性低下の要因としては、半導体チップと封止樹脂との熱膨張係数の違いから、半導体チップと封止樹脂とを引き離す方向に引っ張り応力が加わることが挙げられる。この応力は、例えば、電気機器などの基板に半田実装される際に半導体装置が受ける熱、半導体装置の動作時の自己発熱、あるいは周囲温度の変化が原因となって発生する。
半導体チップと封止樹脂との密着性が低下するという課題に鑑みなされた技術としては、特許文献１に開示された技術がある。
特許文献１の技術では、半導体チップ上に、表面に凹凸が形成された凹凸部材を設け、その上から樹脂封止をしている。これにより凹凸部材と封止樹脂との接触面積が広くなって、半導体チップと封止樹脂とが凹凸部材を介して強固に接合されるので、半導体チップと封止樹脂との密着性が向上する。また、特許文献１には、凹凸部材の材質をポリイミドなどの有機系被覆樹脂としたことによっても、密着性を向上する点が記載されている。
特開平６−１６３７５５号公報
図１８は半導体装置１０１が応力のために反り返った状態を示す正面図である。また、図１９は、図１８の樹脂封止型半導体装置１０１から封止樹脂１０３を取り除いた状態を示す正面図である。図１９に示すように、封止樹脂１０３の内部には半導体チップ１０２が埋設されている。なお、この半導体チップ１０２は、リード５を有するリードフレーム１０４上に配置されている。
樹脂封止型の半導体装置１０１は、応力を受けると、図１８及び図１９に示すように、反り返ってしまうことがある。このように反り返ると、半導体チップ１０２と封止樹脂１０３とを引き離す方向の引っ張り応力、すなわち、半導体チップ１０２の表面に対して垂直な方向に作用する応力が生じる。
しかし、特許文献１の凹凸部材には、半導体チップの表面に対して垂直な凹部、或いは開口側に向けて拡径する凹部が形成されているだけである。このため、半導体チップの表面に対して垂直な方向に作用する応力を受けると、やはり、封止樹脂と凹部との密着性、ひいては封止樹脂と半導体チップとの密着性が低下する場合があるという課題がある。つまり、特許文献１の技術は、半導体チップと封止樹脂との密着性を高める効果が十分ではない。
本発明は、半導体チップと、前記半導体チップを被覆し封止する封止樹脂と、を備え、前記半導体チップの表層部には凹部が形成され、前記凹部には、その所定部位よりも深い位置に、前記所定部位よりも大径の部分が形成され、前記凹部内に前記封止樹脂が入り込んでいることを特徴とする半導体装置を提供する。
この半導体装置によれば、半導体チップの表層部には凹部が形成され、凹部には、その所定部位よりも深い位置に、前記所定部位よりも大径の部分が形成されている。すなわち、凹部の形状は、半導体チップと封止樹脂とを引き離す力が半導体チップの表面に対して垂直な方向に作用する際に引っかかりがあるようにできる形状である。そして、凹部内に封止樹脂が入り込むことにより、封止樹脂と半導体チップとが相互に係合している。よって、半導体チップと封止樹脂との強い結合力が得られるので、半導体チップと封止樹脂との密着性を向上することができる。具体的には、半導体チップの表面に対して垂直な方向に作用する応力が加わった場合でも半導体チップと封止樹脂との密着性を維持する性能を、特に高めることができる。
また、本発明は、半導体チップの表層部に凹部を形成する凹部形成工程と、前記半導体チップを封止樹脂により被覆し封止する樹脂封止工程と、を備え、前記凹部形成工程では、前記凹部の所定部位よりも深い位置に前記所定部位よりも大径の部分がある形状の凹部を形成し、前記樹脂封止工程では、前記凹部内に前記封止樹脂を入り込ませて前記封止樹脂と前記半導体チップとを相互に係合させることを特徴とする半導体装置の製造方法を提供する。
本発明によれば、半導体装置の半導体チップと封止樹脂との密着性を向上することができる。
第１の実施形態に係る半導体装置の構成を示す正面断面図である。 第１の実施形態に係る半導体装置の平面図である。 図１の要部拡大図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第１の実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 第２の実施形態で説明する凹部の形状の例を示す切断端面図である。 表面電極上に保護膜が形成されている構造の例を示す要部拡大断面図である。 樹脂封止された半導体装置を示す正面図である。 図１７の半導体装置が応力により反り返った状態を示す正面図である。 図１８の半導体装置から封止樹脂を取り除いた状態を示す正面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は本実施形態に係る半導体装置１の構成を示す正面断面図、図２は半導体装置１の平面図、図３は図１の要部拡大図である。なお、図２においては、封止樹脂３の輪郭を仮想線で示し、実際には封止樹脂３により覆われて視認できない内部構造を見せている。
本実施形態に係る半導体装置１は、半導体チップ２と、半導体チップ２を被覆し封止する封止樹脂３と、を備え、半導体チップ２の表層部には凹部４が形成されている。凹部４には、その所定部位よりも深い位置に、前記所定部位よりも大径の部分が形成されている。そして、凹部４内に封止樹脂３が入り込んでいる。また、本実施形態に係る半導体装置の製造方法は、半導体チップ２の表層部に凹部４を形成する凹部形成工程と、半導体チップ２を封止樹脂３により被覆し封止する樹脂封止工程と、を備える。凹部形成工程では、凹部４の所定部位よりも深い位置に前記所定部位よりも大径の部分がある形状の凹部４を形成する。そして、樹脂封止工程では、凹部４内に封止樹脂３を入り込ませて封止樹脂３と半導体チップ２とを相互に係合させる。以下、詳細に説明する。
先ず、半導体装置１の構造を説明する。
図１及び図２に示すように、半導体装置１は、半導体チップ２と、この半導体チップ２を被覆し封止する封止樹脂３と、リード５と、リード５と半導体チップ２とを電気的に接続するワイヤ６と、を備えている。半導体チップ２は、半導体基板２１と、この半導体基板２１上に形成された表面電極２２と、を備えている。すなわち、半導体チップ２は、その表層に表面電極２２を備える。
半導体チップ２の表層部には凹部４が形成されている。本実施形態の場合、図１に示すように、凹部４は、表面電極２２の表層部に形成されている。
表面電極２２は、メタル層からなる。表面電極２２を構成する金属材料としては、例えば、アルミニウム、銅、アルミニウム銅（ＡｌＣｕ）、アルミニウムシリコン銅（ＡｌＳｉＣｕ）などが挙げられる。
本実施形態の場合、図３に示すように、凹部４は、その全体が、深くなるにつれて拡径する逆テーパー形状に形成されている。
このため、本実施形態の場合の凹部４は、「凹部４の所定部位よりも深い位置に、該所定部位よりも大径の部分が形成されている」という条件を満たす。凹部４の底部を除く全ての部位を「所定部位」と捉えることができるからである。
更に、本実施形態の場合の凹部４は、「凹部４の開口端４１よりも大径の部分を、該開口端４１よりも深い位置に有する」という条件も満たす。
また、凹部４は、例えば、図２に示すように、半導体チップ２の表面に平行な方向に延在するような長尺な形状となっている。ただし、この例に限らず、凹部４は、スポット的な配置で（例えばマトリックス状に）形成されていても良い。
なお、凹部４は、少なくとも１つ形成されていればよいが、複数形成されている方が好ましい。
また、凹部４は、少なくとも半導体チップ２の周縁部に沿う領域に形成していることが好ましい。密着性を特に維持したい箇所は、周縁部だからである。
各凹部４内には、封止樹脂３が入り込んだ後に硬化している。このため、封止樹脂３と半導体チップ２とは相互に係合している。これにより、封止樹脂３と半導体チップ２との密着性が向上している。
なお、封止樹脂３は、例えば、ノボラック系などのエポキシ樹脂にシリカを例えば８０重量％程度混入したものである。
次に、本実施形態に係る半導体装置の製造方法を説明する。図４乃至図９はこの製造方法を説明するための一連の工程図であり、それぞれ切断端面の構造を示す。
先ず、図４に示すように、半導体チップ２の表面電極２２上にマスクパターン７を形成する。なお、マスクパターン７は、フォトリソグラフィーとエッチングにより形成するレジストパターンでも良いし、ハードマスクであっても良い。
また、凹部４の開口形状は、マスクパターン７の開口形状を反映した形状になる。このため、マスクパターン７の開口形状は、凹部４の所望の開口形状に応じて設定する。
次に、マスクパターン７をマスクとして表面電極２２をエッチングすることにより、該表面電極２２に凹部４を形成する。
このエッチングは、エッチング条件を適宜に調節することによって、等方性エッチング、特にエッチングの直後から凹部４の内周にエッチング生成物が付着するような等方性エッチングとなるようにする。このエッチングとしては、エッチングガスを用いるドライエッチングが好適である。
ここで、凹部４の形状が逆テーパー形状となるメカニズムを説明する。エッチングとして等法性エッチングを行うため、凹部４の底部だけでなく側壁部分もエッチングされる（図５）。また、凹部４の内周にはエッチング生成物８が付着する（図６）。ただし、凹部４の底部に関しては、加速されたエッチング種が衝突することによりエッチング生成物が力学的に除去されるため、エッチング生成物は残留しない。このため、エッチング生成物８は、図６に示すように凹部４の側壁にのみ残留した状態となる。このエッチング生成物８は、エッチングガスに対して不活性であるため、エッチングの際のマスクとして機能する。
その後もエッチングを継続すると、凹部４の底部がエッチングされるとともに、底部付近のエッチング生成物８が未だ付着していない側壁部分がエッチングされる（図７）。その後、底部付近の側壁にも新たにエッチング生成物８が付着する（図８）。その後もエッチングを継続すると、底部がエッチングされるとともに、底部付近のエッチング生成物８が未だに付着していない側壁部分がエッチングされる（図９）。以後、エッチングを継続する間、これと同様の動作の繰り返しとなる。その結果、深い位置ほど横方向の径が大きい形状の凹部４が形成される。つまり、図１及び図３に示すような逆テーパー形状の凹部４となる。図７乃至図９では、説明をわかりやすくするために凹部４の径が階段状に変化するような記載となっているが、実際には、エッチングは段階的ではなく連続的に行うため、凹部４の形状は図１及び図３に示すような逆テーパー形状となるのである。
ここで、エッチング条件の例について説明する。（１）例えば、アルミ合金膜（ＡｌＣｕ、ＡｌＳｉＣｕ等）からなる表面電極２２をエッチングする際には、エッチングガスとして、例えばＣＣｌ４(四塩化炭素)と酸素とを含む混合ガス等を用いることにより、エッチングされた側壁にエッチング生成物８を付着させながら等方的にエッチングする。エッチングガスに酸素を含ませることにより、エッチング生成物８の生成及び付着が促進される。（２）また、酸素プラズマを用いてスパッタエッチングすることも好ましい。この場合、エッチング種である酸素を斜め方向から入射させるようにして異方性スパッタエッチングを施すことにより、エッチング生成物８を付着させながら逆テーパー形状の凹部４を形成することができる。
凹部４を形成した後は、マスクパターン７を除去する。次に、リード５と表面電極２２とをワイヤ６を介して電気的に接続する。
次に、半導体チップ２を封止樹脂３により被覆して封止する。この際、封止樹脂３を構成する樹脂は、硬化前に各凹部４内に入り込み、各凹部４内に入り込んだ後で硬化する。これにより、図１及び図２に示すように、凹部４内の封止樹脂３と、表面電極２２における凹部４の周囲の部分とが、相互に係合した状態となる。
以上のような第１の実施形態によれば、半導体チップ２の表層部には凹部４が形成され、凹部４には、その所定部位よりも深い位置に、該所定部位よりも大径の部分が形成されている。すなわち、凹部４の形状は、半導体チップ２と封止樹脂３とを引き離す力が半導体チップ２の表面に対して垂直な方向に作用する際に引っかかりがあるようにできる形状である。そして、凹部４内に封止樹脂３が入り込むことにより、封止樹脂３と半導体チップ２とが相互に係合している。よって、半導体チップ２と封止樹脂３との強い結合力が得られるので、半導体チップ２と封止樹脂３との密着性を向上することができる。具体的には、半導体チップ２の表面に対して垂直な方向に作用する応力が加わった場合でも半導体チップ２と封止樹脂３との密着性を維持する性能を、特に高めることができる。
凹部４は、その開口端４１よりも大径の部分を、該開口端４１よりも深い位置に有するので、少なくとも開口端４１の部分において、上記の引っかかりがあるようにできる。
また、凹部４の少なくとも一部分は、深くなるにつれて拡径する形状であるため、その部分において、封止樹脂３との間で強い係合力が得られる。特に、本実施形態の場合、凹部４の全体が、深くなるにつれて拡径する形状であるため、凹部４の全体に亘り、封止樹脂３との間で強い係合力が得られる。
また、深くなるにつれて拡径する形状の部分は、逆テーパー形状であるため、エッチング条件を適宜に設定することにより、一連のエッチングによって形成することができる。
〔第２の実施形態〕
上記の第１の実施形態では、逆テーパー形状の凹部４を例示したが、第２の実施形態では、凹部４の形状のその他の例を説明する。図１０乃至図１５の各々は、第２の実施形態で説明する凹部４の形状を示す図であり、それぞれ切断端面の構造を示す。以下、それぞれの凹部４の形状の特徴を説明する。
図１０に示す凹部４は、その開口端から底部にかけて、一旦は徐々に拡径した後、再び縮径する形状となっている。図１０に示す形状の凹部４も、エッチング条件を適宜に調節することにより形成することが可能である。
図１１に示す凹部４は、深さにかかわらず径が一定の一定径部分４２と、この一定径部分４２よりも深い位置に該一定径部分４２と連続的に形成された逆テーパー形状部分４３と、からなる。逆テーパー形状部分４３における最も浅い部分の径が一定径部分４２の径に等しい。図１１に示す形状の凹部４を形成するには、例えば、表面電極２２を２層に分けて形成すれば良い。すなわち、例えば、先ず、逆テーパー形状部分４３が形成される第１層を形成した後、該第１層に上記の第１の実施形態と同様に逆テーパー形状部分４３を形成する。次に、逆テーパー形状部分４３を埋めるマスクパターンを形成する。次に、第１層及びマスクパターンの上に、一定径部分４２が形成される第２層を重ねて形成する。次に、側壁が垂直となるようなエッチング条件で、第２層に一定径部分４２を形成する。次に、一定径部分４２を介して逆テーパー形状部分４３内のマスクパターンを除去する。図１１に示す形状の凹部４の場合、一定径部分４２が厚みを有する分、上記の第１の実施形態と比べて凹部４の開口付近の周囲の部分の強度を高めることができるという効果が得られる。
図１２に示す凹部４は、凹部４の径が複数段階（例えば、２段階）の階段状に変化している。すなわち、この場合の凹部４は、第１の径の一定径部分４２と、この第１の径の一定径部分４２よりも深い位置に該一定径部分４２と連続的に形成された第２の径の一定径部分４４と、からなる。そして、第１の径よりも第２の径が大きく設定されている。図１２に示す形状の凹部４を形成するにも、図１１の凹部４の場合と同様に、例えば、表面電極２２を２層に分けて形成すれば良い。すなわち、例えば、先ず、第２の径の一定径部分４４が形成される第１層を形成した後、側壁が垂直となるようなエッチング条件で第１層に一定径部分４４を形成する。次に、一定径部分４４を埋めるマスクパターンを形成する。次に、第１層及びマスクパターンの上に、一定径部分４２が形成される第２層を重ねて形成する。次に、側壁が垂直となるようなエッチング条件で、第２層に一定径部分４２を形成する。次に、一定径部分４２を介して一定径部分４４内のマスクパターンを除去する。図１２に示す形状の凹部４の場合も、一定径部分４２が厚みを有する分、上記の第１の実施形態と比べて凹部４の開口付近の周囲の部分の強度を高めることができるという効果が得られる。
図１３に示す凹部４は、図１０に示す凹部４を深さ方向に２つ繋げた形状である。図１３に示す形状の凹部４を形成するにも、例えば、表面電極２２を２層に分けて形成すれば良い。すなわち、例えば、先ず、凹部４の下半部４６が形成される第１層を形成した後、エッチング条件を適宜に調節することにより第１層に下半部４６を形成する。次に、下半部４６を埋めるマスクパターンを形成する。次に、第１層及びマスクパターンの上に、凹部４の上半部４５が形成される第２層を重ねて形成する。次に、エッチング条件を適宜に調節することにより第２層に上半部４５を形成する。次に、上半部４５を介して下半部４６内のマスクパターンを除去する。図１３に示す形状の凹部４の場合、封止樹脂３に対して引っ掛かる部分が、凹部４の深さ方向において２箇所存在することとなる。つまり、開口端４１の付近の部分と、上半部４５と下半部４６との境界付近の部分とが、それぞれ封止樹脂３に対してそれぞれ係合する。
上記において説明した各例の凹部４は、いずれも、「凹部４の開口端４１よりも大径の部分を、該開口端４１よりも深い位置に有する」という条件を満たす。ただし、凹部４の形状はこれに限らず、例えば図１４、図１５に示すように、この条件から外れる形状の凹部４でも構わない。
図１４に示す凹部４は、深さにかかわらず径が一定の一定径部分４７と、この一定径部分４７よりも深い位置に該一定径部分４７と連続的に形成された逆テーパー形状部分４８と、からなる。ただし、逆テーパー形状部分４８における最も深い部分（つまり最も径が大きい部分）の径よりも、一定径部分４７の径の方が大きく設定されている。図１４に示す形状の凹部４を形成するには、例えば、表面電極２２を２層に分けて形成すれば良い。すなわち、例えば、先ず、逆テーパー形状部分４８が形成される第１層を形成した後、該第１層に逆テーパー形状部分４８を形成する。次に、逆テーパー形状部分４８を埋めるマスクパターンを形成する。次に、第１層及びマスクパターンの上に、一定径部分４７が形成される第２層を重ねて形成する。次に、側壁が垂直となるようなエッチング条件で、第２層に一定径部分４７を形成する。次に、一定径部分４７を介して逆テーパー形状部分４８内のマスクパターンを除去する。
図１５に示す凹部４は、それぞれ深さにかかわらず径が一定の３つの一定径部分４７、４９、５０をこの順に連続的に有する。このうち最も浅く位置する一定径部分４７の径が最も大きく、次に、最も深く位置する一定径部分５０の径が大きく、中間に位置する一定径部分４９の径が最も小さく設定されている。図１５に示す形状の凹部４を形成するには、例えば、表面電極２２を３層に分けて形成すれば良い。すなわち、例えば、先ず、一定径部分５０が形成される第１層を形成した後、側壁が垂直となるようなエッチング条件で第１層に一定径部分５０を形成する。次に、一定径部分５０を埋めるマスクパターンを形成する。次に、第１層及びマスクパターンの上に、一定径部分４９が形成される第２層を重ねて形成する。次に、側壁が垂直となるようなエッチング条件で、第２層に一定径部分４９を形成する。次に、一定径部分４９を埋めるマスクパターンを形成する。次に、第２層及びマスクパターンの上に、一定径部分４７が形成される第３層を重ねて形成する。次に、側壁が垂直となるようなエッチング条件で、第３層に一定径部分４７を形成する。次に、一定径部分４７を介して、一定径部分４９、５０内のマスクパターンを除去する。
なお、図１０乃至図１５に示す全ての凹部４は、「凹部４の所定部位よりも深い位置に、該所定部位よりも大径の部分が形成されている」という条件を満たす。
また、「凹部４の開口端４１よりも大径の部分を、該開口端４１よりも深い位置に有する」という条件を満たすのは、図１０乃至図１３の凹部４である。図１４、図１５の凹部はこの条件から外れる。
また、図１０、図１１、図１３、図１４に示す凹部４は、「凹部４の少なくとも一部分は、深くなるにつれて拡径する形状である」という条件を満たす。このうち図１１、図１４に示す凹部４は、「深くなるにつれて拡径する形状の部分は、逆テーパー形状である」という条件も満たす。
また、図１１、図１２、図１５に示す凹部４は、「前記所定部位は、深さにかかわらず一定の径である」という条件も満たす。また、図１２及び図１５に示す凹部４は、「前記大径の部分は、深さにかかわらず一定の径である」という条件も満たす。
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる。
上記の各実施形態では、表面電極２２と封止樹脂３とが直接接する例を説明したが、例えば、図１６に示すように、表面電極２２と封止樹脂３との間には薄膜が介在していても良い。すなわち、図１６の例では、表面電極２２上には該表面電極２２の表面形状を反映した形状の薄膜としての保護膜１０が形成されている。保護膜１０は表面電極２２の表面形状を反映しているため、保護膜１０の表面は凹部４と相似形の凹部１１を構成している。そして、凹部１１内に封止樹脂３が入り込んで、封止樹脂３と半導体チップ２とが相互に係合している。
また、上記の各実施形態では、凹部４の形成箇所が表面電極２２である例を説明したが、凹部４の形成箇所は、半導体チップ２において封止樹脂３により覆われる表層部であれば良く、表面電極２２以外の部分に形成しても良い。この場合にも、凹部４は、上述の表面電極２２と同様に、半導体チップ２の表層に形成された金属膜（メタル層）に形成されていることが好ましい。
１ 半導体装置
２ 半導体チップ
３ 封止樹脂
４ 凹部
２２ 表面電極

Claims (10)

  1. 半導体チップと、
    前記半導体チップを被覆し封止する封止樹脂と、
    を備え、
    前記半導体チップの表層部には凹部が形成され、
    前記凹部には、その所定部位よりも深い位置に、前記所定部位よりも大径の部分が形成され、
    前記凹部内に前記封止樹脂が入り込んでいることを特徴とする半導体装置。
  2. 前記凹部は、その開口端よりも大径の部分を、該開口端よりも深い位置に有することを特徴とする請求項１に記載の半導体装置。
  3. 前記凹部の少なくとも一部分は、深くなるにつれて拡径する形状であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記凹部の全体が、深くなるにつれて拡径する形状であることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記深くなるにつれて拡径する前記形状の部分は、逆テーパー形状であることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記所定部位は、深さにかかわらず一定の径であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  7. 前記大径の部分は、深さにかかわらず一定の径であることを特徴とする請求項１、２、３、６のいずれか一項に記載の半導体装置。
  8. 前記半導体チップは、その表層にメタル層を備え、
    前記メタル層に前記凹部が形成されていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記メタル層は、表面電極であることを特徴とする請求項８に記載の半導体装置。
  10. 半導体チップの表層部に凹部を形成する凹部形成工程と、
    前記半導体チップを封止樹脂により被覆し封止する樹脂封止工程と、
    を備え、
    前記凹部形成工程では、前記凹部の所定部位よりも深い位置に前記所定部位よりも大径の部分がある形状の凹部を形成し、
    前記樹脂封止工程では、前記凹部内に前記封止樹脂を入り込ませて前記封止樹脂と前記半導体チップとを相互に係合させることを特徴とする半導体装置の製造方法。
JP2009010659A 2009-01-21 2009-01-21 半導体装置及びその製造方法 Pending JP2010171107A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009010659A JP2010171107A (ja) 2009-01-21 2009-01-21 半導体装置及びその製造方法
US12/689,680 US8350392B2 (en) 2009-01-21 2010-01-19 Semiconductor device having recess with varying width and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009010659A JP2010171107A (ja) 2009-01-21 2009-01-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010171107A true JP2010171107A (ja) 2010-08-05
JP2010171107A5 JP2010171107A5 (ja) 2012-02-16

Family

ID=42336281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009010659A Pending JP2010171107A (ja) 2009-01-21 2009-01-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8350392B2 (ja)
JP (1) JP2010171107A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2514547A (en) * 2013-05-23 2014-12-03 Melexis Technologies Nv Packaging of semiconductor devices
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9230809B2 (en) * 2013-10-17 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
US20220139793A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Power semiconductor devices with improved overcoat adhesion and/or protection
EP4280273A1 (en) * 2022-05-19 2023-11-22 Mitsubishi Electric R&D Centre Europe B.V. Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106133U (ja) * 1986-12-26 1988-07-08
JPH0357249A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体装置
JPH03153049A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置
JPH0653271A (ja) * 1992-07-30 1994-02-25 Matsushita Electron Corp 半導体装置のワイヤーボンディング方法
JPH06163755A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH07201906A (ja) * 1993-12-29 1995-08-04 Sony Corp パッド電極を有する半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2000124235A (ja) * 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
JP4903014B2 (ja) * 2006-05-18 2012-03-21 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106133U (ja) * 1986-12-26 1988-07-08
JPH0357249A (ja) * 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体装置
JPH03153049A (ja) * 1989-11-10 1991-07-01 Fujitsu Ltd 半導体装置
JPH0653271A (ja) * 1992-07-30 1994-02-25 Matsushita Electron Corp 半導体装置のワイヤーボンディング方法
JPH06163755A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH07201906A (ja) * 1993-12-29 1995-08-04 Sony Corp パッド電極を有する半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181766A1 (ja) * 2013-05-07 2014-11-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置の製造方法
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
US11606888B2 (en) 2018-02-27 2023-03-14 Tdk Corporation Circuit module
US11812542B2 (en) 2018-02-27 2023-11-07 Tdk Corporation Circuit module

Also Published As

Publication number Publication date
US20100181688A1 (en) 2010-07-22
US8350392B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP2010171107A (ja) 半導体装置及びその製造方法
CN102134054B (zh) 用于制造微机电系统装置的方法
JPH1074855A (ja) 半導体素子のパッケージング方法
KR102024697B1 (ko) 반도체편의 제조 방법
US20180204786A1 (en) Die with metallized sidewall and method of manufacturing
JP2014192351A (ja) 半導体装置の製造方法
US7488993B2 (en) Semiconductor device and method of manufacturing the same
JP6372524B2 (ja) 半導体装置及びその製造方法
JP5568824B2 (ja) 半導体装置の製造方法
JP5446107B2 (ja) 素子ウェハおよび素子ウェハの製造方法
JP2007242699A (ja) 半導体素子の製造方法及び半導体基板
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN105409012A (zh) 光电子半导体芯片、光电子器件和用于制造半导体芯片的方法
US10832920B2 (en) Insulator semiconductor device-structure
JP6365135B2 (ja) 半導体チップ及びその製造方法
JP4692292B2 (ja) 半導体力学量センサの製造方法
JP4903014B2 (ja) 半導体装置
TW201640600A (zh) 半導體結構及其製作方法
JP2010245461A (ja) Ｍｅｍｓセンサの製造方法
JP5727798B2 (ja) Ｍｅｍｓセンサ
JP6447441B2 (ja) 半導体装置の製造方法
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
JP2003156509A (ja) 半導体加速度センサおよびその製造方法
JP5541772B2 (ja) 電極構造
JP4462221B2 (ja) 半導体部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212