JP2019149466A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2019149466A
JP2019149466A JP2018033425A JP2018033425A JP2019149466A JP 2019149466 A JP2019149466 A JP 2019149466A JP 2018033425 A JP2018033425 A JP 2018033425A JP 2018033425 A JP2018033425 A JP 2018033425A JP 2019149466 A JP2019149466 A JP 2019149466A
Authority
JP
Japan
Prior art keywords
electronic component
resin layer
insulating resin
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018033425A
Other languages
English (en)
Other versions
JP7056226B2 (ja
Inventor
修一 滝澤
Shuichi Takizawa
修一 滝澤
広宣 佐藤
Hironobu Sato
広宣 佐藤
純 吉野
Jun Yoshino
純 吉野
秀樹 可知
Hideki Kachi
秀樹 可知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018033425A priority Critical patent/JP7056226B2/ja
Priority to US16/284,231 priority patent/US11076513B2/en
Publication of JP2019149466A publication Critical patent/JP2019149466A/ja
Priority to US17/352,982 priority patent/US11606888B2/en
Application granted granted Critical
Publication of JP7056226B2 publication Critical patent/JP7056226B2/ja
Priority to US18/104,956 priority patent/US11812542B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0045—Casings being rigid plastic containers having a coating of shielding material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品の直上に位置する金属層が剥離し難い回路モジュールを提供する。【解決手段】回路モジュール２は、配線構造体４と、配線構造体４の上面に配置された少なくとも１つの電子部品６ａ，６ｂと、配線構造体４の上面に設けられて少なくとも１つの電子部品６ａ，６ｂを埋め込む絶縁樹脂層８と、絶縁樹脂層８の上面に設けられた金属層１０と、を備える。絶縁樹脂層８の上面における各電子部品の直上の部分Ｓ１の表面粗さがそれぞれＲ１と表される。絶縁樹脂層８の上面における全ての電子部品の直上の部分以外の部分Ｓ２の表面粗さがＲ２と表される。少なくとも一つのＲ１が、Ｒ１＞Ｒ２を満たす。【選択図】図１

Description

本発明は、回路モジュールに関する。
配線構造体と、配線構造体の上面に配置された電子部品と、電子部品を埋め込む絶縁樹脂層とを備える回路モジュールが知られている。電子部品の電磁シールドのために、絶縁樹脂層の上面に金属層を設けることが知られている。
特開２０１０−１１４２９１号公報
電子部品と絶縁樹脂層とでは熱膨張係数（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）に差があるため、回路モジュールに熱処理を施すと、回路モジュール内に応力が生じる。従来の回路モジュールでは、応力が金属層にかかると、金属層が絶縁樹脂層から剥離し易い。特に、電子部品の直上に位置する金属層が剥離すると、電磁シールドの効果が著しく低下し易い。また金属層を配線層として利用した場合に電子部品と金属層間の浮遊容量が変わり、高周波域における電気的特性が設計意図に対してずれてしまう。
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、電子部品の直上に位置する金属層が剥離し難い回路モジュールを提供することを目的とする。
本発明の一側面に係る回路モジュールは、配線構造体と、配線構造体の上面に配置された少なくとも１つの電子部品と、配線構造体の上面に設けられて少なくとも１つの電子部品を埋め込む絶縁樹脂層と、絶縁樹脂層の上面に設けられた金属層と、を備える。絶縁樹脂層の上面における各電子部品の直上の部分の表面粗さがそれぞれＲ１と表され、絶縁樹脂層の上面における全ての電子部品の直上の部分以外の部分の表面粗さがＲ２と表されるとき、少なくとも一つのＲ１が、Ｒ１＞Ｒ２を満たす。
上記回路モジュールでは、Ｒ１＞Ｒ２であることにより、電子部品の直上の部分における絶縁樹脂層と金属層との密着性は、電子部品の直上の部分以外の部分における絶縁樹脂層と金属層との密着性よりも高い。したがって、電子部品の直上の部分における金属層は剥離し難い。また、熱処理等によって金属層が絶縁樹脂層から剥がれる場合、まず、電子部品の直上の部分以外の部分における金属層が剥離する。その後は、金属層が剥離した部分が存在することにより、金属層にかかる応力が緩和され、電子部品の直上の部分における金属層は更に剥離し難くなる。
本発明の一側面に係る回路モジュールでは、Ｒ１／Ｒ２が１．０１〜８．００であってよい。かかる態様によれば、電子部品の直上の部分における金属層は更に剥離し難い。
本発明の一側面に係る回路モジュールでは、電子部品の上面の少なくとも一部が、凹形状又は凸形状を有してよい。かかる態様によれば、電子部品の直上の部分における絶縁樹脂層と金属層との密着性が更に高くなり易く、それにより、電子部品の直上の部分における絶縁樹脂層と金属層との密着性と、電子部品の直上の部分以外の部分における絶縁樹脂層と金属層との密着性との差が更に大きくなり易い。その結果、電子部品の直上の部分における金属層は更に剥離し難い。
本発明によれば、電子部品の直上に位置する金属層が剥離し難い回路モジュールが提供される。
図１は、本発明の一実施形態に係る回路モジュールの断面図である。 図２は、電子部品の断面図である。 図３は、電子部品の上面図である。
以下、本発明の好適な実施形態を詳細に説明する。図面において、同一又は同等の要素には同一の符号を付す。本明細書に記載される数値範囲の上限値及び下限値は、任意に組み合わせることができる。
図１を参照して、本実施形態に係る回路モジュール２を説明する。回路モジュール２は、配線構造体４と、電子部品６ａ，６ｂと、接続部２０，２２と、絶縁樹脂層８と、金属層１０と、を備える。
配線構造体４は、絶縁層２４と、絶縁層２４の上面に設けられた複数の配線層１２，１４とを有する。絶縁層２４の材料は、例えば、樹脂、セラミック、樹脂含浸ガラス繊維等であってよい。樹脂は、エポキシ樹脂又はポリイミド等であってよい。セラミックは、アルミナ等であってよい。セラミックは、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）、ＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）等であってよい。樹脂含浸ガラス繊維は、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）等であってよい。配線層１２，１４の材料は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）等であってよい。
電子部品６ａは、配線構造体４の上面に配置されている。電子部品６ａは、本体部３６、及び、本体部３６の裏面に設けられた複数の端子部３７を備える。図示は省略するが、本体部３６には、各端子部３７に電気的に接続された素子が設けられている。電子部品６ａの上面の少なくとも一部は、凹凸を有する。
電子部品６ｂは、配線構造体４の上面に配置されている。電子部品６ｂは、本体部１６、及び、本体部１６の両側端部にそれぞれ設けられた一対の端子部１８を備える。図示は省略するが、本体部１６には、各端子部１８に電気的に接続された素子が設けられている。電子部品６ｂの上面の少なくとも一部は、凹凸を有する。
電子部品６ａ，６ｂの素子は、例えば、コンデンサ、インダクタ、抵抗体、半導体、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ等であってよい。コンデンサは、積層セラミックコンデンサ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）等であってよい。インダクタは、樹脂系、アルミナ系、フェライト系、金属系等の材料で構成されていてよい。電子部品６ａ，６ｂは、集積回路（ＩＣ）であってもよい。
各接続部２０は、電子部品６ａの各端子部３７と配線構造体４の各配線層１２とを電気的に接続する。本実施形態において、接続部２０は、電子部品６ａの端子部３７に設けられたハンダバンプのリフローにより形成することができる。各接続部２２は、電子部品６ｂの各端子部１８と配線構造体４の各配線層１４とを電気的に接続する。接続部２２は、電子部品６ｂの端子部１８上に設けられた印刷ハンダのリフローにより形成できる。
絶縁樹脂層８は、配線構造体４の上面に設けられている。絶縁樹脂層８は、電子部品６ａ，６ｂを埋め込んでいる。絶縁樹脂層８は、樹脂を含む層である。樹脂は、例えば、エポキシ樹脂等であってよい。絶縁樹脂層８は、樹脂のみからなっていても、樹脂に加えて他の成分を含んでもよい。絶縁樹脂層８は、例えば、フィラーを含んでよい。
絶縁樹脂層８の上面は、凹凸を有する。絶縁樹脂層８の上面が有する凹凸の形状は、電子部品６ａ，６ｂの上面が有する凹凸の形状と対応していることができる。
ここで、絶縁樹脂層８の上面を、電子部品６ａ又は６ｂの直上の部分Ｓ１、及び、全ての電子部品の直上の部分以外の部分（電子部品の直上でない部分）Ｓ２に分ける。そして、各部分Ｓ１の表面粗さをそれぞれＲ１とし、部分Ｓ２の表面粗さをＲ２とする。
本実施形態に係る回路モジュール２では、少なくとも一つの電子部品の直上の部分Ｓ１の表面粗さＲ１が、電子部品の直上でない部分Ｓ２の表面粗さＲ２よりも大きい。換言すれば、少なくとも一つのＲ１が、Ｒ１＞Ｒ２を満たす。
電子部品が複数ある場合、少なくとも一つの電子部品の直上の部分Ｓ１の表面粗さＲ１が、表面粗さＲ２よりも大きければよいが、複数の電子部品の直上の部分Ｓ１のそれぞれの表面粗さＲ１が、Ｒ２よりも大きくてもよい。
ここで、表面粗さとは、ＪＩＳ Ｂ ０６０１：２０１３に規定される算術平均粗さＲａを意味する。
Ｒ１／Ｒ２は、例えば、１．０１〜８．００、又は１．０３〜２．００であってよい。Ｒ１／Ｒ２が上記範囲内である場合、電子部品の直上の部分Ｓ１における金属層１０は更に剥離し難い。
Ｒ１は、例えば、０．２３〜２．３μｍであってよい。Ｒ２は、例えば、０．０５〜１．５μｍであってよい。表面粗さは、例えば、ＫＥＹＥＮＣＥ社製の形状測定レーザマイクロスコープ（型番：ＶＫ−Ｘ２００）を用いて測定することができる。このときのレンズ倍率としては、×２０または×５０を用いてよい。測定視野は、例えば、１５０μｍ×１５０μｍ〜７００μｍ×５００μｍであってよい。測定の際は、測定試料について表面粗さと反りとを区別するカットオフ波長λｃを設けることができる。λｃは、５０〜３００μｍであってよい。
金属層１０は、絶縁樹脂層８の上面に設けられている。金属層１０は、絶縁樹脂層８の側面、並びに、配線構造体４の側面に設けられていてもよい。金属層１０は、電子部品の素子の電磁シールドもしくは配線として機能する。金属層１０は、金属を含む層である。金属層１０の材料は、電磁シールドもしくは配線の材料であれば特に限定されない。金属層１０の材料は、例えば、Ｃｕ、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ａｇなどの導電性元素または磁性元素を含む材料であってよい。金属層１０は、単一層、複数層、樹脂との複合体等の各種の形態であってよい。
本実施形態に係る回路モジュール２は、例えば、以下の方法によって製造することができる。ただし、回路モジュール２の製造方法は、以下の方法に限定されるものではない。
まず、配線構造体４、及び、上面に凹凸を有する電子部品６ａ，６ｂを用意する。電子部品の上面に凹凸を設けて、上面に凹凸を有する電子部品６ａ，６ｂを形成してもよい。この場合、凹凸は、例えば、以下の方法によって形成することができる。例えば、レーザ加工機を用いて、レーザをデフォーカスした状態で電子部品の上面を走査することで、凹凸を形成してよい。電子部品の成形時に凹凸を転写してもよい。フォトリソグラフィ工法を利用して、電子部品に凹凸のパターンを形成してもよい。電子部品を構成する材料の粒子径を調整し、電子部品の表面に粒子の凹凸を残すことで、凹凸を形成してもよい。図２は、電子部品の断面図である。凹凸は、図２の（ａ）に示されるような凹形状であっても、図２の（ｂ）に示されるような凸形状であってもよい。換言すれば、電子部品の上面には、図２の（ａ）に示される凹部４２ａが形成されていても、図２の（ｂ）に示される凸部４２ｂが形成されていてもよい。図３は、電子部品の上面図である。凹凸は、図３の（ａ）に示されるように、一方向に延びる帯状の凹部４２ａまたは凸部４２ｂであってよい。凹凸は、図３の（ｂ）に示されるように、二方向に延びる帯状の凹部４２ａまたは凸部４２ｂであってもよい。凹凸は、図３の（ｃ）に示されるように、四角形状の凹部４２ａまたは凸部４２ｂであってもよい。凹凸は、図３の（ｄ）に示されるように、丸形の凹部４２ａまたは凸部４２ｂであってもよい。図示は省略するが、これら凹凸の大小、間隔等は、電子部品６a，６ｂに形成できる範囲であればよく、規則的な凹凸であってもよいし、不規則な凹凸であってもよい。また、図２において、凹部の内面及び凸部の外面は、電子部品の上面に対して、垂直又は平行であるが、傾斜していてもよい。凹部の内面及び凸部の外面は、平面であっても、曲面であってもよい。
次に、公知のリフロー法などにより、接続部２０，２２を介して配線構造体４の配線層と各電子部品６ａ，６ｂの端子部とを接続する。その後、配線構造体４の上面に絶縁樹脂層８を形成し、電子部品６ａ，６ｂを封止する。絶縁樹脂層８を形成する際に、電子部品６ａ，６ｂの上面の凹凸の形状に沿って絶縁樹脂層８が変形することにより、絶縁樹脂層８の上面に、電子部品６ａ，６ｂの上面の凹凸に対応する凹凸が形成される。絶縁樹脂層８の形成方法は、例えば、トランスファー成形、コンプレッション成形、印刷法、ラミネート法、注型法等であってよい。絶縁樹脂層８の形成方法は、絶縁樹脂層８の表面に効率よく凹凸を形成させる観点から、コンプレッション成形が好ましい。
その後、絶縁樹脂層８の上面及び側面に金属層１０を形成する。金属層１０の形成方法は、例えば、めっき、スパッタリング等であってよい。
本実施形態に係る回路モジュール２では、絶縁樹脂層８の上面における少なくとも一つの電子部品の直上の部分Ｓ１の表面粗さＲ１が、電子部品の直上でない部分Ｓ２の表面粗さＲ２よりも大きい。これにより、電子部品の直上の部分Ｓ１における絶縁樹脂層８と金属層１０との密着性は、電子部品の直上でない部分Ｓ２における絶縁樹脂層８と金属層１０との密着性よりも高い。したがって、電子部品の直上の部分Ｓ１における金属層１０は剥離し難い。また、熱処理等による熱応力によって金属層１０が絶縁樹脂層８から剥がれる場合、まず、電子部品の直上でない部分Ｓ２における金属層１０が剥離する。その後は、金属層１０が剥離した部分が存在することにより、金属層１０にかかる応力が緩和され、電子部品の直上の部分Ｓ１における金属層１０は更に剥離し難くなる。このように、金属層１０に不慮の剥離が発生したとしても、電子部品の直上の部分Ｓ１における金属層１０の剥離を抑制することで、回路モジュール２における電気特性への影響を最小限にすることができる。
以上、本発明の実施形態を詳細に説明したが、本発明は上記実施形態に限定されるものではない。
例えば、回路モジュール２において、配線構造体４が有する絶縁層２４の下面に配線層が更に設けられていてもよい。絶縁層２４の内部に配線層が更に設けられていてもよい。配線構造体４は、単層であっても、多層基板（ビルドアップ基板）であってもよい。配線構造体４は、絶縁層２４の上面に設けられた絶縁被覆層を更に備えてよい。絶縁被覆層は、配線層１２，１４の一部を覆っていてよい。絶縁被覆層は、例えば、ソルダーレジスト層等であってよい。
回路モジュール２において、電子部品の数は２つであるが、少なくとも１つあればよく、１つ、或いは、３つ以上であってよい。電子部品のサイズ及び形状も特に限定されない。電子部品の端子部の数、配線構造体の配線層の数、及び、接続部の数も特に限定されない。
回路モジュール２において、電子部品６ａの上面に凹凸が設けられているが、電子部品６ａの下面又は側面に更に凹凸が設けられていてもよく、電子部品６ａの表面全体に凹凸が設けられていてもよい。また、電子部品６ｂの本体部１６の上面に凸凹が設けられているが、本体部１６の下面、各端子部１８の上面、又は各端子部１８の側面に凹凸が更に設けられていてもよく、電子部品６ｂの表面全体に凹凸が設けられていてもよい。
絶縁樹脂層８の上面には、絶縁樹脂層８で電子部品６ａ，６ｂを封止する際に、電子部品６ａ，６ｂの上面の凹凸に対応する凹凸が形成されるが、その後、絶縁樹脂層８の上面に別の凹凸を更に設けてもよい。絶縁樹脂層８は、上面に加えて側面に凹凸を有していてもよい。
電子部品６ａ，６ｂが上面に凹凸を有していない場合であっても実施は可能である。この場合、絶縁樹脂層８を形成するモールド（型）の表面に、あらかじめ、電子部品の直上となる位置に凹凸を設けておけば、絶縁樹脂層８の上面における部分Ｓ１に凹凸を形成できる。また、レーザ加工機を用いて、レーザをデフォーカスした状態で絶縁樹脂層８の上面を走査することで、絶縁樹脂層８の上面を粗くして凹凸を形成することもできる。
回路モジュール２において、金属層１０は、絶縁樹脂層８の上面及び側面、並びに配線構造体４の側面に設けられているが、少なくとも絶縁樹脂層８の上面に設けられていればよい。
２…回路モジュール、４…配線構造体、６ａ，６ｂ…電子部品、８…絶縁樹脂層、１０…金属層、１２，１４…配線層、１６，３６…本体部、１８，３７…端子部、２０，２２…接続部、２４…絶縁層。

Claims (3)

  1. 配線構造体と、
    前記配線構造体の上面に配置された少なくとも１つの電子部品と、
    前記配線構造体の上面に設けられて少なくとも１つの前記電子部品を埋め込む絶縁樹脂層と、
    前記絶縁樹脂層の上面に設けられた金属層と、
    を備え、
    前記絶縁樹脂層の上面における各前記電子部品の直上の部分の表面粗さがそれぞれＲ１と表され、前記絶縁樹脂層の上面における全ての前記電子部品の直上の部分以外の部分の表面粗さがＲ２と表されるとき、少なくとも一つのＲ１が、Ｒ１＞Ｒ２を満たす、回路モジュール。
  2. Ｒ１／Ｒ２が１．０１〜８．００である、請求項１に記載の回路モジュール。
  3. 前記電子部品の上面の少なくとも一部が、凹形状又は凸形状を有する、請求項１又は２に記載の回路モジュール。
JP2018033425A 2018-02-27 2018-02-27 回路モジュール Active JP7056226B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018033425A JP7056226B2 (ja) 2018-02-27 2018-02-27 回路モジュール
US16/284,231 US11076513B2 (en) 2018-02-27 2019-02-25 Circuit module
US17/352,982 US11606888B2 (en) 2018-02-27 2021-06-21 Circuit module
US18/104,956 US11812542B2 (en) 2018-02-27 2023-02-02 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018033425A JP7056226B2 (ja) 2018-02-27 2018-02-27 回路モジュール

Publications (2)

Publication Number Publication Date
JP2019149466A true JP2019149466A (ja) 2019-09-05
JP7056226B2 JP7056226B2 (ja) 2022-04-19

Family

ID=67686286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018033425A Active JP7056226B2 (ja) 2018-02-27 2018-02-27 回路モジュール

Country Status (2)

Country Link
US (3) US11076513B2 (ja)
JP (1) JP7056226B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124806A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2022038887A1 (ja) * 2020-08-20 2022-02-24 株式会社村田製作所 モジュール
WO2022123840A1 (ja) * 2020-12-07 2022-06-16 株式会社村田製作所 高周波モジュール及び通信装置
WO2023017698A1 (ja) * 2021-08-10 2023-02-16 株式会社村田製作所 モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN114256211B (zh) * 2020-09-25 2022-10-18 荣耀终端有限公司 封装体及其制备方法、终端和电子设备
TWI832393B (zh) * 2022-08-24 2024-02-11 易鼎股份有限公司 電路板之導電凸塊結構及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163755A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH11330314A (ja) * 1998-05-12 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法
JP5905525B2 (ja) * 2013-11-07 2016-04-20 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品パッケージおよびその製造方法
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448561B1 (ko) * 1997-04-15 2004-09-13 이비덴 가부시키가이샤 무전해 도금용 접착제, 무전해 도금용 접착제 조제용의 원료조성물 및 프린트 배선판
DE69930970T2 (de) * 1999-05-13 2006-08-31 Ibiden Co., Ltd., Ogaki Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6400014B1 (en) * 2001-01-13 2002-06-04 Siliconware Precision Industries Co., Ltd. Semiconductor package with a heat sink
US7694719B2 (en) * 2007-01-04 2010-04-13 International Business Machines Corporation Patterned metal thermal interface
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
JP5280102B2 (ja) * 2008-05-26 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5324191B2 (ja) 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
KR101939641B1 (ko) * 2012-05-04 2019-01-18 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6084283B2 (ja) * 2013-02-12 2017-02-22 株式会社メイコー 部品内蔵基板及びその製造方法
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
KR102172632B1 (ko) * 2015-06-30 2020-11-03 삼성전기주식회사 반도체 패키지 모듈 제조장치 및 제조방법
JP6582669B2 (ja) * 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
JP2017037930A (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10548228B2 (en) * 2016-03-03 2020-01-28 International Business Machines Corporation Thermal interface adhesion for transfer molded electronic components
JP5988004B1 (ja) * 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
JP7365759B2 (ja) * 2018-02-27 2023-10-20 Tdk株式会社 回路モジュール
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
KR102513086B1 (ko) * 2018-10-01 2023-03-23 삼성전자주식회사 반도체 패키지
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163755A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH11330314A (ja) * 1998-05-12 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法
JP5905525B2 (ja) * 2013-11-07 2016-04-20 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品パッケージおよびその製造方法
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124806A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
US11871523B2 (en) 2019-12-20 2024-01-09 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
WO2022038887A1 (ja) * 2020-08-20 2022-02-24 株式会社村田製作所 モジュール
WO2022123840A1 (ja) * 2020-12-07 2022-06-16 株式会社村田製作所 高周波モジュール及び通信装置
WO2023017698A1 (ja) * 2021-08-10 2023-02-16 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US11812542B2 (en) 2023-11-07
US20190269046A1 (en) 2019-08-29
US11076513B2 (en) 2021-07-27
US11606888B2 (en) 2023-03-14
US20210315137A1 (en) 2021-10-07
US20230189491A1 (en) 2023-06-15
JP7056226B2 (ja) 2022-04-19

Similar Documents

Publication Publication Date Title
JP7056226B2 (ja) 回路モジュール
JP6665838B2 (ja) インダクタ部品
JP7365759B2 (ja) 回路モジュール
JPH04283987A (ja) 電子回路装置とその製造方法
JP2004522304A (ja) プリント回路基板を形成する方法およびこの方法によって形成したプリント回路基板
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
JP5127315B2 (ja) 部品内蔵モジュール
KR20160142170A (ko) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
JP2008112790A (ja) 半導体パッケージおよびその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2007173626A (ja) コンデンサの製造方法及びコンデンサ
JP6897890B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP2018148126A (ja) 配線基板、及び配線基板の製造方法
JP7207867B2 (ja) 配線基板
JP2016009763A (ja) 多層プリント配線板およびその製造方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2006261658A (ja) 配線基板の製造方法及び配線基板
JP2008130618A (ja) 多層配線基板
JPH1126939A (ja) 多層配線基板
JP2576138B2 (ja) 配線板
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011077140A (ja) 回路モジュールおよび回路モジュールの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150