JP2008112790A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2008112790A JP2008112790A JP2006293801A JP2006293801A JP2008112790A JP 2008112790 A JP2008112790 A JP 2008112790A JP 2006293801 A JP2006293801 A JP 2006293801A JP 2006293801 A JP2006293801 A JP 2006293801A JP 2008112790 A JP2008112790 A JP 2008112790A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermal expansion
- semiconductor package
- low thermal
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 60
- 239000011347 resin Substances 0.000 claims abstract description 39
- 229920005989 resin Polymers 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004744 fabric Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000452 restraining effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000002650 laminated plastic Substances 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012783 reinforcing fiber Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法を提供する。
【解決手段】ビルドアップ配線層１１２を備えた半導体パッケージ１１４において、該ビルドアップ配線層１１２表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層１１２裏面領域全体に、該ビルドアップ配線層１１２の絶縁樹脂層１２に比べて該半導体チップ１０８に近い熱膨張係数を有する低熱膨張材料層１０が接合している。製造するには、多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列し、間隙に樹脂を流し込み硬化させることにより一体の下層板とし、下層板を２枚重ねて周囲のみを固定して一体の重層板とし、重層板の両面にビルドアップ配線層１１２を形成し、重層板の周囲の固定部分を除去して下層板上にビルドアップ配線層１１２が形成された２枚の半導体パッケージを得る。
【選択図】図１
【解決手段】ビルドアップ配線層１１２を備えた半導体パッケージ１１４において、該ビルドアップ配線層１１２表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層１１２裏面領域全体に、該ビルドアップ配線層１１２の絶縁樹脂層１２に比べて該半導体チップ１０８に近い熱膨張係数を有する低熱膨張材料層１０が接合している。製造するには、多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列し、間隙に樹脂を流し込み硬化させることにより一体の下層板とし、下層板を２枚重ねて周囲のみを固定して一体の重層板とし、重層板の両面にビルドアップ配線層１１２を形成し、重層板の周囲の固定部分を除去して下層板上にビルドアップ配線層１１２が形成された２枚の半導体パッケージを得る。
【選択図】図１
Description
本発明は、搭載する半導体チップとの熱膨張差を低減して半導体装置の寿命を向上できる半導体パッケージおよびその製造方法に関する。
現在、ＣＰＵ、ＭＰＵの半導体パッケージはプラスチックラミネートパッケージが主流となっており、特に、基材となるガラスクロス入りコア基板の両面に配線と絶縁層を繰返し積層して配線を形成するビルドアップ構造などで技術革新が進んでいるが、半導体チップのＳｉと、プラスチックパッケージとの熱膨張係数（ＣＴＥ）の差からＣ４接続部の応力集中による接続信頼性の低下が問題となっている。
具体的には、プラスチックパッケージが有機材料（樹脂）とガラスクロスと金属配線から成っており、熱膨張係数は１０〜２５ｐｐｍ／℃程度である。これに対してシリコンチップの熱膨張係数は３ｐｐｍ／℃程度であり、パッケージとの熱膨張差が大きい。これまでのチップサイズ、パッケージサイズ、デザインルールではクリアしてきた信頼性基準も、今後のデザインルール、チップサイズ、薄層化に対してはクリアできなくなる虞があり、チップ割れ、Ｃ４接続部のクラックや剥離、チップ内配線層（ＩＬＤ）の破断、パッケージ内配線の破断などを生ずる原因となることが予想される。
その対策としては、基材となるコアを無くしてビルドアップ層だけを取り出した構造のコアレスパッケージなど低弾性な構造とし、パッケージの熱膨張によりチップ内誘電体層（ＩＬＤ）に生ずる応力を小さく抑えることが提案されている。しかし、パッケージ内の接続部、配線に対する応力集中が起きたり、パッケージの反りが発生するといった、低弾性であるための問題が新たに生じることが避けられなかった。
半導体パッケージの熱膨張を小さくして半導体チップの熱膨張に近づけることが考えられるが、ガラスクロスに樹脂を含浸した組合せではこれにも限界がある。
また、特許文献１には、セラミクス基板上にビルドアップ層を形成した構造が示されており、セラミクス基板が低熱膨張かつ高剛性であることによりビルドアップ層の熱膨張を小さく抑えられることが期待されるが、必ずセラミクス基板を用いる必要があり、他の基板やコアレスパッケージには適用できず、汎用性に欠けるため、一般的な解決策とはなり得ない。
本発明は、特定のパッケージ基板を用いることを必要とせずに、半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の半導体パッケージは、ビルドアップ配線層を備えた半導体パッケージにおいて、該ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合していることを特徴とする。
本発明の半導体パッケージの製造方法は、
多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列する工程、
上記間隙に樹脂を流し込み、硬化させることにより、一体の下層板とする工程、
上記下層板を２枚重ねて周囲のみを接着またはクランプにより固定し、一体の重層板とする工程、
上記重層板の両面にビルドアップ配線層を形成する工程、
上記重層板の周囲の上記固定した部分を除去して、上記下層板上に形成された上記ビルドアップ配線層を有する多数の半導体パッケージが周囲の樹脂層を介して一体となった２枚の半導体パッケージ集合板を得る工程、
上記半導体パッケージ集合板の上記樹脂層を切断して多数の半導体パッケージに個片化する工程、
を含むことを特徴とする。
多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列する工程、
上記間隙に樹脂を流し込み、硬化させることにより、一体の下層板とする工程、
上記下層板を２枚重ねて周囲のみを接着またはクランプにより固定し、一体の重層板とする工程、
上記重層板の両面にビルドアップ配線層を形成する工程、
上記重層板の周囲の上記固定した部分を除去して、上記下層板上に形成された上記ビルドアップ配線層を有する多数の半導体パッケージが周囲の樹脂層を介して一体となった２枚の半導体パッケージ集合板を得る工程、
上記半導体パッケージ集合板の上記樹脂層を切断して多数の半導体パッケージに個片化する工程、
を含むことを特徴とする。
本発明の半導体パッケージは、ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合している構造としたことにより、半導体チップ搭載予定領域のビルドアップ配線層の熱膨張が裏面に接合した低熱膨張材料層により拘束されて低減し、搭載された半導体チップとの熱膨張差が低減する。
本発明の製造方法は、多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列し、間隙に樹脂を流し込み硬化させることにより一体とした下層板を２枚重ねた重層板の周囲のみ固定し、その両面にビルドアップ配線層を形成した後に、周囲の固定を除去して本発明の半導体パッケージを２枚同時に製造するので、１枚の低熱膨張材料板の片面にビルドアップ配線を形成した場合に生ずる反りも起きることがなく、かつ、大判サイズの低熱膨張材料板を用いた場合に比べて、ハンドリング、弧片化を容易に行なえる。
本発明の半導体パッケージの望ましい一つの実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板が、上記ビルドアップ配線層の裏面全体に接着されている。
本発明の半導体パッケージの望ましい他の実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が直接ビルドアップ形成されている。
本発明の半導体パッケージの望ましいもう一つの実施形態においては、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が絶縁樹脂層を介してビルドアップ形成されている。
低熱膨張材料層として、シリコン、ガラス、セラミクスのいずれかを用いることが望ましい。これらの材料は下記の熱膨張係数を有する。
＜本発明に用いる低熱膨張材料層の材質例＞
〔材質〕 〔熱膨張係数（ＣＴＥ）〕
シリコン ３．４ｐｐｍ／℃ （半導体チップのシリコンと同じ）
ガラス ４〜５ｐｐｍ／℃
セラミクス
アルミナ ５〜７ｐｐｍ／℃
窒化アルミニウム ４．５ｐｐｍ／℃
チタン酸バリウム ６ｐｐｍ／℃
酸化チタン ７ｐｐｍ／℃
低熱膨張材料層は、単なる材料の層であってもよいし、電子部品であってもよい。電子部品は、キャパシタ、キャパシタアレイ、抵抗、インダクタ等の受動部品であってもよいし、半導体チップのような能動部品であってもよい。更に、低熱膨張材料層を電子部品の構成を備えて形成した場合、これを電子部品として作動させても良いし、作動させずに単なる材料の層としてダミー化してもよい。この場合、上記ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体を超えた範囲に接合していると、半導体パッケージ全体としての剛性が高まり、反り対策にも非常に有効である。
〔材質〕 〔熱膨張係数（ＣＴＥ）〕
シリコン ３．４ｐｐｍ／℃ （半導体チップのシリコンと同じ）
ガラス ４〜５ｐｐｍ／℃
セラミクス
アルミナ ５〜７ｐｐｍ／℃
窒化アルミニウム ４．５ｐｐｍ／℃
チタン酸バリウム ６ｐｐｍ／℃
酸化チタン ７ｐｐｍ／℃
低熱膨張材料層は、単なる材料の層であってもよいし、電子部品であってもよい。電子部品は、キャパシタ、キャパシタアレイ、抵抗、インダクタ等の受動部品であってもよいし、半導体チップのような能動部品であってもよい。更に、低熱膨張材料層を電子部品の構成を備えて形成した場合、これを電子部品として作動させても良いし、作動させずに単なる材料の層としてダミー化してもよい。この場合、上記ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体を超えた範囲に接合していると、半導体パッケージ全体としての剛性が高まり、反り対策にも非常に有効である。
以下、具体的な実施例により本発明を更に詳細に説明する。
図１（１）〜（４）を参照して、本発明の望ましい実施形態による実施例１〜４の半導体パッケージの縦断面図を示す。ただし、いずれも本発明の半導体パッケージ上に半導体チップを搭載して半導体装置を構成した状態を示す。
〔実施例１〕
図１（１）に示す実施例１は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１１４上に半導体チップ１０８を搭載して半導体装置１００を構成している。
図１（１）に示す実施例１は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１１４上に半導体チップ１０８を搭載して半導体装置１００を構成している。
ビルドアップ配線層１１２表面の半導体チップ１０８搭載予定領域Ｍに対応する範囲の該ビルドアップ配線層１１２裏面領域Ｎ全体に、低熱膨張材料層１０が接合している。これにより、領域Ｍ内におけるビルドアップ配線層１１２の熱膨張を、対応する裏面領域Ｎの低熱膨張材料層１０が拘束し、半導体チップ１０８とビルドアップ配線層１１２との熱膨張差を低減する。
ビルドアップ配線層１１２は、金属から成る配線層１６と樹脂から成る絶縁層１８とを交互に積層した（図示の例では４層の配線層１６）上にソルダーレジスト層２０を配した構造である（絶縁層１８を貫通して配線層１６間を結ぶビアは図示を省略）。
低熱膨張材料層１０は、ビルドアップ配線層１１２の絶縁層１８に比べて半導体チップ１０８に近い熱膨張係数を有する。
実施例１の半導体パッケージ１１４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１１０が、ビルドアップ配線層１１２の裏面全体に接着されている。低熱膨張材料層１０および樹脂層１２には必要なスルーホール１４が貫通している。上記の接着は、スルーホール１４の箇所ははんだ１５により、それ以外の箇所はアンダーフィル２２により、それぞれ行なわれている。
本実施例の半導体パッケージ１１４を製造するには、下層板１１０とビルドアップ配線層１１２とを別体で製造し、両者を貼り付ける。
〔実施例２〕
図１（２）に示す実施例２は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１２４上に半導体チップ１０８を搭載して半導体装置１０２を構成している。実施例２の半導体パッケージ１２４は、下記の特徴以外は実施例１の半導体パッケージ１１４と同様の構造である。
図１（２）に示す実施例２は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１２４上に半導体チップ１０８を搭載して半導体装置１０２を構成している。実施例２の半導体パッケージ１２４は、下記の特徴以外は実施例１の半導体パッケージ１１４と同様の構造である。
すなわち実施例２の半導体パッケージ１２４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１１０上に、ビルドアップ配線層１１２が直接ビルドアップ形成されている。
実施例２の半導体パッケージ１２４は、実施例１の半導体パッケージ１１４と比べて製造工程が少なく、貼り付け精度のコントロールが不要であり、はんだ１５のキュア工程およびアンダーフィル２２の適用工程も不要である。
また、低熱膨張材料層１０によるビルドアップ配線層１１２の熱膨張拘束作用の観点からも実施例２は実施例１より有利である。すなわち、実施例１のように、はんだ１５とアンダーフィル２２で貼り付けた場合には、これらの貼り付け層（１５＋２２）が低熱膨張材料層１０とビルドアップ配線層１１２との間に介在するため、低熱膨張材料層１０によるビルドアップ配線層１１２の熱膨張拘束作用が緩和されてしまう。その点、実施例２では低熱膨張材料層１０がビルドアップ配線層１１２に直接接合しているので、実施例１のような介在層（１５＋２２）による拘束作用の緩和が起きることがなく、ビルドアップ配線層１１２の熱膨張を効果的に拘束できる。
図２〜図３を参照して、実施例２の半導体パッケージ１２４の製造工程の典型例を説明する。
図２（１）および図２（２）にそれぞれ平面図および断面図で示すように、１つの半導体パッケージ１２４のための低熱膨張材料片１０を互いに間隙を空けて格子状に平面配列し、間隙に樹脂１２を流し込み、硬化させて一体の下層板１１０Ｘを形成する。その際、下層板１１０Ｘの形状保持および強度向上のために、強化繊維（ガラス繊維、カーボン繊維、アラミド繊維）や金属メッシュなどに樹脂を含浸して樹脂層１２を形成することもできる。
次に、図２（３）に下層板１１０Ｘの部分断面図を示すように、所定箇所にドリル、エッチング、イオンエッチングなどによってスルーホール１４を開口し、内部を銅めっきを行なう等により下層板１１０の表裏の電気的導通を取る。
次に、図３（１）に示すように、下層板１１０Ｘを２枚重ね合わせて周囲部分Ｅのみを接着またはクランプにより固定して、一体の重層板２１０とする。
次に、図３（２）、（３）に示すように、重層板２１０の両面にビルドアップ工程を同時並行的に行ない、配線層１６と絶縁樹脂層１８とを交互に積層し、最上層としてソルダーレジスト層２０を形成してビルドアップ配線層１１２をそれぞれ形成する。
次に、図３（４）に示すように、図３（３）に示した線Ｚにおいて切断して周囲の固定部Ｅを除去し、多数の半導体パッケージが周囲の樹脂層１２を介して一体となった上下２枚の半導体パッケージ集合体１２４Ｘに分離する。
最後に、図３（５）に詳細に示すように、半導体パッケージ集合体１２４Ｘの樹脂層１２の幅中央の部分を切断して個片化することにより半導体パッケージ１２４を得る。ビルドアップ配線層１１２の最上層であるソルダーレジスト層２０には、半導体チップ搭載用の接続パッド２１が形成されている。ビルドアップ配線層１１２内では、絶縁層１８を貫通するビア１７が上下の配線層１６同士を電気的に導通する。下層板１１０の下面には、スルーホール１４の下端に外部接続端子１９が設けられている。
図４に、図３（５）の半導体パッケージ１２４に半導体チップ１０８を搭載した半導体装置１０２の詳細を示す。半導体チップ１０８は電極端子１０７によりビルドアップ配線層１１２上面の接続パッド２１（図３（５）参照）に接続されている。同図中の各部の代表的な寸法および寸法範囲の一例は下記のとおりである。
下層板１１０：厚さ２００μｍ（５μｍ〜５ｍｍ）
スルーホール径Ｔ：１００μｍ（１０μｍ〜５ｍｍ）
配線層１６：厚さ１０μｍ（３μｍ〜３００μｍ）
絶縁層１８：厚さ２０μｍ（３μｍ〜３００μｍ）
ソルダーレジスト層２０：厚さ１５μｍ（５μｍ〜５０μｍ）
半導体パッケージサイズＸ：５０ｍｍ（１ｍｍ〜２００ｍｍ）
半導体搭載領域サイズＭ（＝チップサイズ）：２５ｍｍ（１ｍｍ〜１５０ｍｍ）
対応裏面領域サイズＮ：３０ｍｍ（１ｍｍ〜２００ｍｍ）
下層板１１０：厚さ２００μｍ（５μｍ〜５ｍｍ）
スルーホール径Ｔ：１００μｍ（１０μｍ〜５ｍｍ）
配線層１６：厚さ１０μｍ（３μｍ〜３００μｍ）
絶縁層１８：厚さ２０μｍ（３μｍ〜３００μｍ）
ソルダーレジスト層２０：厚さ１５μｍ（５μｍ〜５０μｍ）
半導体パッケージサイズＸ：５０ｍｍ（１ｍｍ〜２００ｍｍ）
半導体搭載領域サイズＭ（＝チップサイズ）：２５ｍｍ（１ｍｍ〜１５０ｍｍ）
対応裏面領域サイズＮ：３０ｍｍ（１ｍｍ〜２００ｍｍ）
〔実施例３〕
図１（３）に示す実施例３は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１３４上に半導体チップ１０８を搭載して半導体装置１０４を構成している。実施例３の半導体パッケージ１３４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
図１（３）に示す実施例３は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１３４上に半導体チップ１０８を搭載して半導体装置１０４を構成している。実施例３の半導体パッケージ１３４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
すなわち実施例３の半導体パッケージ１３４の特徴として、低熱膨張材料層１０とこれを取り囲む樹脂層１２とから成る一体の下層板１３０上に、ビルドアップ配線層１１２が絶縁樹脂層１２Ａを介してビルドアップ形成されている。
実施例３の半導体パッケージ１３４は、低熱膨張材料層１０を構成する電子部品の表面の絶縁が困難な場合に効果的な形態である。この下層板１３０を製造するには、例えば低熱膨張材料層１０を樹脂１２に埋め込む際に、上面（ビルドアップ配線層１１２側の面）の面出しを行なわずに樹脂層１２Ａを残しておくか、または、面出し後に樹脂層１２Ａを塗布あるいは積層により形成して、上面の絶縁を確保する。そして図２（３）のようにスルーホール１４を形成した後に、実施例２と同様の工程によりビルドアップ配線層１１２を形成する。
〔実施例４〕
図１（４）に示す実施例４は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１４４上に半導体チップ１０８を搭載して半導体装置１０６を構成している。実施例４の半導体パッケージ１４４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
図１（４）に示す実施例４は、ビルドアップ配線層１１２を備えた本発明の半導体パッケージ１４４上に半導体チップ１０８を搭載して半導体装置１０６を構成している。実施例４の半導体パッケージ１４４は、下記の特徴以外は実施例２の半導体パッケージ１２４と同様の構造である。
すなわち実施例４の半導体パッケージ１４４の特徴として、電子部品である低熱膨張材料層１０が、ビルドアップ配線層１１２表面の半導体チップ搭載予定領域Ｍに対応する範囲のビルドアップ配線層１１２裏面領域Ｎ全体を超えた範囲に接合している。図示の例では下層板１４０全体が電子部品としての低熱膨張材料層１０から成り、ビルドアップ配線層１１２の全体と接合している。
実施例４の半導体パッケージ１４４は、低熱膨張材料層１０が半導体パッケージ１４４の下層板１４０全体を構成しているので、ビルドアップ配線層１１２に対する熱膨張拘束作用が一層強力である。また、低熱膨張材料層１０は典型的にはシリコン、ガラス、セラミクス等で形成されるので高剛性であり、半導体パッケージ１４４の反り対策に対しても効果的である。下層板１１０は全体が電子部品として形成されているが、半導体パッケージ１４４の電気回路内において、必ずしも下層板１１０の全体を電子部品として機能させる必要はなく、望みの部分のみを電子部品として機能させる回路構成であってよい。
半導体パッケージ１４４を製造するには、半導体パッケージ１４４の１個分の低熱膨張材料層１０の全体を電子部品として形成し、スルーホール１４を形成した後に、実施例２と同様の工程によりビルドアップ配線層１１２を形成する。
本発明によれば、特定のパッケージ基板を用いることを必要とせずに、半導体チップとの熱膨張差を低減して半導体装置の信頼性向上を可能とする半導体パッケージおよびその製造方法が提供される。
１００、１０２、１０４、１０６ 半導体装置
１１４、１２４、１３４、１４４ 半導体パッケージ
１１０、１３０、１４０ 下層板
１１２ ビルドアップ配線層
１０８ 半導体チップ
１０ 低熱膨張材料層
１２ 樹脂層
１１４、１２４、１３４、１４４ 半導体パッケージ
１１０、１３０、１４０ 下層板
１１２ ビルドアップ配線層
１０８ 半導体チップ
１０ 低熱膨張材料層
１２ 樹脂層
Claims (8)
- ビルドアップ配線層を備えた半導体パッケージにおいて、該ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体に、該ビルドアップ配線層の絶縁樹脂層に比べて該半導体チップに近い熱膨張係数を有する低熱膨張材料層が接合していることを特徴とする半導体パッケージ。
- 請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板が、上記ビルドアップ配線層の裏面全体に接着されていることを特徴とする半導体パッケージ。
- 請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が直接ビルドアップ形成されていることを特徴とする半導体パッケージ。
- 請求項１において、上記低熱膨張材料層とこれを取り囲む樹脂層とから成る一体の下層板上に、上記ビルドアップ配線層が絶縁樹脂層を介してビルドアップ形成されていることを特徴とする半導体パッケージ。
- 請求項１から４までのいずれか１項において、上記低熱膨張材料層は、シリコン、ガラス、セラミクスのいずれかから成ることを特徴とする半導体パッケージ。
- 請求項５において、上記低熱膨張材料層は、電子部品であることを特徴とする半導体パッケージ。
- 請求項６において、上記電子部品である低熱膨張材料層が、上記ビルドアップ配線層表面の半導体チップ搭載予定領域に対応する範囲の該ビルドアップ配線層裏面領域全体を超えた範囲に接合していることを特徴とする半導体パッケージ。
- 請求項１から６記載の半導体パッケージを製造する方法であって、
多数の低熱膨張材料板を互いに間隙を空けて格子状に平面配列する工程、
上記間隙に樹脂を流し込み、硬化させることにより、一体の下層板とする工程、
上記下層板を２枚重ねて周囲のみを接着またはクランプにより固定し、一体の重層板とする工程、
上記重層板の両面にビルドアップ配線層を形成する工程、
上記重層板の周囲の上記固定した部分を除去して、上記下層板上に形成された上記ビルドアップ配線層を有する多数の半導体パッケージが周囲の樹脂層を介して一体となった２枚の半導体パッケージ集合板を得る工程、
上記半導体パッケージ集合板の上記樹脂層を切断して多数の半導体パッケージに個片化する工程、
を含むことを特徴とする半導体パッケージの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293801A JP5068060B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体パッケージおよびその製造方法 |
| US11/976,825 US7619316B2 (en) | 2006-10-30 | 2007-10-29 | Semiconductor package and method for manufacturing the same |
| US12/575,142 US7923302B2 (en) | 2006-10-30 | 2009-10-07 | Method for manufacturing a semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006293801A JP5068060B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008112790A true JP2008112790A (ja) | 2008-05-15 |
| JP5068060B2 JP5068060B2 (ja) | 2012-11-07 |
Family
ID=39445160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006293801A Active JP5068060B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体パッケージおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7619316B2 (ja) |
| JP (1) | JP5068060B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046036A (ja) * | 2011-08-26 | 2013-03-04 | Shinko Electric Ind Co Ltd | 基材 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294423A (ja) * | 2007-04-24 | 2008-12-04 | Nec Electronics Corp | 半導体装置 |
| JP5367523B2 (ja) * | 2009-09-25 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| DE102010004051B9 (de) * | 2010-01-05 | 2023-06-07 | Tdk Electronics Ag | Formkörper, Heizungsvorrichtung und Verfahren zur Herstellung eines Formkörpers |
| WO2013018172A1 (ja) * | 2011-07-29 | 2013-02-07 | 日本碍子株式会社 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
| US11127664B2 (en) | 2011-10-31 | 2021-09-21 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| US20140035935A1 (en) * | 2012-08-03 | 2014-02-06 | Qualcomm Mems Technologies, Inc. | Passives via bar |
| US10115671B2 (en) | 2012-08-03 | 2018-10-30 | Snaptrack, Inc. | Incorporation of passives and fine pitch through via for package on package |
| US8901435B2 (en) | 2012-08-14 | 2014-12-02 | Bridge Semiconductor Corporation | Hybrid wiring board with built-in stopper, interposer and build-up circuitry |
| EP3868183A1 (en) * | 2018-10-17 | 2021-08-25 | Lumileds Holding B.V. | Circuit assembly |
| TWI849372B (zh) * | 2021-12-30 | 2024-07-21 | 漢民測試系統股份有限公司 | 測試基板及其製造方法及探針卡 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007250A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
| JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
| JP2005311182A (ja) * | 2004-04-23 | 2005-11-04 | Shinko Electric Ind Co Ltd | 基板及び半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823767B1 (ko) * | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP2004253738A (ja) * | 2003-02-21 | 2004-09-09 | Toshiba Corp | パッケージ基板及びフリップチップ型半導体装置 |
| JP2005056916A (ja) * | 2003-08-05 | 2005-03-03 | Toyota Industries Corp | 回路基板 |
| TWI414218B (zh) * | 2005-02-09 | 2013-11-01 | Ngk Spark Plug Co | 配線基板及配線基板內建用之電容器 |
| US8148735B2 (en) * | 2005-03-07 | 2012-04-03 | Rohm Co., Ltd. | Optical communication module |
| US7462784B2 (en) * | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
-
2006
- 2006-10-30 JP JP2006293801A patent/JP5068060B2/ja active Active
-
2007
- 2007-10-29 US US11/976,825 patent/US7619316B2/en active Active
-
2009
- 2009-10-07 US US12/575,142 patent/US7923302B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007250A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
| JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
| JP2005311182A (ja) * | 2004-04-23 | 2005-11-04 | Shinko Electric Ind Co Ltd | 基板及び半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046036A (ja) * | 2011-08-26 | 2013-03-04 | Shinko Electric Ind Co Ltd | 基材 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5068060B2 (ja) | 2012-11-07 |
| US7923302B2 (en) | 2011-04-12 |
| US20080128915A1 (en) | 2008-06-05 |
| US20100022054A1 (en) | 2010-01-28 |
| US7619316B2 (en) | 2009-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5068060B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP6427817B2 (ja) | 印刷回路基板及びその製造方法 | |
| US9793219B2 (en) | Semiconductor element built-in wiring board and method for manufacturing the same | |
| US7937828B2 (en) | Method of manufacturing wiring board | |
| KR101058621B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US20120119379A1 (en) | Electric part package and manufacturing method thereof | |
| JP5614566B2 (ja) | 多層基板の製造方法および多層基板 | |
| JP2007149870A (ja) | 回路基板及び回路基板の製造方法。 | |
| KR20150119246A (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
| CN112992504A (zh) | 电子部件 | |
| US20150021074A1 (en) | Printed circuit board and manufacture method thereof | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| JP2006270065A (ja) | 回路装置 | |
| US9220168B2 (en) | Wiring board with built-in electronic component | |
| US9420696B2 (en) | Method of manufacturing wiring substrate | |
| JP2016048768A (ja) | 配線板及び半導体装置の製造方法 | |
| JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
| KR101483874B1 (ko) | 인쇄회로기판 | |
| WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
| KR20160084143A (ko) | 전자소자 내장기판 및 그 제조 방법 | |
| JP2006185977A (ja) | 配線基板 | |
| TW201644329A (zh) | 空腔基板及其製造方法 | |
| JP2005340580A (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5068060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |