JP5614566B2 - 多層基板の製造方法および多層基板 - Google Patents

多層基板の製造方法および多層基板 Download PDF

Info

Publication number
JP5614566B2
JP5614566B2 JP2013518150A JP2013518150A JP5614566B2 JP 5614566 B2 JP5614566 B2 JP 5614566B2 JP 2013518150 A JP2013518150 A JP 2013518150A JP 2013518150 A JP2013518150 A JP 2013518150A JP 5614566 B2 JP5614566 B2 JP 5614566B2
Authority
JP
Japan
Prior art keywords
substrate
core
resin layer
main surfaces
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013518150A
Other languages
English (en)
Other versions
JPWO2012165530A1 (ja
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013518150A priority Critical patent/JP5614566B2/ja
Application granted granted Critical
Publication of JP5614566B2 publication Critical patent/JP5614566B2/ja
Publication of JPWO2012165530A1 publication Critical patent/JPWO2012165530A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層基板および多層基板の製造方法に関し、詳しくは、表面実装部品が実装されたコア基板の両主面が封止用の樹脂層により封止された構造を有する多層基板およびその製造方法に関する。
多層基板の１つに、図１４に示すような構成を備えた多層基板が提案されている。この多層基板は、図１４に示すように、積層された複数のセラミック層からなるコア基板（セラミック多層基板）１１０を有し、一方の主面には、半導体装置などの能動チップ部品１４０が配設され、他方の主面にはコンデンサなどの受動チップ部品１５０が配設されている。
そして、コア基板（セラミック多層基板）１１０の両主面には、封止用の樹脂層１２０，１３０が形成され、下面側の樹脂層１３０には、表面電極１２１や、ビア導体１２２が形成されている。
この多層基板のように、コア基板（セラミック多層基板）１１０の両主面を樹脂層１２０，１３０により封止した構造を有する多層基板の場合、樹脂層１２０，１３０を形成する際における樹脂の硬化工程で、コア基板１１０と樹脂層１２０，１３０の間の膨張収縮率の差から、コア基板１１０に反りが発生し、多層基板をモジュール基板などに実装する際の実装信頼性が低下したり、場合によっては多層基板に配設された導体に断線が発生したりするという問題点がある。
また、コア基板１１０と樹脂層１２０，１３０の間の熱応力により、コア基板１１０と樹脂層１２０，１３０間に剥がれが生じる場合がある。
特開２００９−１８８２１８号公報
本発明は、上記課題を解決するものであり、コア基板の両主面が封止用の樹脂層により封止された構造を有する多層基板を製造するにあたって、樹脂層を硬化させる工程で反りが生じることを抑制して、反りがなく、信頼性の高い多層基板を確実に製造することが可能な多層基板の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の多層基板の製造方法は、
コア個基板の両主面に配設された封止用の樹脂層を備えた多層基板の製造方法であって、
(ａ)複数のコア個基板を含み、各コア個基板を貫通する貫通孔が形成されたコア親基板の両主面側に、前記封止層により封止されるべき表面実装部品が実装された実装済みコア親基板を形成する工程と、
(ｂ)下記の工程で前記コア親基板を分割することにより得られる個々のコア個基板が備える両主面側の樹脂層が所定の領域で互いに結合して一体化した状態となるように、前記コア親基板の両主面に半硬化状態の樹脂層を形成するとともに、前記貫通孔を介して両主面側の前記樹脂層を互いに接合させる樹脂層形成工程と、
(ｃ)前記コア親基板に形成した前記半硬化状態の樹脂層を本硬化させる樹脂層硬化工程と、
(ｄ)前記樹脂層硬化工程で本硬化させた樹脂層を備えた前記コア親基板を所定の位置で分割して個々のコア個基板に分ける分割工程と
を具備することを特徴としている。
なお、本発明において、「各コア個基板を貫通する貫通孔」とは、完全な貫通孔がコア個基板を貫通している場合と、貫通孔の一部分がコア個基板を貫通している場合（すなわち、１つの貫通孔が複数個のコア個基板にわたって、コア個基板を貫通している場合）とを含む広い概念である。
また、本発明においては、前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の外周縁の一部を切り欠くような貫通孔を形成することが好ましい。
この構成を備えることにより、コア個基板が備える両主面側の樹脂層が周縁部で互いに結合して一体化するため、反りがなく、信頼性の高い多層基板を得ることができる。また、コア個基板の中央領域が樹脂層を結合させる領域として使用されないので、コア個基板の中央領域を、表面実装部品の実装領域などとして有効に利用することができる。
また、前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の領域内を貫通する貫通孔を形成することが好ましい。
この構成を備えることにより、コア個基板が備える両主面側の前記樹脂層が、コア個基板の貫通部で確実に結合して一体化するため、反りがなく、信頼性の高い多層基板を得ることができる。
また、前記(ｂ)の樹脂層形成工程と、前記(ｃ)の樹脂層硬化工程の間に、前記コア親基板を前記コア個基板に分割するための分割用溝として、前記半硬化状態の樹脂層側から前記コア親基板に達する溝を形成する工程を備えていることが好ましい。
この構成を備えることにより、樹脂の本硬化後の個々のコア個基板への分割を効率よく行うことが可能になり、好ましい。
また、本発明の多層基板は、
上述の本発明にかかる多層基板の製造方法により製造された多層基板であって、
コア個基板と、
前記コア個基板の両主面に実装された表面実装部品と、
前記コア個基板の両主面に、前記表面実装部品を封止するように配設された樹脂層であって、所定の領域で互いに結合して一体化した樹脂層と
を具備し、かつ、
前記コア個基板の側面の少なくとも一部が、前記樹脂層に封止されずに露出していることを特徴としている。
本発明の多層基板においては、前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化していることが好ましい。
この構成を備えることにより、コア個基板の周縁部で樹脂層が確実に結合された、反りがなく、信頼性の高い多層基板を得ることができる。また、コア個基板の中央領域が樹脂層を結合させる領域として使用されないので、コア個基板の中央領域を表面実装部品の実装領域などとして有効に利用することができる。
また、前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化していることが好ましい。
この構成を備えることにより、コア個基板の貫通部で樹脂層が確実に結合された、反りがなく、信頼性の高い多層基板を得ることができる。
本発明の多層基板の製造方法は、樹脂層を本硬化させる硬化工程では、コア親基板に含まれるコア個基板のそれぞれにおいて、両主面側に位置する半硬化状態の樹脂層が一体化した状態で本硬化することになるため、コア個基板に反りが生じることを防止して、反りがなく、マザーボードへの実装性に優れた、信頼性の高い多層基板を得ることが可能になる。
また、コア個基板の両主面側の樹脂層が結合して一体化していることから、コア個基板と樹脂層との接合信頼性の高い多層基板を得ることができる。
また、本発明の多層基板は、上述の本発明にかかる多層基板の製造方法により製造された多層基板であって、コア個基板の両主面に配設され所定の領域で互いに結合して一体化した樹脂層とを備え、かつ、コア個基板の側面の少なくとも一部が、樹脂層に封止されずに露出している多層基板であり、反りがなく、マザーボードへの実装性に優れた、信頼性の高い多層基板を提供することができる。
また、コア個基板の両主面側の樹脂層が結合して一体化していることから、コア個基板と樹脂層との接合信頼性の高い多層基板を提供することができる。
また、コア個基板の両主面側の樹脂層が結合して一体化していることから、一方の樹脂層に応力がかかったときに、他方の樹脂層に応力が分散され、コア個基板にかかる応力を弱めることができる。そのためコア個基板の割れや欠けを抑制でき、多層基板の特性変動を抑制することができる。
本発明の一実施例（実施例１）にかかる多層基板の構成を示す正面断面図である。 本発明の実施例１にかかる多層基板を示す斜視図である。 本発明の実施例１にかかる多層基板における樹脂層を結合させる領域の配設態様を説明するための平面断面図である。 本発明の実施例１にかかる多層基板の製造方法の一工程を示す図であって、コア親基板の他方の主面に表面実装部品を実装し、ストレート端子を配設した状態を示す図である。 本発明の実施例１にかかる多層基板の製造方法の他の一工程を示す図であって、コア親基板の他方の主面に樹脂層を形成した状態を示す断面図である。 本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、コア親基板の一方の主面に表面実装部品を実装し、ストレート端子を配設した状態を示す断面図である。 本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、コア親基板の一方の主面に樹脂層を形成した状態を示す断面図である。 本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、樹脂層に分割用溝を形成した状態を示す断面図である。 本発明の実施例１にかかる多層基板の変形例を示す平面断面図である。 本発明の実施例１にかかる多層基板の他の変形例を示す平面断面図である。 本発明の実施例１にかかる多層基板のさらに他の変形例を示す平面断面図である。 (ａ)，(ｂ)はコア個基板の両主面側に配設された樹脂層を結合、一体化させた状態を説明する図である。 本発明の他の実施例（実施例２）にかかる多層基板の構成を模式的に示す図であり、(ａ)は平面断面図、(ｂ)は正面断面図である。 従来の多層基板の構成を示す正面断面図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図１は本発明の一実施例（実施例１）にかかる多層基板の構成を示す正面断面図、図２はその斜視図である。また、図３は本発明の実施例１にかかる多層基板における樹脂層を結合させる領域の配設態様を説明するための平面断面図である。
この実施例１の多層基板Ａは、図１および２に示すように、コア個基板１と、コア個基板の一方の主面１ａにフリップチップ実装された表面実装部品（例えば、半導体装置などの能動チップ部品）２ａと、他方の主面１ｂにはんだ付け実装された表面実装部品（例えば、コンデンサなどの受動チップ部品）２ｂと、コア個基板１の主面１ｂにはんだ４により接続されたストレート端子５と、コア個基板１の一方および他方の両主面１ａ，１ｂ、および、両主面１ａ，１ｂ上に配設された表面実装部品２ａ，２ｂなどを封止するように配設された、ほぼ同等の厚みを有する樹脂層１１，１２とを具備している。なお、ストレート端子５は外部に接続することができるように端面が樹脂層１１，１２から露出している。
そして、この実施例１の多層基板Ａにおいては、樹脂層１１および樹脂層１２は、図１，２に示すように、周縁部の所定の領域Ｐにおいて、互いに結合して一体化されている。
具体的には、図３に示すように、平面形状が長方形のコア個基板１の上下両主面に形成された樹脂層１１，１２の周縁部における、各辺Ｓの中央部に相当する箇所に形成された凹部（所定の領域）Ｐにおいて、樹脂層１１と樹脂層１２とが結合して、一体化している。
次に、この多層基板Ａの製造方法を、図４〜図８を参照しつつ説明する。
(１)まず、個々の多層基板Ａ（図１）を構成する複数のコア個基板１（図１）に分割されることになるコア親基板１０を用意する。そして、コア親基板１０に、上述の樹脂層１１，１２を結合させて一体化するための領域として貫通孔７を形成する。
なお、この実施例では、コア親基板１０として、複数のセラミック層が積層され、内部に、必要な回路を形成するための内部導体や内部導体を層間接続するためのビアホール導体などを備えたセラミック基板（多層セラミック基板）を用いている。
このセラミック基板（多層セラミック基板）は、例えば、スクリーン印刷などの方法で、表面に内部導体パターンを形成したセラミックグリーンシート、さらに貫通孔を形成した後に導体を充填して層間接続用のビアホール導体を形成したセラミックグリーンシート、導体パターンの形成されていない外層用のセラミックグリーンシートなどを適宜組み合わせて所定の順序で積層し、圧着した後、焼成する方法などによって製造されるものである。
なお、表面実装部品を搭載したり、ストレート端子を接続したりするための表面電極は、焼成後に形成してもよく、場合によっては、セラミック基板を構成する外層用のセラミックグリーンシートに予め導体パターンを形成しておいて、全体を焼成する工程で同時に表面電極が形成されるようにすることも可能である。
ただし、セラミック基板の製造方法や具体的な構成には特別の制約はなく、公知の種々の方法で製造された、種々の構成を有するセラミック基板を用いることができる。
また、セラミック基板を用いる場合、特に焼成低温の低い、ＬＴＣＣ（低温同時焼成セラミックス：Low Temperature Co-fired Ceramics）基板を用いることも可能である。
また、コア親基板１０として用いることが可能な基板は、セラミック基板に限られるものではなく、樹脂基板などを用いることも可能である。
(２)それから、図４に示すように、コア親基板１０の一方の主面１０ａと他方の主面１０ｂのうち、他方の主面１０ｂ上に、表面実装部品（この実施例では、例えば、コンデンサなどの受動チップ部品）２ｂをはんだ付け実装などの方法で実装する。
(３)次いで、ストレート端子５をはんだ４によりコア親基板１０の他方の主面１０ｂに接続する（図４参照）。
(４)それから、図５に示すように、コア親基板１０の他方の主面１０ｂ側に、樹脂層１２を配設し、半硬化させる。このとき、樹脂層１２を構成する樹脂を、上述の樹脂層１１，１２を結合させて一体化するための貫通孔７にも充填し、半硬化させる。
ここでは、樹脂層形成用の材料として、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＴｉＯ2など無機フィラーが混合された液状エポキシ樹脂を用いる。そして、これをコア親基板１０の他方の主面１０ｂ側に配設した後、１００℃で９０分熱処理することにより半硬化させる。なお、後述のように、樹脂層１１，１２の本硬化は、１５０°、６０分の条件で行う。
本発明においては、樹脂層形成用の樹脂として、エポキシ樹脂以外にも、フェノール樹脂、シアネート樹脂などを用いることができる。また、液状エポキシ樹脂に替えて、固形樹脂を用いてもよい。
(５)次に、図６に示すように、コア親基板１０の反対側の主面（一方の主面）１０ａに表面実装部品（この実施例では、半導体装置などの能動チップ部品）２ａをフリップチップ実装する。
(６)次いで、ストレート端子５をはんだ４によりコア親基板１０の一方の主面１０ａに接続する（図６参照）。
(７)それから、図７に示すように、コア親基板１０の一方の主面１０ａ側に、樹脂層１１を配設し、半硬化させる。このとき、樹脂層形成用の材料として、上述の樹脂層１２を形成するのに用いた材料と同じ材料を用いて、同様の方法で樹脂層１１を形成し、半硬化させる。
この工程において、樹脂層１１は、貫通孔７内に充填された樹脂層１２と接合する。ただし、この段階では、樹脂層１１，１２は、まだ半硬化の状態にある。
(８)その後、図８に示すように、コア親基板１０をコア個基板１に分割するための分割用溝６を形成する。
分割用溝６は、レーザ加工法により、半硬化状態の樹脂層１１側および樹脂層１２側から、コア親基板１０の表面に達し、さらに、コア親基板１０の厚み方向の途中（浅い位置）にまで達するように形成するとともに、樹脂層１２側からも、コア親基板１０の表面に達し、さらに、コア親基板１０の厚み方向の途中（浅い位置）にまで達するように形成する。分割用溝６が、コア親基板１０の厚み方向の途中（浅い位置）にまで達するように形成されることから、コア親基板１０の貫通孔７が形成された位置においては、図８に示すように、分割用溝６が、コア親基板１０に形成された貫通孔７の内部の樹脂層にまで達する。
なお、コア親基板１０が薄い場合や脆い材料の場合は、製造工程の途中で分割されてしまうことを防止するため、分割用溝６がコア親基板１０に達してはいるが、コア親基板１０にまでは入り込まないようにすることが望ましい場合もある。
(９)次に、コア親基板１０をオーブンに入れて所定の温度に加熱することにより、半硬化状態の樹脂層１１，１２を本硬化させる。なお、樹脂層１１，１２の本硬化は１５０°、６０分の条件で行う。
それから、コア親基板１０を分割用溝６に沿って個々のコア個基板１に分割する。これにより、図１〜３にその構成を示すような構造を有する多層基板Ａが得られる。
なお、上述の多層基板Ａを製造する場合においては、具体的な工程、すなわち、上記(１)〜(９)の工程はその順序が入れ替わる場合もある。
例えば、上記(１)〜(９)の工程を、
(１)，(２)，(３)，(５)，(６)，(４)，(７)，(８)，(９)の順としたりすることも可能である。
さらに、上述の例と異なる態様で上記(１)〜(９)の各工程を実施することも可能である。
この多層基板Ａは、上述のような製造工程を経て製造されるとともに、コア個基板１の両主面１ａ，１ｂ側に樹脂層１１，１２が配設され、かつ、樹脂層１１，１２がその周縁部における、各辺Ｓの中央部に相当する箇所に形成された凹部（上述の貫通孔７が分割されて形成された所定の領域）Ｐ（図３）において結合、一体化されているので、樹脂層１１，１２の硬化工程でコア個基板１に反りが生じることを効果的に抑制、防止することができる。
その結果、反りがなく、マザーボードへの実装性に優れ、かつ、コア個基板と樹脂層との接合信頼性の高い多層基板を得ることが可能になる。
また、コア個基板１の反りが抑制、防止されることから、多層基板Ａに形成された回路配線などの断線を防止することができる。
また、コア個基板の両主面側の樹脂層が結合して一体化していることから、マザーボードへの実装後に、一方の樹脂層に応力がかかったときに、他方の樹脂層に応力が分散され、コア個基板にかかる応力を弱めることができる。そのためコア個基板の割れや欠けを抑制でき、多層基板の特性変動を抑制することができる。また撓みを吸収しやすく、撓み強度も向上する。
なお、上記の実施例では、図３に示すように、コア個基板１の各辺（４つの辺）Ｓの中央部に相当する箇所に形成された凹部（所定の領域）Ｐにおいて樹脂層１１，１２を結合、一体化させているが、コア親基板１０を分割することにより得られるコア個基板１の平面形状が、図９，１０，および１１に示すような形状になるように構成し、かつ、樹脂層１１，１２を、図９，１０，および１１に示すような所定の領域Ｐで結合、一体化させるように構成することも可能である。
特に、図１０，１１のように、コア個基板の角部を覆うように所定の領域Ｐが配置されるとコア個基板の割れや欠けを抑制することができる。
なお、図１において、少なくとも一方の樹脂層に導電性膜からなるシールド層を形成してもよい。特にコア個基板の側面の一部にもかかるようにシールド層を形成する場合には、シールド層と表面実装部品間でショートするという問題があるが、そのような場所に所定の領域Ｐを配置すると、ショートを抑制することができる。また、シールド層は、コア個基板より樹脂層との密着性が高いので、所定の領域Ｐがあることにより、シールド層の密着性を高めることができる。
なお、図９〜１１の構成の多層基板は、コア親基板１０に、それを各コア個基板１に分割したときに、図９〜１１に示すような形状を有する所定の領域Ｐが形成されるような貫通孔（貫通領域）７（図４など参照）を形成することにより、上記実施例１の場合と同じ方法で製造することができる。
また、図１２(ａ)，(ｂ)はコア個基板１の両主面側に配設された樹脂層１１，１２を結合、一体化させた状態を説明する図である。ただし、図１２(ａ)，(ｂ)では、理解を容易にするため、コア個基板１と樹脂層１１，１２のみを示し、他は省略している。
上記実施例では、多層基板の製造方法の一工程（上記(４)の工程）で、貫通孔７の全領域に樹脂層１２を形成するための樹脂を充填し、その後、上記(７)の工程で、樹脂層１１を形成するようにしているが、その場合、樹脂層１１，１２の結合態様は、図１２(ａ)に示すようになる。すなわち、樹脂層１２を構成するための樹脂が貫通孔７の全体に充填されている状態で、樹脂層１１が形成されることにより、樹脂層１１（を形成するための樹脂）が、貫通孔７の全体に充填された樹脂層１２を形成するための樹脂の表面と接合し、その後の接合層１１，１２の本硬化の工程で一体化して、図１２(ａ)に示すような状態となる。
一方、上記(４)の工程で、貫通孔７の途中まで樹脂層１２用の樹脂を充填し、その後、上記(７)の工程で、樹脂層１１を形成する際に、貫通孔７の途中まで樹脂層１１を形成するための樹脂が充填されるようにした場合、図１２(ｂ)に示すような態様で樹脂層１１，１２が一体に結合されることになる。
本発明において、樹脂層１１，１２の結合態様は、図１２(ａ)，(ｂ)のいずれの態様であってもよい。
図１３(ａ)，(ｂ)は、本発明の他の実施例（実施例２）にかかる多層基板Ｂを示す図である。なお、図１３(ａ)，(ｂ)では、理解を容易にするため、コア個基板１と樹脂層１１，１２のみを示し、他は省略している。
図１３(ａ)，(ｂ)に示すように、この実施例２の多層基板Ｂにおいては、コア個基板１の両主面側に形成された樹脂層１１，１２が、コア個基板１を貫通する貫通孔１７を介して、一体に結合されている。
この実施例２の構成の場合にも、上記実施例１の場合と同様の効果を得ることができる。
なお、この実施例２の多層基板Ｂは、上記実施例１の製造方法に準じる方法で製造することができる。すなわち、コア親基板に貫通孔を形成する際に、コア親基板に含まれる各コア個基板の領域内を貫通するとともに、分割ラインにかからないように、貫通孔を形成することにより、上記実施例１の場合に準じる方法でこの実施例２の多層基板Ｂを製造することができる。
なお、本発明は、さらにその他の点においても上記実施例に限定されるものではなく、コア親基板やコア個基板の具体的な構成、実装される表面実装部品の種類や実装態様、樹脂層を構成する材料の種類、コア親基板の両主面側の樹脂を一体化させるべき所定の領域の配設態様、樹脂層を半硬化および本硬化させる際の条件、コア親基板を個々のコア個基板に分割する際の具体的な方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。
１ コア個基板
１ａ コア個基板の一方の主面
１ｂ コア個基板の他方の主面
２ａ，２ｂ 表面実装部品
４ はんだ
５ ストレート端子
６ 分割用溝
７ 貫通孔
１０ コア親基板
１０ａ コア親基板の一方の主面
１０ｂ コア親基板の他方の主面
１１，１２ 樹脂層
Ａ，Ｂ 多層基板
Ｐ 所定の領域
Ｓ 辺

Claims (7)

  1. コア個基板の両主面に配設された封止用の樹脂層を備えた多層基板の製造方法であって、
    (ａ)複数のコア個基板を含み、各コア個基板を貫通する貫通孔が形成されたコア親基板の両主面側に、前記封止層により封止されるべき表面実装部品が実装された実装済みコア親基板を形成する工程と、
    (ｂ)下記の工程で前記コア親基板を分割することにより得られる個々のコア個基板が備える両主面側の樹脂層が所定の領域で互いに結合して一体化した状態となるように、前記コア親基板の両主面に半硬化状態の樹脂層を形成するとともに、前記貫通孔を介して両主面側の前記樹脂層を互いに接合させる樹脂層形成工程と、
    (ｃ)前記コア親基板に形成した前記半硬化状態の樹脂層を本硬化させる樹脂層硬化工程と、
    (ｄ)前記樹脂層硬化工程で本硬化させた樹脂層を備えた前記コア親基板を所定の位置で分割して個々のコア個基板に分ける分割工程と
    を具備することを特徴とする多層基板の製造方法。
  2. 前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の外周縁の一部を切り欠くような貫通孔を形成することを特徴とする請求項１記載の多層基板の製造方法。
  3. 前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の領域内を貫通する貫通孔を形成することを特徴とする請求項１記載の多層基板の製造方法。
  4. 前記(ｂ)の樹脂層形成工程と、前記(ｃ)の樹脂層硬化工程の間に、前記コア親基板を前記コア個基板に分割するための分割用溝として、前記半硬化状態の樹脂層側から前記コア親基板に達する溝を形成する工程を備えていることを特徴とする請求項１〜３のいずれかに記載の多層基板の製造方法。
  5. 請求項１〜４のいずれかに記載の多層基板の製造方法により製造された多層基板であって、
    コア個基板と、
    前記コア個基板の両主面に実装された表面実装部品と、
    前記コア個基板の両主面に、前記表面実装部品を封止するように配設された樹脂層であって、所定の領域で互いに結合して一体化した樹脂層と
    を具備し、かつ、
    前記コア個基板の側面の少なくとも一部が、前記樹脂層に封止されずに露出していること
    を特徴とする多層基板。
  6. 前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化していることを特徴とする請求項５記載の多層基板。
  7. 前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化していることを特徴とする請求項５記載の多層基板。
JP2013518150A 2011-06-03 2012-05-31 多層基板の製造方法および多層基板 Active JP5614566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013518150A JP5614566B2 (ja) 2011-06-03 2012-05-31 多層基板の製造方法および多層基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011125003 2011-06-03
JP2011125003 2011-06-03
JP2013518150A JP5614566B2 (ja) 2011-06-03 2012-05-31 多層基板の製造方法および多層基板
PCT/JP2012/064044 WO2012165530A1 (ja) 2011-06-03 2012-05-31 多層基板の製造方法および多層基板

Publications (2)

Publication Number Publication Date
JP5614566B2 true JP5614566B2 (ja) 2014-10-29
JPWO2012165530A1 JPWO2012165530A1 (ja) 2015-02-23

Family

ID=47259382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013518150A Active JP5614566B2 (ja) 2011-06-03 2012-05-31 多層基板の製造方法および多層基板

Country Status (3)

Country Link
US (1) US9451700B2 (ja)
JP (1) JP5614566B2 (ja)
WO (1) WO2012165530A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
JP6760397B2 (ja) * 2016-12-14 2020-09-23 株式会社村田製作所 モジュール
JP6677318B2 (ja) * 2016-12-15 2020-04-08 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
US10910233B2 (en) 2018-04-11 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10755994B2 (en) 2018-10-29 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor substrate
CN114126211A (zh) * 2020-08-25 2022-03-01 华为技术有限公司 一种封装模块以及电子设备
KR20220090664A (ko) 2020-12-22 2022-06-30 삼성전자주식회사 스트립 기판 및 반도체 패키지
US20220399306A1 (en) * 2021-06-10 2022-12-15 Western Digital Technologies, Inc. Monolithic surface mount passive component
WO2024047872A1 (ja) * 2022-09-02 2024-03-07 株式会社レゾナック 電子部品装置を製造する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109173U (ja) * 1983-01-14 1984-07-23 アルプス電気株式会社 樹脂塗装絶縁基板
JP2001135920A (ja) * 1999-11-09 2001-05-18 Matsushita Electric Ind Co Ltd 樹脂成形回路基板及びその製造方法
JP2003086925A (ja) * 2001-09-12 2003-03-20 Matsushita Electric Ind Co Ltd 防湿構造付プリント基板、及びその製造方法
JP2003112335A (ja) * 2001-10-02 2003-04-15 Sony Corp 樹脂封止型成形部品の製造方法および樹脂封止型成形部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
JP2005191090A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板素材
KR100753499B1 (ko) 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
JP4114629B2 (ja) * 2004-04-23 2008-07-09 松下電工株式会社 部品内蔵回路板及びその製造方法
JP2008166603A (ja) 2006-12-28 2008-07-17 Nippon Densan Corp プリント配線部材、部品搭載基板、ブラシレスモータ、ディスク駆動装置、及び部品搭載基板の製造方法
JP2008277392A (ja) 2007-04-26 2008-11-13 Kyocera Corp 部品内蔵基板およびその製造方法
WO2009066504A1 (ja) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール
JP2009188218A (ja) 2008-02-07 2009-08-20 Murata Mfg Co Ltd 多層基板
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
JP2011151048A (ja) * 2008-05-13 2011-08-04 Panasonic Corp 電子部品の製造方法および電子部品
JP2010016291A (ja) * 2008-07-07 2010-01-21 Shinko Electric Ind Co Ltd 配線基板及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109173U (ja) * 1983-01-14 1984-07-23 アルプス電気株式会社 樹脂塗装絶縁基板
JP2001135920A (ja) * 1999-11-09 2001-05-18 Matsushita Electric Ind Co Ltd 樹脂成形回路基板及びその製造方法
JP2003086925A (ja) * 2001-09-12 2003-03-20 Matsushita Electric Ind Co Ltd 防湿構造付プリント基板、及びその製造方法
JP2003112335A (ja) * 2001-10-02 2003-04-15 Sony Corp 樹脂封止型成形部品の製造方法および樹脂封止型成形部品

Also Published As

Publication number Publication date
JPWO2012165530A1 (ja) 2015-02-23
US9451700B2 (en) 2016-09-20
WO2012165530A1 (ja) 2012-12-06
US20140085843A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5614566B2 (ja) 多層基板の製造方法および多層基板
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
WO2012023332A1 (ja) 電子部品及びその製造方法
WO2006043474A1 (ja) 複合多層基板及びその製造方法
JP4655092B2 (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2008112790A (ja) 半導体パッケージおよびその製造方法
KR100495211B1 (ko) 세라믹 다층기판 및 그 제조방법
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
JP4725817B2 (ja) 複合基板の製造方法
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2012064600A (ja) 多層基板およびその製造方法
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
US8059422B2 (en) Thermally enhanced package structure
JP2011049354A (ja) 電子装置
JP4581643B2 (ja) 多層セラミック基板の製造方法
JP2005167072A (ja) 半導体装置およびその製造方法
JP4985821B2 (ja) 多層セラミック基板
TWI718860B (zh) 多層印刷電路板的製造方法
JP2013110299A (ja) 複合モジュール
JP5078451B2 (ja) 電子部品内蔵モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2017179326A1 (ja) モジュール
JP2019165112A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5614566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150