JP6760397B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP6760397B2
JP6760397B2 JP2018556614A JP2018556614A JP6760397B2 JP 6760397 B2 JP6760397 B2 JP 6760397B2 JP 2018556614 A JP2018556614 A JP 2018556614A JP 2018556614 A JP2018556614 A JP 2018556614A JP 6760397 B2 JP6760397 B2 JP 6760397B2
Authority
JP
Japan
Prior art keywords
trench
resin layer
sealing resin
component
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018556614A
Other languages
English (en)
Other versions
JPWO2018110397A1 (ja
Inventor
新 古矢
新 古矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018110397A1 publication Critical patent/JPWO2018110397A1/ja
Application granted granted Critical
Publication of JP6760397B2 publication Critical patent/JP6760397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、配線基板に実装された部品を封止する封止樹脂層にトレンチが形成されたモジュールに関する。
配線基板の実装面に半導体素子等の電子部品が複数実装されたモジュールでは、電子部品の高集積化が望まれている。一方で、電子部品の集積化が進むと、各電子部品間において電磁波の不要な干渉が発生してしまうことが懸念される。そこで、この種のモジュールでは、電子部品間における電磁波の干渉を抑制することを目的として、配線基板の実装面に実装された複数の電子部品を封止樹脂層で被覆し、封止樹脂層に対して一部の電子部品と別の電子部品との間にトレンチが形成されたものが提案されている。このようなモジュールとして、例えば、図１１に示す特許文献１に記載の回路モジュール１００がある。
回路モジュール１００は、回路基板１０１と、回路基板１０１の一方主面１０１ａ上に搭載された実装部品１０２ａ，１０２ｂと、実装部品１０２ａと実装部品１０２ｂとの間にトレンチ１０４が形成され、実装部品１０２ａ，１０２ｂを封止する封止体１０３と、シールド１０５とを具備する。シールド１０５は、封止体１０３の上面および側面を覆う外部シールド部１０５ａとトレンチ１０４内部に形成された内部シールド部１０５ｂとを有する。
特開２０１５−５７８０２号公報（段落００２２〜００４２、図４参照）
しかしながら、上記した回路モジュール１００は、実装部品１０２ａと実装部品１０２ｂとの間の不要な電磁波による干渉を低減することはできているが、実装部品の高集積化に十分対応できない。
本発明は、上記した課題に鑑みてなされたものであり、配線基板に実装された複数の部品間の不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができるモジュールを提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、一方主面と他方主面とを有する配線基板と、前記一方主面に実装された第１の部品および第２の部品と、前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、前記他方主面に実装された第３の部品および第４の部品と、前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層とを備えるモジュールであって、前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、前記第１のトレンチに配置された第１のシールド部と、前記第２のトレンチに配置された第２のシールド部とをさらに備え、平面視において前記第１のトレンチと前記第２のトレンチとは互いに重なり合う部分があるように形成されており、前記第１のトレンチおよび前記第２のトレンチの少なくとも一方は、前記互いに重なり合う部分において、前記第１のトレンチが前記第１の封止樹脂層を貫通しないように、または、前記第２のトレンチが前記第２の封止樹脂層を貫通しないように、形成されていることを特徴としている。
この構成によれば、第１の部品と第２の部品との間の不要な電磁波による干渉の低減および第３の部品と第４の部品との間の不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができる。これにより、レイアウトの設計自由度の向上が図られる。
また、第１のトレンチおよび第２のトレンチを例えばレーザ加工により形成する際に、平面視で第１のトレンチと第２のトレンチとが重なり合う部分において配線基板の一方主面側の部分と他方主面側の部分の少なくとも一方が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
また、前記他方主面に形成された実装端子電極であって、前記第２の封止樹脂層から露出している前記実装端子電極と、前記実装端子電極の露出している面を隔離するように、前記第２の封止樹脂層を被覆する第３のシールド部とをさらに備えるようにしてもよい。この構成によれば、実装端子電極を第３のシールド部に電気的に接続しないようにしつつ、第３のシールド部により外部からモジュール内への不要な電磁波の侵入およびモジュール内から外部への不要な電磁波の漏洩を防止することができる。
また、一方主面と他方主面とを有する配線基板と、前記一方主面に実装された第１の部品および第２の部品と、前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、前記他方主面に実装された第３の部品および第４の部品と、前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層とを備えるモジュールであって、前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、前記第１のトレンチに配置された第１のシールド部と、前記第２のトレンチに配置された第２のシールド部とをさらに備え、平面視において、前記第１のトレンチと前記第２のトレンチとは互いに重なり合わないように形成されていてもよい。この構成によれば、第１のトレンチおよび第２のトレンチを例えばレーザ加工により形成する際に、平面視で第１のトレンチが形成される部分において少なくとも配線基板の他方主面側の部分が損傷することを防ぐことができ、平面視で第２のトレンチが形成される部分において配線基板の一方主面側の部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
また、前記第１の封止樹脂層、前記第２の封止樹脂層及び前記配線基板それぞれの側面に積層された第４のシールド部をさらに備えるようにしてもよい。この構成によれば、第４のシールド部により外部からモジュール内への不要な電磁波の侵入およびモジュール内から外部への不要な電磁波の漏洩を防止することができる。
本発明によれば、配線基板の両面に実装された、複数の部品間における不要な電磁波による干渉の低減を図ることができるとともに、配線基板に実装する部品の更なる高集積化を図ることができる。これにより、レイアウトの設計自由度の向上が図られる。
本発明の第１実施形態に係るモジュールの斜視図であって、（ａ）はモジュールを上斜め方向から見た斜視図であり、（ｂ）はモジュールを下斜め方向から見た斜視図である。 図１のモジュールの樹脂封止前の上斜め方向から見た斜視図である。 （ａ）は図１のモジュールの樹脂封止前の平面図であり、（ｂ）は図１のモジュールのトレンチ形成後の平面図である。 （ａ）は図１のモジュールの樹脂封止前の底面図であり、（ｂ）は図１のモジュールのトレンチ形成後の底面図である。 図１のモジュールの配線基板の上下に形成されたトレンチの位置関係を示す図である。 図１のモジュールの一の断面図である。 図１のモジュールの他の断面図である。 本発明の第２実施形態に係るモジュールを示す図であって、（ａ）は樹脂封止前の平面図であり、（ｂ）は樹脂封止前の底面図である。 第２の実施形態に係るモジュールの配線基板の上下に形成されたトレンチの位置関係を示す図である。 第２の実施形態に係るモジュールの断面図である。 従来のモジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態に係るモジュール１について、図１ないし図７を参照して説明する。なお、図１はモジュール１の斜視図であり、（ａ）はモジュール１を上斜め方向から見た斜視図であり、（ｂ）はモジュール１を下斜め方向から見た斜視図である。図２は図１のモジュール１の樹脂封止前の上斜め方向から見た斜視図である。図３（ａ）は図１のモジュール１の樹脂封止前の平面図であり、図３（ｂ）は図１のモジュール１のトレンチ形成後の平面図である。なお、図３（ａ）の第１のトレンチ５はモジュール１の樹脂封止前の平面図では実際には存在しないが、平面視で第１のトレンチ５と第１の電子部品３ａおよび第２の電子部品３ｂとの位置関係を明確にするために便宜上図示したものである。図４（ａ）は図１のモジュール１の樹脂封止前の底面図であり、図４（ｂ）は図１のモジュール１のトレンチ形成後の底面図である。なお、図４（ａ）の第２のトレンチ１１はモジュール１の樹脂封止前の底面図では実際には存在しないが、平面視で第２のトレンチ１１と第３の電子部品９ａおよび第４の電子部品９ｂとの位置関係を明確にするために便宜上図示したものである。図５は図１のモジュール１の配線基板の上下に形成されたトレンチ（第１のトレンチ５、第２のトレンチ１１）の平面視での位置関係を示す図である。図６は図１のモジュール１の一の断面図であって、配線基板の上下に形成されたトレンチが平面視で重なり合う部分を含む箇所の断面図である。図７は図１のモジュール１の他の断面図であって、配線基板の上下に形成されたトレンチが平面視で重なり合う部分を含まない箇所の断面図である。なお、発明を実施するための形態での「平面視」は、配線基板２の一方主面２ａに垂直な方向から見た平面視を意味する。
第１実施形態に係るモジュール１は、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。モジュール１は、一方主面２ａおよび他方主面２ｂを有する配線基板２（図２、図３（ａ）、図４（ａ）、図６、図７参照）と、配線基板２の一方主面２ａに実装された複数の第１の電子部品３ａおよび複数の第２の電子部品３ｂ（図２、図３（ａ）、図７参照）と、第１のトレンチ５が形成され、各電子部品３ａ，３ｂなどを封止する第１の封止樹脂層４（図３（ｂ）、図６、図７参照）とを備える。また、モジュール１は、配線基板２の他方主面２ｂに実装された複数の第３の電子部品９ａおよび複数の第４の電子部品９ｂ（図４（ａ）、図７参照）と、第２のトレンチ１１が形成され、各電子部品９ａ，９ｂなどを封止する第２の封止樹脂層１０（図４（ｂ）、図６、図７参照）とを備える。また、モジュール１は、第１の封止樹脂層４の表面の一部、配線基板２の側面および第２の封止樹脂層１０の側面を被覆する第１のシールド層６（図１（ａ）、図６、図７参照）と、第２の封止樹脂層１０の表面の一部および第１のシールド層６の側面を被覆する第２のシールド層１２（図１（ａ），（ｂ）、図６、図７参照）とを備える。
配線基板２は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成され、一方主面２ａには、図７に示すように、各第１の電子部品３ａが実装される複数の第１のランド電極７ａおよび各第２の電子部品３ｂが実装される複数の第２のランド電極７ｂが形成されている。また、他方主面２ｂには、図７に示すように、各第３の電子部品９ａが実装される複数の第３のランド電極１４ａ、各第４の電子部品９ｂが実装される複数の第４のランド電極１４ｂが形成されているとともに、図２、図４（ａ）、図７に示すように、外部機器と信号を送受信するための複数の実装端子電極１３が配置されている。また、図６、図７に示すように、配線基板２の一方主面２ａには第１の金属膜８が配置されているとともに、他方主面２ｂには第２の金属膜１５が配置されている。ただし、第１の金属膜８は第１の封止樹脂層４に形成される第１のトレンチ５に対応する位置に配置され、第２の金属膜１５は第２の封止樹脂層１０に形成される第２のトレンチ１１に対応する位置に配置される。なお、配線基板２の内層等には、複数のグランド電極（不図示）、複数種類の配線電極（不図示）、および複数のビア導体（不図示）が形成されている。ここで、各グランド電極は、例えば、配線基板２の側面から露出するように形成されており、第１のシールド層６と電気的に接続されている。
また、各第１のランド電極７ａ、各第２のランド電極７ｂ、各第３のランド電極１４ａ、各第４のランド電極１４ｂ、各グランド電極、および各配線電極は、それぞれ、ＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各第１のランド電極７ａ、各第２のランド電極７ｂ、各第３のランド電極１４ａ、各第４のランド電極１４ｂ、各実装端子電極１３には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。また、第１の金属膜８、第２の金属膜１５は、それぞれ、ＡｇやＣｕ等の金属で形成されている。また、各実装端子電極１３はＡｇやＣｕ等の金属で形成されている。
各第１の電子部品３ａ、各第２の電子部品３ｂ、各第３の電子部品９ａ、各第４の電子部品９ｂとしては、それぞれ、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。
第１の封止樹脂層４は、図６、図７に示すように、配線基板２の一方主面２ａに配置された第１の金属膜８の一部を除いて、配線基板２の一方主面２ａと各第１の電子部品３ａと各第２の電子部品３ｂとを被覆するように設けられている。この第１の封止樹脂層４には、図３（ｂ）、図６、図７に示すように、第１のトレンチ５が形成されている。すなわち、第１の封止樹脂層４の上面側から、配線基板２の一方主面２ａに向かって、第１のトレンチ５が設けられている。また、第１の封止樹脂層４は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。なお、第１のトレンチ５の形成位置等の詳細については後述する。
第１のシールド層６は、図６、図７に示すように、第１の封止樹脂層４の上面４ａ（第１の封止樹脂層４の一方主面２ａと対向する面と反対側の面）および側面、配線基板２の側面、並びに、第２の封止樹脂層１０の側面を被覆し、第１のトレンチ５を埋めるように設けられている。第１のシールド層６は、モジュール１の各第１の電子部品３ａ、各第２の電子部品３ｂおよび各配線電極等から放射される不要な電磁波の外部への漏洩を低減したり、外部機器から放射される不要な電磁波のモジュール１の各第１の電子部品３ａ、各第２の電子部品３ｂおよび各配線電極等への到来を低減したりするためのものである。また、第１のシールド層６は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。なお、第１のシールド層６の第１のトレンチ５を埋める部分６ａが本発明の「第１のシールド部」に相当する。
第２の封止樹脂層１０は、図６、図７に示すように、配線基板２の他方主面２ｂに配置された第２の金属膜１５の一部および配線基板２の他方主面２ｂと対向する各実装端子電極１３の面と反対側の面１３ａを除いて、配線基板２の他方主面２ｂと各第３の電子部品９ａと各第４の電子部品９ｂと各実装端子電極１３とを被覆するように設けられている。この第２の封止樹脂層１０には、図４（ｂ）、図６、図７に示すように、第２のトレンチ１１が形成されている。すなわち、第２の封止樹脂層１０の下面側から、配線基板２の他方主面２ｂに向かって、第２のトレンチ１１が設けられている。また、第２の封止樹脂層１０は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。各実装端子電極１３の面１３ａは、図１（ｂ）、図７に示すように、第２の封止樹脂層１０から露出している。なお、第２のトレンチ１１の形成位置等の詳細については後述する。
第２のシールド層１２は、図６、図７に示すように、第２の封止樹脂層１０の下面１０ａ（第２の封止樹脂層１０の他方主面２ｂと対向する面と反対側の面）の一部領域および第１のシールド層６の側面を被覆し、第２のトレンチ１１を埋めるように設けられている。第２のシールド層１２は、モジュール１の各第３の電子部品９ａ、各第４の電子部品９ｂおよび各配線電極等から放射される不要な電磁波の外部への漏洩を低減したり、外部機器から放射される電磁波のモジュール１の各第３の電子部品９ａ、各第４の電子部品９ｂおよび各配線電極等への到来を低減したりするためのものである。また、第２のシールド層１２は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。なお、第２のシールド層１２の第２のトレンチ１１を埋める部分１２ａが本発明の「第２のシールド部」に相当する。
ここで、第２のシールド層１２が被覆する第２の封止樹脂層１０の下面１０ａの一部領域について記載する。第２のシールド層１２は、図１（ｂ）、図７に示すように、第２の封止樹脂層１０の下面１０ａのうちの各実装端子電極１３の面１３ａが存在する領域と当該面１３ａが存在する領域の周辺領域とを含まない被覆領域（第２の封止樹脂層１０の下面１０ａの一部領域に相当）を被覆する。言い換えると、第２のシールド層１２には、平面視において、各実装端子電極１３の面１３ａと重なり合う領域がなく、かつ、各実装端子電極１３の面１３ａの周囲と重なる周囲がないように各開口１６が形成され、第２のシールド層１２と実装端子電極１３の面１３ａとの間には、第２の封止樹脂層１０の下面１０ａが露出している。つまり、第２のシールド層１２は各実装端子電極１３を隔離するように第２の封止樹脂層１０の下面１０ａを被覆している。このように、各実装端子電極１３と第２のシールド層１２とは電気的に絶縁されている。なお、第２のシールド層１２の第２の封止樹脂層１０の下面１０ａの一部領域を被覆する部分１２ｂが本発明の「第３のシールド部」に相当する。
続いて、第１のトレンチ５と第２のトレンチ１１の形成位置等の詳細について説明する。
第１のトレンチ５は、図３（ａ），（ｂ）に示すように、平面視において、第１の電子部品３ａと第２の電子部品３ｂとの間に位置するように第１の封止樹脂層４に形成されている。第２のトレンチ１１は、図４（ａ），（ｂ）に示すように、平面視において、第３の電子部品９ａと第４の電子部品９ｂとの間に位置するように第２の封止樹脂層１０に形成されている。第１のトレンチ５および第２のトレンチ１１は、図５、図６に示すように、互いに、平面視において重なり合う部分がある。なお、重なり合う部分に対応する第１のトレンチ５の部分を重合部５ａと記載し、重なり合う部分に対応する第２のトレンチ１１の部分を重合部１１ａと記載する。
第１のトレンチ５は、図６、図７に示すように、第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第１のトレンチ５は第１の封止樹脂層４を貫通している。なお、第１のトレンチ５は、図６に示すように、重合部５ａにおいても、第１の封止樹脂層４を貫通している。
第２のトレンチ１１は、重合部１１ａを含む部分において、図６に示すように、第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達しないように形成され、重合部１１ａを含まない部分では、図６、図７に示すように、当該反対側の面に達するまで形成されている。つまり、第２のトレンチ１１は重合部１１ａを含む部分では第２の封止樹脂層１０を貫通しておらず、重合部１１ａを含まない部分では第２の封止樹脂層１０を貫通している。
（モジュールの製造方法）
次に、モジュール１の製造方法について説明する。
まず、配線基板２を用意する。この配線基板２の一方主面２ａには、複数の第１のランド電極７ａおよび第２のランド電極７ｂが形成されているとともに、第１の金属膜８が配置されている。また、この配線基板２の他方主面２ｂには、複数の第３のランド電極１４ａおよび複数の第４のランド電極１４ｂが形成されているとともに、複数の実装端子電極１３が配置され、さらに、第２の金属膜１５が配置されている。さらに、この配線基板２の内層等には、複数のグランド電極、複数種類の配線電極、および複数のビア導体等が形成されている。各第１のランド電極７ａ、第２のランド電極７ｂ、第３のランド電極１４ａ、第４のランド電極１４ｂ、第１の金属膜８、第２の金属膜１５、各グランド電極、および各配線電極については、Ａｇ、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。また、各実装端子電極１３は柱状の金属により形成することができる。
次に、配線基板２の一方主面２ａに、周知の表面実装技術を用いて複数の第１の電子部品３ａおよび複数の第２の電子部品３ｂを実装する。また、配線基板２の他方主面２ｂに、周知の表面実装技術を用いて複数の第３の電子部品９ａおよび複数の第４の電子部品９ｂを実装する。
次に、配線基板２の一方主面２ａとこの一方主面２ａに実装された各第１の電子部品３ａおよび各第２の電子部品３ｂと第１の金属膜８とを被覆するように、配線基板２の一方主面２ａに第１の封止樹脂層４を形成する。また、配線基板２の他方主面２ｂとこの他方主面２ｂに実装された各第３の電子部品９ａおよび各第４の電子部品９ｂと各実装端子電極１３と第２の金属膜１５とを被覆するように、配線基板２の他方主面２ｂに第２の封止樹脂層１０を形成する。第１の封止樹脂層４の形成に、例えば、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式等を用いることができる。さらに、第１の封止樹脂層４の表面を平坦化するために、第１の封止樹脂層４の表面を研磨または研削する。また、第２の封止樹脂層１０の表面を平坦化するために、第２の封止樹脂層１０の表面を研磨または研削する。この際、各実装端子電極１３の面１３ａが第２の封止樹脂層１０の下面１０ａから露出するまで第２の封止樹脂層１０の表面を研磨または研削する。
次に、第１の封止樹脂層４に対して平面視において第１の電子部品３ａと第２の電子部品３ｂとの間にレーザを照射することによって、第１の封止樹脂層４に対して平面視において第１の電子部品３ａと第２の電子部品３ｂとの間に第１のトレンチ５を形成する。このレーザ照射による第１のトレンチ５の形成を、第１のトレンチ５が第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に達するまで行う。なお、第１の金属膜８は、レーザが配線基板２の一方主面２ａに直接照射されて配線基板２の一方主面２ａが損傷するのを防止するためのものである。また、第２の封止樹脂層１０に対して平面視において第３の電子部品９ａと第４の電子部品９ｂとの間にレーザを照射することによって、第２の封止樹脂層１０に対して平面視において第３の電子部品９ａと第４の電子部品９ｂとの間に第２のトレンチ１１を形成する。このレーザ照射による第２のトレンチ１１の形成を、第２のトレンチ１１が重合部１１ａを含まない部分では第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に達するまで行い、重合部１１ａを含む部分では第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達する前の位置まで行う。なお、第２の金属膜１５は、レーザが配線基板２の他方主面２ｂに直接照射されて配線基板２の他方主面２ｂが損傷するのを防止するためのものである。
次に、第１の封止樹脂層４の上面４ａおよび側面、配線基板２の側面、並びに、第２の封止樹脂層１０の側面を被覆し、第１のトレンチ５を埋めるように、第１のシールド層６を形成する。第１のシールド層６の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。また、第２の封止樹脂層１０の下面１０ａの被覆領域および第１のシールド層６の側面を被覆し、第２のトレンチ１１を埋めるように、第２のシールド層１２を形成する。第２のシールド層１２の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。なお、第２の封止樹脂層１０の下面１０ａの被覆領域を除く領域にマスクをかけることにより、第２のシールド層１２に各開口１６を形成することができる。
したがって、上述した第１実施形態によれば、配線基板２の一方主面２ａに第１の電子部品３ａおよび第２の電子部品３ｂが実装され、他方主面２ｂに第３の電子部品９ａおよび第４の電子部品９ｂが実装される。また、第１の封止樹脂層４には平面視で第１の電子部品３ａと第２の電子部品３ｂとの間に第１のトレンチ５が形成され、第２の封止樹脂層１０には平面視で第３の電子部品９ａと第４の電子部品９ｂとの間に第２のトレンチ１１が形成される。また、第１の封止樹脂層４の上面４ａおよび側面、配線基板２の側面並びに第２の封止樹脂層１０の側面を被覆するとともに第１のトレンチ５を埋めるように第１のシールド層６が形成されている。また、第２の封止樹脂層１０の下面１０ａを実装端子電極１３の面１３ａを隔離するように被覆し、第１のシールド層６の側面を被覆するとともに第２のトレンチ１１を埋めるように第２のシールド層１２が形成される。これにより、第１の電子部品３ａ、第２の電子部品３ｂ、第３の電子部品９ａ、第４の電子部品９ｂ、配線電極等が発生する不要な電磁波がモジュール１の上面、側面、下面からモジュール１外へ漏洩することを防止することができるとともに、外部の機器が発生する不要な電磁波がモジュール１の上面、側面、下面からモジュール１内に進入することを防止することができる。また、第１の電子部品３ａと第２の電子部品３ｂとの間の不要な電磁波による干渉の低減および第３の電子部品９ａと第４の電子部品９ｂとの間の不要な電磁波による干渉の低減を図ることができる。また、配線基板２に実装する部品の更なる高集積化を図ることができる。
また、大きな不要な電磁波を発生させる複数の部品を、一方主面２ａ側と他方主面２ｂ側に分けて配置することができるとともに、さらに第１のトレンチ５に配置される第１のシールド部６ａを利用することにより一方主面２ａにおいても分けて配置し、第２のトレンチ１１に配置される第２のシールド部１２ａを利用することにより他方主面２ｂにおいても分けて配置することが可能になる。これにより、レイアウトの設計自由度の向上が図られる。
また、平面視で第１のトレンチ５と第２のトレンチ１１とが重なり合う部分では、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成される。このため、第１のトレンチ５および第２のトレンチ１１を例えばレーザ加工により形成する際に、平面視で第１のトレンチ５と第２のトレンチ１１とが重なり合う部分において配線基板２の他方主面２ｂ部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
また、通常、第１のシールド層６のモジュール１の側面における厚みは上面における厚みより薄くなる傾向があり、第２のシールド層１２のモジュール１の側面における厚みは下面における厚みより薄くなる傾向がある。しかしながら、モジュール１では、モジュール１の側面は、第１のシールド層６および第２のシールド層１２の２層で被覆されるため、モジュール１の側面のシールド層の厚み（第１のシールド層６と第２のシールド層１２とを合わせた厚み）を大きくすることができる。このため、モジュール１は、モジュール１の側面からモジュール１内部に侵入する電磁波およびモジュール１の側面からモジュール１外部へ漏洩する電磁波を効果的に低減することができる。さらに記載すると、モジュール１の下面側にシールド層（第２のシールド層１２）が設けられない場合、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ４：１となるが、モジュール１に２つシールド層（第１のシールド層６、第２のシールド層１２）を設けることにより、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ２：１となる。このように、モジュール１の側面にも十分な厚さのシールド膜を設けることができるため、側面のシールド効果も改善することができる。なお、第１のシールド層６のモジュール１の側面部分および第２のシールド層１２のモジュール１の側面部分が本発明の「第４のシールド部」に相当する。
＜第２実施形態＞
本発明の第２実施形態に係るモジュールについて、図８ないし図１０を参照して説明する。なお、図８（ａ）は第２実施形態に係るモジュール１Ａの樹脂封止前の平面図であり、図８（ｂ）はモジュール１Ａの樹脂封止前の底面図である。なお、図８（ａ）の第１のトレンチ５Ａはモジュール１Ａの樹脂封止前の平面図では実際には存在しないが、第１のトレンチ５Ａと第１の電子部品３ａおよび第２の電子部品３ｂとの位置関係を明確にするために便宜上図示したものである。また、図８（ｂ）の第２のトレンチ１１Ａはモジュール１Ａの樹脂封止前の底面図では実際には存在しないが、第２のトレンチ１１Ａと第３の電子部品９ａおよび第４の電子部品９ｂとの位置関係を明確にするために便宜上図示したものである。図９はモジュール１Ａの配線基板の上下に形成されたトレンチ（第１のトレンチ５Ａ、第２のトレンチ１１Ａ）の位置関係を示す図である。図１０はモジュール１Ａの断面図である。
第２実施形態に係るモジュール１Ａは、図１ないし図７を用いて説明した第１実施形態に係るモジュール１とは、次の点で異なる。第１実施形態に係るモジュール１では、図５に示すように、配線基板２の上側の第１のトレンチ５と配線基板２の下側の第２のトレンチ１１とは互いに重なり合う部分がある。これに対して、第２実施形態に係るモジュール１Ａでは、図９に示すように、配線基板２の上側の第１のトレンチ５Ａと配線基板２の下側の第２のトレンチ１１Ａとは互いに重なり合う部分がない。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。
第１のトレンチ５Ａは、図８（ａ）、図１０に示すように、平面視において、第１の電子部品３ａと第２の電子部品３ｂとの間に位置するように第１の封止樹脂層４に形成されている。第２のトレンチ１１Ａは、図８（ｂ）、図１０に示すように、平面視において、第３の電子部品９ａと第４の電子部品９ｂとの間に位置するように形成されている。第２の実施形態では、第１のトレンチ５Ａと第２のトレンチ１１Ａとは、図９に示すように、平面視において重なり合う部分がない。
第１のトレンチ５Ａは、図１０に示すように、第１の封止樹脂層４の上面４ａから第１の封止樹脂層４の上面４ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第１のトレンチ５Ａは第１の封止樹脂層４を貫通している。
第２のトレンチ１１Ａは、図１０に示すように、第２の封止樹脂層１０の下面１０ａから第２の封止樹脂層１０の下面１０ａと反対側の面に向かって当該反対側の面に達するまで形成されている。つまり、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通している。
したがって、上述した第２実施形態によれば、第１のトレンチ５Ａおよび第２のトレンチ１１Ａを例えばレーザ加工により形成する際に、平面視で第１のトレンチ５Ａが形成される部分において少なくとも配線基板２の他方主面２ｂ側の部分が損傷することを防ぐことができる。また、平面視で第２のトレンチ１１Ａが形成される部分において配線基板２の一方主面２ａ側の部分が損傷することを防ぐことができる。これにより、配線基板割れを抑制することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。
例えば、上記した第１実施形態では、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通し、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成されているが、これに限定されるものではない。例えば、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通しないように、第２のトレンチ１１は第２の封止樹脂層１０を貫通するように形成されていてもよい。また、平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分では、第１のトレンチ５は第１の封止樹脂層４を貫通しないように、第２のトレンチ１１は第２の封止樹脂層１０を貫通しないように形成されていてもよい。
また、上記した第２実施形態では、第１のトレンチ５Ａは第１の封止樹脂層４を貫通し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通するように形成されているが、これに限定されるものではない。例えば、第１のトレンチ５Ａは第１の封止樹脂層４を貫通しないように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通するように形成してもよい。また、第１のトレンチ５Ａは第１の封止樹脂層４を貫通するように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通しないように形成してもよい。また、第１のトレンチ５Ａは第１の封止樹脂層４を貫通しないように形成し、第２のトレンチ１１Ａは第２の封止樹脂層１０を貫通しないように形成してもよい。
また、上記した第１実施形態では第２の金属膜１５は平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分にも設けられているが、これに限定されるものではなく、第２の金属膜１５は平面視で第１のトレンチ５と第２のトレンチ１１が重なり合う部分には設けないようにしてもよい。
また、上記した各実施形態の内容や変形例の内容を組み合わせてもよい。
本発明は配線基板に実装された部品を封止する封止樹脂層にトレンチが形成されたモジュールに適用することができる。
１，１Ａ モジュール
２ 配線基板
３ａ 第１の電子部品
３ｂ 第２の電子部品
４ 第１の封止樹脂層
５ 第１のトレンチ
６ 第１のシールド層
６ａ 第１のシールド部
９ａ 第３の電子部品
９ｂ 第４の電子部品
１０ 第２の封止樹脂層
１１ 第２のトレンチ
１２ 第２のシールド層
１２ａ 第２のシールド部
１２ｂ 第３のシールド部
１３ 実装端子電極

Claims (4)

  1. 一方主面と他方主面とを有する配線基板と、
    前記一方主面に実装された第１の部品および第２の部品と、
    前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、
    前記他方主面に実装された第３の部品および第４の部品と、
    前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層と
    を備えるモジュールであって、
    前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、
    前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、
    前記第１のトレンチに配置された第１のシールド部と、
    前記第２のトレンチに配置された第２のシールド部とをさらに備え、
    平面視において前記第１のトレンチと前記第２のトレンチとは互いに重なり合う部分があるように形成されており、
    前記第１のトレンチおよび前記第２のトレンチの少なくとも一方は、前記互いに重なり合う部分において、前記第１のトレンチが前記第１の封止樹脂層を貫通しないように、または、前記第２のトレンチが前記第２の封止樹脂層を貫通しないように、形成されていることを特徴とするモジュール。
  2. 一方主面と他方主面とを有する配線基板と、
    前記一方主面に実装された第１の部品および第２の部品と、
    前記一方主面と前記第１の部品および前記第２の部品とを封止する第１の封止樹脂層と、
    前記他方主面に実装された第３の部品および第４の部品と、
    前記他方主面と前記第３の部品および前記第４の部品とを封止する第２の封止樹脂層と
    を備えるモジュールであって、
    前記第１の封止樹脂層には、前記一方主面に垂直な方向から見た平面視において前記第１の部品と前記第２の部品との間に、第１のトレンチが形成され、
    前記第２の封止樹脂層には、前記平面視において前記第３の部品と前記第４の部品との間に、第２のトレンチが形成されており、
    前記第１のトレンチに配置された第１のシールド部と、
    前記第２のトレンチに配置された第２のシールド部とをさらに備え、
    平面視において、前記第１のトレンチと前記第２のトレンチとは互いに重なり合わないように形成されていることを特徴とするモジュール。
  3. 前記他方主面に形成された実装端子電極であって、前記第２の封止樹脂層から露出している前記実装端子電極と、
    前記実装端子電極の露出している面を隔離するように、前記第２の封止樹脂層を被覆する第３のシールド部と
    をさらに備えることを特徴とする請求項１または請求項２に記載のモジュール。
  4. 前記第１の封止樹脂層、前記第２の封止樹脂層及び前記配線基板それぞれの側面に積層された第４のシールド部をさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載のモジュール。
JP2018556614A 2016-12-14 2017-12-07 モジュール Active JP6760397B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016242334 2016-12-14
JP2016242334 2016-12-14
PCT/JP2017/043916 WO2018110397A1 (ja) 2016-12-14 2017-12-07 モジュール

Publications (2)

Publication Number Publication Date
JPWO2018110397A1 JPWO2018110397A1 (ja) 2019-10-24
JP6760397B2 true JP6760397B2 (ja) 2020-09-23

Family

ID=62558415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018556614A Active JP6760397B2 (ja) 2016-12-14 2017-12-07 モジュール

Country Status (5)

Country Link
US (1) US10849257B2 (ja)
JP (1) JP6760397B2 (ja)
KR (1) KR102246040B1 (ja)
CN (1) CN110073488B (ja)
WO (1) WO2018110397A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019000311T5 (de) * 2018-03-23 2020-09-10 Hitachi Automotive Systems, Ltd. Elektronische Steuereinrichtung
US20200051925A1 (en) * 2018-08-13 2020-02-13 Mediatek Inc. Semiconductor device with an em-integrated damper
WO2020067468A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 電子部品モジュールおよび電子部品モジュールの製造方法
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
WO2021002157A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
US11776917B2 (en) * 2020-07-16 2023-10-03 Advanced Semiconductor Engineering Korea, Inc. Electronic package
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN111816629B (zh) * 2020-09-14 2020-12-15 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
CN117121199A (zh) * 2021-03-31 2023-11-24 株式会社村田制作所 高频模块
WO2022209730A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール
US11729897B1 (en) * 2022-06-27 2023-08-15 Meta Platforms Technologies, Llc Electromagnetic shielding structure for an overmolded printed circuit board

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
US6037846A (en) * 1998-10-09 2000-03-14 Nortel Networks Corporation Surface mount EMI gasket filter
KR100753499B1 (ko) * 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
CN101800215B (zh) * 2009-02-11 2012-07-04 日月光半导体制造股份有限公司 无线通讯模组封装构造
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5837515B2 (ja) * 2011-01-27 2015-12-24 株式会社村田製作所 回路モジュール
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5576542B1 (ja) 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
TWI603456B (zh) * 2016-09-30 2017-10-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via

Also Published As

Publication number Publication date
US20190289758A1 (en) 2019-09-19
WO2018110397A1 (ja) 2018-06-21
CN110073488B (zh) 2023-05-02
CN110073488A (zh) 2019-07-30
US10849257B2 (en) 2020-11-24
KR20190077076A (ko) 2019-07-02
KR102246040B1 (ko) 2021-04-29
JPWO2018110397A1 (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
JP6760397B2 (ja) モジュール
JP7120295B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US9055682B2 (en) Circuit module
US10667381B2 (en) High frequency module
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
KR102408079B1 (ko) 고주파 모듈
US10674648B2 (en) High-frequency module
US20150235966A1 (en) Wiring board and semiconductor device using the same
TWI459521B (zh) 半導體封裝件及其製法
US20180204781A1 (en) High-frequency module
JP7067609B2 (ja) 高周波モジュール
US11398436B2 (en) Module having sealing layer with recess
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
WO2017043621A1 (ja) 高周波モジュール
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
US11291108B2 (en) Radio-frequency module with shield wall
JP6900660B2 (ja) シールド層を有するモジュール
JP7320923B2 (ja) モジュール
JP7130958B2 (ja) モジュール
JP2016213348A (ja) 高周波モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
TWI811764B (zh) 半導體電磁干擾屏蔽元件、半導體封裝結構及其製造方法
US20220310317A1 (en) Electronic component module
JPH03263364A (ja) 半導体集積装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6760397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150