CN111816629B - 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 - Google Patents

电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 Download PDF

Info

Publication number
CN111816629B
CN111816629B CN202010957917.6A CN202010957917A CN111816629B CN 111816629 B CN111816629 B CN 111816629B CN 202010957917 A CN202010957917 A CN 202010957917A CN 111816629 B CN111816629 B CN 111816629B
Authority
CN
China
Prior art keywords
substrate
plastic package
package body
chip
connecting piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010957917.6A
Other languages
English (en)
Other versions
CN111816629A (zh
Inventor
何正鸿
钟磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010957917.6A priority Critical patent/CN111816629B/zh
Publication of CN111816629A publication Critical patent/CN111816629A/zh
Application granted granted Critical
Publication of CN111816629B publication Critical patent/CN111816629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种电磁屏蔽封装结构和电磁屏蔽封装结构制作方法，涉及半导体封装技术领域，电磁屏蔽封装结构包括基板、芯片、第一塑封体、第二塑封体、基板管脚、连接件和金属屏蔽层；芯片和第一塑封体设置在基板的同一侧，第一塑封体用于形成容置芯片的空间；基板管脚设置在基板远离芯片的一侧；第二塑封体设置在基板远离芯片的一侧，第二塑封体用于形成容置基板管脚和连接件的空间；金属屏蔽层设置在第一塑封体的表面、基板的侧面和第二塑封体的表面；金属屏蔽层与连接件远离基板的一端连接，连接件靠近基板的一端与基板管脚连接，以实现对芯片的电磁屏蔽，通过上述设置，能够获取一种电磁屏蔽性能稳定的电磁屏蔽封装结构。

Description

电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种电磁屏蔽封装结构和电磁屏蔽封装结构制作方法。
背景技术
电磁屏蔽一直是半导体封装结构在生产时需要注意的问题，在现有技术中，一般都采用金属溅射的方式在塑封体上形成电磁屏蔽层，形成的电磁屏蔽层又与基板中的接地线导通，以实现电磁屏蔽的目的。而基板中的接地线与金属屏蔽层的接触并不牢固，而接地线与金属屏蔽层结合面积较小，仅靠接地线与金属屏蔽层的连接很容易在进行产品切割或者产品长时间使用的情况下导致连接点断开，进而导致屏蔽性能下降。
有鉴于此，如何提供一种稳定的电子屏蔽封装结构，是本领域技术人员需要解决的。
发明内容
本发明提供了一种电磁屏蔽封装结构和电磁屏蔽封装结构制作方法。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种电磁屏蔽封装结构，包括基板、芯片、第一塑封体、第二塑封体、基板管脚、连接件和金属屏蔽层；
所述芯片和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述芯片的空间；
所述基板管脚设置在所述基板远离所述芯片的一侧；
所述第二塑封体设置在所述基板远离所述芯片的一侧，所述第二塑封体用于形成容置所述基板管脚和连接件的空间；
所述金属屏蔽层设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面；
所述金属屏蔽层与所述连接件远离所述基板的一端连接，所述连接件靠近所述基板的一端与所述基板管脚连接，以实现对所述芯片的电磁屏蔽。
在可选的实施方式中，所述电磁屏蔽封装结构还包括锡球，所述基板管脚包括第一接地端管脚和第二接地端管脚；
所述第一接地端管脚与所述连接件靠近所述基板的一端连接；
所述第二接地端管脚与所述锡球连接；
所述锡球与所述第二接地端管脚连接的一端容置于所述第二塑封体中，另一端延伸出所述第二塑封体。
在可选的实施方式中，所述锡球为多个，所述第二接地端管脚为多个；
多个所述第二接地端管脚间隔设置在所述基板上，多个所述锡球与多个所述第二接地端管脚一一对应连接。
在可选的实施方式中，所述连接件为金属柱；
所述金属柱在所述基板上的垂直投影与所述芯片在所述基板上的垂直投影不接触。
在可选的实施方式中，所述连接件为多层打线；
所述多层打线在所述基板上的垂直投影与所述芯片在所述基板上的垂直投影不接触。
第二方面，本发明实施例提供一种电磁屏蔽封装结构制作方法，用于制作形成前述实施方式中任一项所述的电磁屏蔽封装结构，所述方法包括：
提供一基板，在所述基板的一侧设置基板管脚，所述基板管脚包括第一接地端管脚；
提供一连接件，将所述连接件靠近所述基板的一端与所述第一接地端管脚连接；
对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述第一接地端管脚和所述连接件的空间；
在所述基板远离所述连接件的一侧设置芯片，对所述基板进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述芯片的空间；
在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，形成设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面的金属屏蔽层，且使所述金属屏蔽层与所述连接件远离所述基板的一端连接。
在可选的实施方式中，所述基板管脚还包括第二接地端管脚；
所述将所述连接件靠近所述基板的一端与所述第一接地端管脚连接的步骤之前，所述方法还包括：
在所述第二接地端管脚上设置锡球，所述第二塑封体还用于形成容置所述锡球的空间。
在可选的实施方式中，所述在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之后，所述方法还包括：
将所述金属屏蔽层在所述锡球对应位置的部分除去，并将所述第二塑封体在所述锡球对应位置的部分开槽，使所述锡球露出；
对露出的所述锡球进行植球操作，完成所述植球操作的锡球的一端容置于所述第二塑封体中，另一端延伸出所述第二塑封体。
在可选的实施方式中，所述连接件为金属柱；
所述将所述连接件靠近所述基板的一端与所述第一接地端管脚连接的步骤，包括：
在所述第一接地端管脚上通过电镀工艺形成所述金属柱。
在可选的实施方式中，所述连接件为多层打线；
所述将所述连接件靠近所述基板的一端与所述第一接地端管脚连接的步骤，包括：
在所述第一接地端管脚上通过多次打线工艺形成所述多层打线。
本发明实施例的有益效果包括，例如：采用本发明实施例提供的电磁屏蔽封装结构和电磁屏蔽封装结构制作方法，电磁屏蔽封装结构包括基板、芯片、第一塑封体、第二塑封体、基板管脚、连接件和金属屏蔽层；所述芯片和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述芯片的空间；所述基板管脚设置在所述基板远离所述芯片的一侧；所述第二塑封体设置在所述基板远离所述芯片的一侧，所述第二塑封体用于形成容置所述基板管脚和连接件的空间；所述金属屏蔽层设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面；所述金属屏蔽层与所述连接件远离所述基板的一端连接，所述连接件靠近所述基板的一端与所述基板管脚连接，以实现对所述芯片的电磁屏蔽，通过上述设置，能够获取一种电磁屏蔽性能稳定的电子屏蔽封装结构。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的电磁屏蔽封装结构的一种结构示意图；
图2为本发明实施例提供的电磁屏蔽封装结构的另一种结构示意图；
图3为本发明实施例提供的电磁屏蔽封装结构的另一种结构示意图；
图4为本发明实施例提供的电磁屏蔽封装结构的另一种结构示意图；
图5为本发明实施例提供的电磁屏蔽封装结构制作方法的步骤流程示意图；
图6为本发明实施例提供的电磁屏蔽封装结构制作方法的一种切割工艺示意图；
图7为本发明实施例提供的电磁屏蔽封装结构制作方法的另一种切割工艺示意图。
图标：1-电磁屏蔽封装结构；10-基板；20-芯片；30-第一塑封体；40-第二塑封体；50-基板管脚；501-第一接地端管脚；502-第二接地端管脚；60-连接件；601-金属柱；602-多层打线；70-金属屏蔽层；80-锡球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
电磁屏蔽作为半导体封装结构的重要设计，良好的电磁屏蔽性能可以保证半导体封装结构内的芯片正常运作。而在现有技术中，一般采用基板中的接地线与设置在半导体封装结构表面的金属屏蔽层连接，而由于基板中设置的接地线与半导体封装表面的金属屏蔽层之间的接触面积（即基板中的接地线的截面面积）过小，在使用过程中很容易出现基本中的接地线与半导体封装结构表面的金属屏蔽层接触不良导致的电磁屏蔽效果减弱。
有鉴于此，请结合参考图1，图1为本发明实施例提供的电磁屏蔽封装结构1的结构示意图。电磁屏蔽封装结构1包括基板10、芯片20、第一塑封体30、第二塑封体40、基板管脚50、连接件60和金属屏蔽层70。
芯片20和第一塑封体30设置在基板10的同一侧，第一塑封体30用于形成容置芯片20的空间。
基板管脚50设置在基板10远离芯片20的一侧。
第二塑封体40设置在基板10远离芯片20的一侧，第二塑封体40用于形成容置基板管脚50和连接件60的空间。
金属屏蔽层70设置在第一塑封体30的表面、基板10的侧面和第二塑封体40的表面。
金属屏蔽层70与连接件60远离基板10的一端连接，连接件60靠近基板10的一端与基板管脚50连接，以实现对芯片20的电磁屏蔽。
通过上述设置，设置在第一塑封体30的表面、基板10的侧面和第二塑封体40的表面的金属屏蔽层70与基板管脚50通过连接件60连接，连接件60提供了较大的接触面积，降低了电磁屏蔽封装结构1在使用过程中出现与基板管脚50或者金属屏蔽层70接触不良的问题，同时连接件60设置在塑封体内部，能够有效减少电磁屏蔽封装结构1的体积，无需占用额外空间即可实现。
在前述基础上，请参考图2，图2为本发明实施例提供的另一电磁屏蔽封装结构1的结构示意图，电磁屏蔽封装结构1还包括锡球80，基板管脚50包括第一接地端管脚501和第二接地端管脚502。
第一接地端管脚501与连接件60靠近基板10的一端连接。
第二接地端管脚502与锡球80连接。
锡球80与第二接地端管脚502连接的一端容置于第二塑封体40中，另一端延伸出第二塑封体40。
除了前述结构，电磁屏蔽封装结构1还可以包括锡球80，在现有技术中，由于锡球80存在高度，在进行塑封体表面的金属屏蔽层70时，采用的金属溅射工艺容易造成设置在基板10背面的锡球80与金属屏蔽层70的短接，而在本发明实施例中，设置了第二塑封体40，可以在完成在第一塑封体30和第二塑封体40的表面通过金属溅射工艺形成金属屏蔽层70之后，在通过激光挖槽、激光植球等工艺配合将锡球80露出，以实现锡球80的一端连接于第二接地端管脚502，另一端延伸出第二塑封体40，通过上述设置，能够避免金属屏蔽层70在设置过程中的可能与锡球80存在短接的情况。
在此基础上，锡球80为多个，第二接地端管脚502为多个。
多个第二接地端管脚502间隔设置在基板10上，多个锡球80与多个第二接地端管脚502一一对应连接。
在本发明实施例中，将多个锡球80对应设置在多个第二接地端管脚502上，由于每个锡球80的第一端都容置于第二接地端管脚502上，另一端延伸出第二塑封体40的设置，值得说明的是，第一塑封体30和第二塑封体40的材料的热膨胀系数和杨氏模量相同，而将第一塑封体30和第二塑封体40对称设置在基板10的两个侧，能够有效的避免现有技术中，在进行封装或者使用时基板10翘曲问题，进一步解决了由于基板10翘曲导致的多个锡球80短接问题。
请结合参考图3，图3为本发明实施例提供的另一电磁屏蔽封装结构1的结构示意图，在前述基础上，连接件60为金属柱601。
金属柱601在基板10上的垂直投影与芯片20在基板10上的垂直投影不接触。
应当理解的是，前述电磁屏蔽封装结构1可以作为单颗产品，即在实际生产过程中，会一次性生产多个不包括前述金属屏蔽层70的未成形电磁屏蔽封装结构1，会存在着切割相关工序。而设置金属柱601的形式，能够提高切割过程中的容错率，即在切割过程中，即使切割道稍微有所偏离，由于金属柱601与第一接地端管脚501的接触面积较大，也不会导致后续金属屏蔽层70通过金属柱601与第二接地端管脚502连接出现接触不良的问题，金属柱601与金属屏蔽层70的连接位置也不做限定，可以是电磁屏蔽结构的侧面，也可以是电磁屏蔽结构的底面，即锡球80所在的一面，应当注意，保证锡球80与金属屏蔽层70不接触，金属柱601设置在第一接地端管脚501上的方式可以是通过垂直打线的方式连接。
请结合参考图4，图4为本发明实施例提供的另一电磁屏蔽封装结构1，在本发明实施例的另一实施方式中，连接件60为多层打线602。
多层打线602在基板10上的垂直投影与芯片20在基板10上的垂直投影不接触。
应当理解的是，多层打线602作为连通第二接地端管脚502和金属屏蔽层70的连接件，也能够有效避免在封装或者使用过程中，多层打线602与第二接地端管脚502以及金属屏蔽层70接触不良导致的电磁屏蔽的性能下降的问题。
除此之外，由于设置了第二封装结构，为了进一步节省空间，还可以在第二塑封体40中再设置一个芯片20，以满足电磁屏蔽封装结构1针对多个芯片20实现多个功能的需求，应当理解的是，当在第二塑封体40中设置芯片20时，为了实现对第二塑封体40中的芯片20金属屏蔽，第二塑封体40远离基板的一侧也会设置金属屏蔽层70，即本发明实施例中提出的金属屏蔽层70可以设置在第二塑封体40不与锡球80接触的所有表面。
本发明实施例还提供一种电磁屏蔽封装结构制作方法，用于制作形成前述的电磁屏蔽封装结构1，如图5所示，电磁屏蔽封装结构1制作方法包括：
步骤S201，提供一基板10，在基板10的一侧设置基板管脚50，基板管脚50包括第一接地端管脚501。
步骤S202，提供一连接件60，将连接件60靠近基板10的一端与第一接地端管脚501连接。
步骤S203，对基板10进行塑封，形成第二塑封体40，第二塑封体40用于形成容置第一接地端管脚501和连接件60的空间。
步骤S204，在基板10远离连接件60的一侧设置芯片20，对基板10进行塑封，形成第一塑封体30，第一塑封体30用于形成容置芯片20的空间。
步骤S205，在第一塑封体30、第二塑封体40的表面和基板10的侧面进行金属溅射，形成设置在第一塑封体30的表面、基板10的侧面和第二塑封体40的表面的金属屏蔽层70，且使金属屏蔽层70与连接件60远离基板10的一端连接。
通过上述步骤，能够获取一种通过连接件60将第一接地端管脚501与金属屏蔽层70连接的电磁屏蔽结构，解决了现有技术中仅通过设置在基板10中的接电线与金属屏蔽层70接触不良的问题。同时，将连接件60设置在第二塑封体40中，无需占用额外的空间即可实现前述功能。
在前述基础上，基板管脚50还包括第二接地端管脚502。在步骤S202之前，方法还包括：
在第二接地端管脚502上设置锡球80，第二塑封体40还用于形成容置锡球80的空间。
在本发明实施例中，除了将连接件60与第一接地端管脚501进行连接外，还可以将第二接地端管脚502与锡球80连接，应当理解的是，锡球80可以是多个，对应的，第二接地端管脚502也为多个且数量与锡球80数量相等。多个锡球80可以一一对应的设置在多个基板管脚50上。并在进行塑封时，将连接件60和锡球80完全容置在第二塑封体40中。
在前述基础上，在步骤205之后，方法还包括：
将金属屏蔽层70在锡球80对应位置的部分除去，并将第二塑封体40在锡球80对应位置的部分开槽，使锡球80露出。
对露出的锡球80进行植球操作，完成植球操作的锡球80的一端容置于第二塑封体40中，另一端延伸出第二塑封体40。
在进行了金属溅射之后，可以将金属屏蔽层70在锡球80对应的部分用激光除去，然后在第二塑封体40在锡球80对应位置进行激光开槽，以使锡球80露出，然后可以对每个锡球80进行激光植球操作，以使锡球80的一端与第二接地端管脚502连接，另一端延伸出第二塑封体40。通过上述步骤，能够避免传统的金属溅射工艺实施过程中，金属屏蔽层70会与锡球80短接的问题，保证了产品的良品率。
在上述基础上，连接件60可以为金属柱601。作为一种可替换的实施方式，步骤S202包括以下具体的实施方式。
在第一接地端管脚501上通过电镀工艺形成金属柱601。
请参考图6，值得说明的是，形成金属柱601能够降低实际生产中产品的容错率。具体的，在实际生产过程中，会一次性生产多个不包括前述金属屏蔽层70的未成形电磁屏蔽封装结构1，会存在着切割相关工序。在切割过程中，即使切割道稍微有所偏离，由于金属柱601与第一接地端管脚501的接触面积较大，也不会导致后续金属屏蔽层70通过金属柱601与第二接地端管脚502连接出现接触不良的问题。
除了上述步骤，请结合参考图7，连接件60可以为多层打线602。步骤202还可以包括以下具体的实施方式。
在第一接地端管脚501上通过多次打线工艺形成多层打线602。
通过设置多层打线602作为连接第二接地端管脚502和金属屏蔽层70的连接件60，能够保证金属屏蔽层70和第二接地端管脚502之间的稳定连接，值得说明的是，在实际生产的过程中，多层打线602的一端可以设置在一第二接地端管脚502上，另一端可以设置在另一第二接地端管脚502上，应当理解的是，两个第二接地端管脚502属于不同的电磁屏蔽封装结构1，在进行金属溅射之前，多个电磁屏蔽封装结构1属于一个整体，需要进行切割工艺，可以以多层打线602连接的两个第二接地端管脚502作为切割道进行切割。通过上述设置，能够解决现有技术中进行切割工艺时切割偏移导致的接地线短路问题，从而提高了单颗产品的良品率。
综上所述，本发明实施例提供了一种电磁屏蔽封装结构和电磁屏蔽封装结构制作方法，电磁屏蔽封装结构包括基板、芯片、第一塑封体、第二塑封体、基板管脚、连接件和金属屏蔽层；所述芯片和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述芯片的空间；所述基板管脚设置在所述基板远离所述芯片的一侧；所述第二塑封体设置在所述基板远离所述芯片的一侧，所述第二塑封体用于形成容置所述基板管脚和连接件的空间；所述金属屏蔽层设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面；所述金属屏蔽层与所述连接件远离所述基板的一端连接，所述连接件靠近所述基板的一端与所述基板管脚连接，以实现对所述芯片的电磁屏蔽，通过上述设置，能够获取一种电磁屏蔽性能稳定的电子屏蔽封装结构。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种电磁屏蔽封装结构，其特征在于，包括基板、芯片、第一塑封体、第二塑封体、基板管脚、连接件和金属屏蔽层；
所述芯片和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述芯片的空间；
所述基板管脚设置在所述基板远离所述芯片的一侧；
所述第二塑封体设置在所述基板远离所述芯片的一侧，所述第二塑封体用于形成容置所述基板管脚和连接件的空间；
所述金属屏蔽层设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面；
所述金属屏蔽层与所述连接件远离所述基板的一端连接，所述连接件靠近所述基板的一端与所述基板管脚连接，以实现对所述芯片的电磁屏蔽；
所述连接件为多层打线，所述多层打线用于确定制作所述电磁屏蔽封装结构的切割道；
所述多层打线在所述基板上的垂直投影与所述芯片在所述基板上的垂直投影不接触。
2.根据权利要求1所述的电磁屏蔽封装结构，其特征在于，所述电磁屏蔽封装结构还包括锡球，所述基板管脚包括第一接地端管脚和第二接地端管脚；
所述第一接地端管脚与所述连接件靠近所述基板的一端连接；
所述第二接地端管脚与所述锡球连接；
所述锡球与所述第二接地端管脚连接的一端容置于所述第二塑封体中，另一端延伸出所述第二塑封体。
3.根据权利要求2所述的电磁屏蔽封装结构，其特征在于，所述锡球为多个，所述第二接地端管脚为多个；
多个所述第二接地端管脚间隔设置在所述基板上，多个所述锡球与多个所述第二接地端管脚一一对应连接。
4.一种电磁屏蔽封装结构制作方法，其特征在于，用于制作形成权利要求1-3中任一项所述的电磁屏蔽封装结构，所述方法包括：
提供一基板，在所述基板的一侧设置基板管脚，所述基板管脚包括第一接地端管脚；
提供一连接件，将所述连接件靠近所述基板的一端与所述第一接地端管脚连接；
对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述第一接地端管脚和所述连接件的空间；
在所述基板远离所述连接件的一侧设置芯片，对所述基板进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述芯片的空间；
在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，形成设置在所述第一塑封体的表面、所述基板的侧面和所述第二塑封体的表面的金属屏蔽层，且使所述金属屏蔽层与所述连接件远离所述基板的一端连接；
所述连接件为多层打线，所述多层打线用于确定制作所述电磁屏蔽封装结构的切割道；
所述多层打线在所述基板上的垂直投影与所述芯片在所述基板上的垂直投影不接触。
5.根据权利要求4所述的方法，其特征在于，所述基板管脚还包括第二接地端管脚；
所述将所述连接件靠近所述基板的一端与所述第一接地端管脚连接的步骤之前，所述方法还包括：
在所述第二接地端管脚上设置锡球，所述第二塑封体还用于形成容置所述锡球的空间。
6.根据权利要求5所述的方法，其特征在于，所述在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之后，所述方法还包括：
将所述金属屏蔽层在所述锡球对应位置的部分除去，并将所述第二塑封体在所述锡球对应位置的部分开槽，使所述锡球露出；
对露出的所述锡球进行植球操作，完成所述植球操作的锡球的一端容置于所述第二塑封体中，另一端延伸出所述第二塑封体。
CN202010957917.6A 2020-09-14 2020-09-14 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 Active CN111816629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010957917.6A CN111816629B (zh) 2020-09-14 2020-09-14 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010957917.6A CN111816629B (zh) 2020-09-14 2020-09-14 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法

Publications (2)

Publication Number Publication Date
CN111816629A CN111816629A (zh) 2020-10-23
CN111816629B true CN111816629B (zh) 2020-12-15

Family

ID=72860120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010957917.6A Active CN111816629B (zh) 2020-09-14 2020-09-14 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法

Country Status (1)

Country Link
CN (1) CN111816629B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289689B (zh) * 2020-10-29 2024-04-02 甬矽电子(宁波)股份有限公司 半导体封装结构制作方法和半导体封装结构
CN114220795B (zh) * 2021-11-30 2024-07-09 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
CN114867337A (zh) * 2022-06-16 2022-08-05 中磊电子（苏州）有限公司 具有电磁屏蔽功能的网通装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409780A (zh) * 2015-08-03 2017-02-15 矽品精密工业股份有限公司 电子封装件及其制法
US20170301632A1 (en) * 2014-07-30 2017-10-19 Samsung Electro-Mechanics Co., Ltd. Package and method of manufacturing the same
CN109935523A (zh) * 2017-12-15 2019-06-25 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN110047826A (zh) * 2018-01-15 2019-07-23 艾马克科技公司 半导体封装以及其制造方法
CN110073488A (zh) * 2016-12-14 2019-07-30 株式会社村田制作所 模块

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301632A1 (en) * 2014-07-30 2017-10-19 Samsung Electro-Mechanics Co., Ltd. Package and method of manufacturing the same
CN106409780A (zh) * 2015-08-03 2017-02-15 矽品精密工业股份有限公司 电子封装件及其制法
CN110073488A (zh) * 2016-12-14 2019-07-30 株式会社村田制作所 模块
CN109935523A (zh) * 2017-12-15 2019-06-25 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN110047826A (zh) * 2018-01-15 2019-07-23 艾马克科技公司 半导体封装以及其制造方法

Also Published As

Publication number Publication date
CN111816629A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN111816629B (zh) 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
US9209081B2 (en) Semiconductor grid array package
US7485491B1 (en) Secure digital memory card using land grid array structure
US7872343B1 (en) Dual laminate package structure with embedded elements
JP5305265B2 (ja) マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US20030173577A1 (en) Chip scale package and method of fabricating the same
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US10504847B2 (en) Chip package structure and chip package structure array
CN113745188B (zh) 内埋组件的基板结构及其制造方法
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US10756077B2 (en) Chip packaging method
US20160225642A1 (en) Electronic package structure and fabrication method thereof
CN105323948A (zh) 中介基板及其制造方法
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US20130334694A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US9443837B2 (en) Z-connection for a microelectronic package using electroless plating
JP2000196153A (ja) チップ電子部品およびその製造方法
US8110447B2 (en) Method of making and designing lead frames for semiconductor packages
KR20110004112A (ko) 반도체 패키지 및 이의 제조 방법
CN211295099U (zh) 一种垂直式集成封装组件
CN112289689A (zh) 半导体封装结构制作方法和半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant