JP2010010441A - 回路モジュールの製造方法および回路モジュール - Google Patents

回路モジュールの製造方法および回路モジュール Download PDF

Info

Publication number
JP2010010441A
JP2010010441A JP2008168616A JP2008168616A JP2010010441A JP 2010010441 A JP2010010441 A JP 2010010441A JP 2008168616 A JP2008168616 A JP 2008168616A JP 2008168616 A JP2008168616 A JP 2008168616A JP 2010010441 A JP2010010441 A JP 2010010441A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
circuit module
conductive member
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008168616A
Other languages
English (en)
Inventor
Yuji Kataoka
祐治 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008168616A priority Critical patent/JP2010010441A/ja
Publication of JP2010010441A publication Critical patent/JP2010010441A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】回路モジュールを、その小型化およびシールド効果の向上を図りつつ製造の歩留まりを高くして安価に製造する。
【解決手段】集合基板１の隣接する回路モジュールの基板領域Ｌのグランド電極２同士を分割線ｄを跨ぐ導電部材を介して接続し、その状態で集合基板１上に部品３および導電部材６を覆うように封止用の樹脂層７を形成し、分割線ｄに沿って樹脂層７を容易な寸法管理で短時間に切断して溝８を形成し、分割導電部材６１の切断端を樹脂層７から露出する。さらに、その状態で溝８を含む樹脂層７を覆うようにシールド用の導電層９を形成し、導電層９を分割導電部材６１を介してグランド電極２に接続した後、集合基板１を分割線ｄに沿って切断して回路モジュール１０を製造する。
【選択図】図２

Description

本発明は、基板上面の部品を封止した樹脂層をシールド用の導電層で覆った構造の回路モジュールの製造方法および回路モジュールに関し、より詳細には、集合基板（親基板）を複数の回路モジュールの基板（子基板）に分割して回路モジュールを製造する際の改良およびその方法で製造された新規な回路モジュールの提供に関する。
従来、コンデンサ、抵抗等の電子部品の回路モジュールには、基板の上面に設けられた電子部品を樹脂封止し、さらに、それをシールド用の導電層で覆って製造されるものがある。この種の回路モジュールは概略図４に示すように構成される（例えば、特許文献１参照）。
図４は回路モジュール１００の断面図であり、セラミック板やガラス・エポキシ樹脂板等からなる基板１１０は、上面（部品実装面）に半導体素子、コンデンサ、抵抗等の電子部品（要素部品）１２０が実装される。
各電子部品１２０はボンディングワイヤ１３０等により、基板１００の配線パターンの信号電極等に電気的に接続される。また、基板１１０の裏面には接地用電極１７０ａ、Ｉ／Ｏ電極（信号電極）１７０ｂが設けられ、基板１１０の表面側の接地用電極１５０ａと裏面側の接地用電極１７０ａは内層パターン１６０ａ、スルーホール１６０ｂを介して接続され、表面側の信号パターンと裏面側のＩ／Ｏ電極１７０ｂはスルーホール等を介して接続される。
また、各電子部品１２０は、基板１１０の上面に積層状に設けられた封止用の樹脂層（絶縁体の樹脂モールド層）１４０に覆われて内蔵される。さらに、樹脂層１４０はシールド用の導電層（導電性の第２樹脂モールド層）１９０で覆われる。
導電層１９０は外部からの静電や電界等の影響から電子部品１２０を保護するものであり、スルーホール等を介して接地用電極１７０ａに接続してもよいが、図４の回路モジュール１００の場合、基板１１０の表面側端部に接地用電極１５０ａの端面が露呈する段部を形成し、導電層１９０を基板１１０の端面に露呈した接地用電極１５０ａまで被覆するよう設け、導電層１９０をリードレス型で接地用電極１７０ａに接続している。この場合、部品数が少なく、回路モジュール１００の小型化が図られる利点がある。
この回路モジュール１００は、概略、図５の工程ａ〜ｃを経て製造される。すなわち、複数の回路モジュール１００の基板領域１１０ａに分割される集合基板２１０の上面に所要個数の回路部品１２０が実装され、ついで、集合基板２１０の上面側にモールドにより封止用の樹脂層１４０ａが形成される（工程ａ）。その後、集合基板２１０と封止樹脂層１４０ａの上にモールドにより導電性樹脂からなるシールド用の導電層（第２の樹脂モールド層）１９０ａが形成される（工程ｂ）。その後、樹脂層１４０ａ、シールド層１９０ａを形成した集合基板２１０が個々の基板領域１１０ａの基板（子基板）１１０に切断される（工程ｃ）。そして、この切断により複数個の回路モジュール１００が製造される。
なお、工程ａ〜ｃの破線の位置が基板領域１１０ａの仮想の分割線の位置を示し、集合基板２１０はダイシング装置やレーザ装置、ウオ−ター装置或いはワイヤー装置等を用いて切断される。
ところで、回路モジュール１００の導電層１９０により回路モジュール１００の基板１１０の端面に露呈した接地用電極１５０ａまで被覆するため、前記工程ｂに示すように、樹脂層１４０の形成後であって導電層１９０ａの形成前に、個片化する分離線に沿って基板２１０をダイサー等でハーフカットして溝２００が形成される。その後、導電層１９０で溝２００が埋め戻された後、前記ハーフカットの幅よりも狭い幅のダイサー等で前記分割線に沿って基板２１０が切断されすることにより、回路モジュール１００が量産される
。
特開２００４−１７２１７６号公報（段落［００１８］−［００３１］、、［００６０］−［００６３］、図３、図９等）
図４の回路モジュール１００は、基板１１０の側面（端面）においてシールド用の導電層１９０を接地電極１５０ａに接着して接地するリードレス型の構造であり、小型化およびシールド効果の向上を図って製造できる利点がある。
しかしながら、その製造に際しては、図５に示したように基板１１０の側面（端面）から接地用電極１５０ａの端面を露出させるため、樹脂層１４０の切断および集合基板２１０の切断（ハーフカット）が必要になる。
そして、これらの切断においては、厳密な寸法管理により、樹脂層１４０および基板１１０を切断して溝２００を極めて精度よく設計された指定の深さに形成しなければならず、製造寸法の管理精度を極めて高くする必要がある。そのため、製造の歩留まりが低くなって回路モジュール１００を安価に製造できない問題がある。
本発明は、この種の回路モジュールを、その小型化およびシールド効果の向上を図りつつ製造の歩留まりを高くして安価に製造できるようにすることを目的とし、また、そのようにして製造された新規な構造の回路モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の回路モジュールの製造方法は、上面にグランド電位の電極を有するともに部品が実装され、分割線に沿って複数の回路モジュールの基板領域に分割される集合基板を用意する工程と、前記集合基板の隣接する前記基板領域の前記電極同士を、前記分割線を跨ぐ導電部材を介して接続する工程と、前記集合基板上に前記部品及び前記導電部材を覆うように封止用の樹脂層を形成する工程と、前記分割線に沿って溝を形成することにより前記導電部材を前記分割線に沿って切断して前記隣接する基板領域の前記電極それぞれに接続された分割導電部材を形成し、該両分割導電部材の切断端を前記溝に露出する工程と、前記樹脂層を覆うようにシールド用の導電層を形成して該導電層を前記両分割導電部材の切断端に接着する工程と、前記導電層の形成後に前記集合基板を前記分割線に沿って切断する工程とを含むことを特徴としている（請求項１）。
そして、前記導電部材は線材であることが実用的で好ましい（請求項２）。その際、前記導電部材は前記回路モジュールの基板領域の前記電極に圧着して接合されることが好ましい（請求項３）。
つきに、前記溝は底面が前記樹脂層内に位置する深さであることが加工のし易さ等から好ましい（請求項４）。また、前記導電層は薄膜状に形成されることが小型化およびコスト等から好ましい（請求項５）。さらに、本発明は記基板がセラミック板であるときに効果的である（請求項６）。
つぎに、本発明の回路モジュールは、上面にグランド電位の電極を有するともに部品が実装された基板と、前記部品および前記導電部材を覆うように前記基板上に形成された封止用の樹脂層と、前記電極に接続されて前記樹脂層の側面から露出した導電体と、前記樹脂層を覆うように形成されて、かつ前記導電体に接着されたシールド用の導電層とを備えたことを特徴としている（請求項７）。
請求項１の発明によれば、用意した集合基板の隣接する回路モジュールの基板領域のグランド電位の電極同士が分割線を跨ぐ導電部材を介して接続され、その状態で集合基板上に部品および導電部材を覆うように封止用の樹脂層が形成される。
そして、分割線に沿って樹脂層に溝が形成されると、導電部材が切断されてその切断端が樹脂層から露出する。さらに、その状態で溝を含む樹脂層を覆うようにシールド用の導電層を形成すると、この導電層が前記切断端に接着して前記電極に接続される。
この場合、樹脂層を切断（ハーフカット）して前記溝を容易に短時間に形成することができ、その際、溝は導電部材が切断される深さ以上の深さであればよいので、溝の形成についての厳密な寸法管理は不要になる。
そして、シールド用の導電層が形成された後、集合基板が前記分割線に沿って切断されて複数個の回路モジュールが製造される。
したがって、リードレス型の構造で小型化およびシールド効果の向上を図りつつ製造の歩留まりを高くして安価にこの種の回路モジュールを製造することができる。
請求項２の発明によれば、前記導電部材を線材とするため、導電部材の分割線を跨る部分は基板の上面から比較的距離がある。そのため、前記溝のを形成する際の寸法管理が一層緩和されて回路モジュールの製造の歩留まりが一層向上する。その際、請求項３の発明によれば、前記導電部材が前記電極に圧着して接合されるため、極めて実用的である。
請求項４の発明によれば、前記溝は底面が樹脂層内に位置する深さであるため、極めて容易で安価な加工によって請求項１〜３の発明の効果を奏することができる。また、請求項５の発明によれば、導電層が薄膜上で薄いため、一層小型に形成できる利点がある。さらに、請求項６の発明によれば、セラミック板の基板を使用して請求項１〜５の効果を奏することができる。
つぎに、請求項７の発明によれば、請求項１の製造方法によって製造された新規な構造の回路モジュールを提供することができる。
つぎに、本発明をより詳細に説明するため、一実施形態について、図１〜図３にしたがって詳述する。なお、各図においては、断面を示す斜線等は適宜省略している。また、各図の同一の符号を付したものは、同一または相当するものを示す。
＜製造方法＞
本発明の回路モジュールの製造方法の一実施形態について、図１および図２の製造工程の説明図を参照して説明する。
まず、図１の工程Ａにより、仮想の分割線ｄにしたがって複数の回路モジュールの基板領域Ｌに分割される集合基板１が用意される。分割線ｄは仮想線であっても、集合基板１の主面に形成された溝により描かれた線であってもよい。
集合基板１は上面の各基板領域Ｌの端部にグランド電位の電極（以下、グランド電極という）２を有するともに、各基板領域Ｌ１に１個または複数個の部品３が実装されて上面の信号電極４に接続されている。
なお、集合基板１は、好ましくは例えばセラミックグリーンシートの積層体を焼成してなるセラミック板である。各セラミックグリーンシートには、上面および下面に電極２、２´、４や引き出し線等の配線パターンおよびビアホール導体がスクリーン印刷で形成される。特に、各グランド電極２の直下にビアホール導体１１が形成され、当該ビアホール導体１１が電極２´に接続されていることが好ましい。複数のセラミックグリーンシートを積層して積層体を作成した後、下面側の分割線ｄの位置にブレーク用の溝状のスナップライン５が形成される。その後積層体を焼成し、所定の電極２、４にめっき処理を施してセラミック板が形成される。なお、スナップライン５は基板１の切断を容易にするものであり、必ずしも形成する必要はない。
また、各部品３はそのようにして形成された集合基板１に例えばはんだ印刷を施し、はんだを溶融して実装される。この実装後に、集合基板１はフラックス除去の基板洗浄が施される。
つぎに、図１の工程Ｂにより、集合基板１の隣接する基板領域Ｌ、Ｌの電極２同士を、分割線ｄを跨ぐ導電部材６を介して接続する。
導電部材６は、集合基板１の上面から離れた（浮いた）状態で分割線ｄを跨ぐようにするためボンディングワイヤ状またはステープラーの針状の線材であることが好ましいが、グランド電極２間に渡された棒状や板状の金属部材、さらには、チッブ部品形状（キュービック形状）の金属部材であってもよい。また、導電部材６は電極２に沿って適当な間隔で複数本（個）設けるようにしてもよい。なお、いずれの場合であっても、導電部材６の高さは後述する樹脂層より低く、導電部材６が樹脂層の上方に突出することはない。
そして、導電部材６が線材の場合、導電部材６の両端部は隣接する基板領域Ｌ、Ｌのグランド電極２に圧着して簡単に接合される。
つぎに、図１の工程Ｃにより、集合基板１上に部品３および導電部材６を覆うように封止用の樹脂層７を形成する。具体的には、集合基板１に上面から封止用樹脂を塗布する。このとき樹脂を加温し、その粘度を下げて流動性を高める。そして、前記封止用樹脂を硬化させて樹脂層７を形成する。このとき、部品３および導電部材６は完全に樹脂層７に埋もれる。
つぎに、図２の工程Ｄにより、例えばダイサーにより分割線ｄに沿って樹脂層７を適当な深さにハーフカットして溝８を形成する。このとき、溝８の形成に伴って導電部材６を分割線ｄに沿って切断し、隣接する基板領域Ｌ、Ｌのグランド電極２それぞれに接続された分割導電部材６１、６１を形成して両分割導電部材６１、６１の切断端を溝８に露出する。
この場合、導電部材６が樹脂層７に埋もれているため、樹脂層７を導電部材６が切断される深さ以上の適当な深さに切断（ハーフカット）すればよく、溝８の形成についての厳密な寸法管理は不要になり、溝８の形成が容易に行える。そして、導電部材６が前記線材の場合は、導電部材６が集合基板１の上面より比較的高い位置にあり、溝８の寸法管理が極めて容易である。
つぎに、図２の工程Ｅにより樹脂層７を覆うようにシールド用の導電層９を形成する。この導電層９は例えば導電性ペーストの塗布やスピンコートにより形成される。なお、小型化およびコスト等の面からは、前記スピンコート等により導電層９を溝８の壁面に沿って薄膜状に薄く形成することが好ましい。
つぎに、図２の工程Ｆにより、導電層９の形成後に集合基板１を溝８およびスナップライン５を利用して分割線ｄに沿って切断し、集合基板１を前記基板領域Ｌ毎に個片化して複数個の回路モジュール１０を製造する。なお、図中の７１は樹脂層７が切断されて形成された子基板１０ａ上の樹脂層、９１は導電層９が切断されて形成された子基板１０ａの導電層である。
したがって、本実施形態の製造方法によると、例えばダイサーの切断加工により、厳密な寸法管理で時間をかけて材質等が異なる樹脂層７および集合基板１を切断し、集合基板１の側面から電極を露出するのではなく、樹脂層７のみを適当な深さに切断（ハーフカット）して導電部材６を切断し、分割導電部材６１を樹脂層７の側面から露出すればよいため、樹脂層７の切断が容易な寸法管理で短時間に行える。
そして、導電部材６の切断後、シールド用の導電層９を形成して集合基板１を分割線ｄに沿って各基板領域Ｌに切断することにより、リードレス型の構造で小型化およびシールド効果の向上を図った回路モジュール１０を製造することができる。
その際、前記したように樹脂層７の切断が容易な寸法管理で短時間に行えるため、製造の歩留まりが高くなり、回路モジュール１０を安価に量産することができる。
＜回路モジュール１０の構成＞
つぎに、前記ようにして製造された回路モジュール１０の構成について、図３の断面図を参照して説明する。
回路モジュール１０は、図３に示すように、子基板１０ａの上面に部品３が実装されるとともに、子基板１０ａの上面のグランド電極２に分割導電部材６１の基部が接続されている。
さらに、子基板１０ａ上に封止用の樹脂層７１が設けられ、部品３、グランド電極２等は樹脂層７１に内蔵され、分割導電部材６１の前記切断端が樹脂層７１の側面から露出している。
また、樹脂層７１は外装膜となる薄膜状のシールド用の導電層９１で覆われ、導電層９１は分割導電部材６１の前記切断端に接着され、分割導電部材６１を介してグランド電極２に接続されている。グランド電極２はビアホール導体１１を介して子基板１０ａ下面の電極２´に接続されている。電極２´が、回路モジュール１０が搭載されるマザーボードのグランド電極と接続されると、導電層９１のシールド性を強化できるので好ましい。
したがって、分割導電部材６１により導電層９１をグランド電極２に接続したリードレス型の新規な構造の小型でシールド効果の高い回路モジュール１０を提供することができる。
そして、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行なうことが可能であり、例えば、集合基板１において、グランド電極２は分割線ｄを跨いで形成される電極であってもよい。また、本発明のグランド電位の電極は、マザーボードのグランド電極と接続される子基板１０ａ下面の電極２´と子基板１０ａ側面の電極によって一体化された電極であってもよい。さらに、部品３が集積回路素子（ＩＣ）の場合は、グランド電極２が集合基板１のＩＣ実装の認識用マークとしての機能を有していてもよく、この場合、集合基板１に専用のグランド電極２を設けなくてよく、一層小型かつ安価に回路モジュール１０を製造できる利点がある。
また、例えば前記工程Ｃにおいて、樹脂層７を、その上部に銅箔を付けた樹脂層により形成し、前記工程Ｅにおいては、溝８の周面（側面）に導電ペーストを塗布し、この導電ペーストと前記銅箔とによって導電層７を形成するようにしてもよい。
さらに、集合基板１は種々の材質の基板であってよく、その際、スナップライン５は形成されていなくてもよい。そして、集合基板１を各基板領域Ｌに分割する方法としては、手割り（チョコレートブレーク）やダイシングによる分割であってもよい。
また、部品３の種類や大きさ、個数等はどのようであってもよく、樹脂層７、７１、導電層９、９１や導電部材６、６１等もどのようなものであってもよい。
そして、本発明は、種々の回路モジュールおよびその製造方法に適用できる。
本発明の一実施形態の製造方法の工程説明図である。 本発明の一実施形態の製造方法の工程説明図である。 本発明の一実施形態の回路モジュールの断面図である。 従来の回路モジュールの断面図である。 図４の回路モジュールの製造工程の説明図である。
符号の説明
１ 集合基板
２ グランド電極
３ 部品
６ 導電部材
７、７１ 樹脂層
８ 溝
９、９１ 導電層
１０ 回路モジュール
１０ａ 子基板
６１ 分割導電部材
Ｌ 基板領域
ｄ 分割線

Claims (7)

  1. 上面にグランド電位の電極を有するともに部品が実装され、分割線にしたがって複数の回路モジュールの基板領域に分割される集合基板を用意する工程と、
    前記集合基板の隣接する前記基板領域の前記電極同士を、前記分割線を跨ぐ導電部材を介して接続する工程と、
    前記集合基板上に前記部品および前記導電部材を覆うように封止用の樹脂層を形成する工程と、
    前記分割線に沿って溝を形成することにより前記導電部材を前記分割線に沿って切断して前記隣接する基板領域の前記電極それぞれに接続された分割導電部材を形成し、該両分割導電部材の切断端を前記溝に露出する工程と、
    前記樹脂層を覆うようにシールド用の導電層を形成して該導電層を前記両分割導電部材の切断端に接着する工程と、
    前記導電層の形成後に前記集合基板を前記分割線に沿って切断する工程とを含むことを特徴とする回路モジュールの製造方法。
  2. 前記導電部材は線材であることを特徴とする請求項１に記載の回路モジュールの製造方法。
  3. 前記導電部材は前記回路モジュールの基板領域の前記電極に圧着して接合されることを特徴とする請求項２に記載の回路モジュールの製造方法。
  4. 前記溝は底面が前記樹脂層内に位置する深さであることを特徴とする請求項１ないし３のいずれかに記載の回路モジュールの製造方法。
  5. 前記導電層は薄膜状に形成されることを特徴とする請求項１ないし４のいずれかに記載の回路モジュールの製造方法。
  6. 記基板はセラミック板であることを特徴とする請求項１ないし５のいずれかに記載の回路モジュールの製造方法。
  7. 上面にグランド電位の電極を有するともに部品が実装された基板と、
    前記部品および前記導電部材を覆うように前記基板上に形成された封止用の樹脂層と、
    前記電極に接続されて前記樹脂層の側面から露出した導電体と、
    前記樹脂層を覆うように形成されて、かつ前記導電体に接着されたシールド用の導電層とを備えたことを特徴とする回路モジュール。
JP2008168616A 2008-06-27 2008-06-27 回路モジュールの製造方法および回路モジュール Pending JP2010010441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168616A JP2010010441A (ja) 2008-06-27 2008-06-27 回路モジュールの製造方法および回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168616A JP2010010441A (ja) 2008-06-27 2008-06-27 回路モジュールの製造方法および回路モジュール

Publications (1)

Publication Number Publication Date
JP2010010441A true JP2010010441A (ja) 2010-01-14

Family

ID=41590568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168616A Pending JP2010010441A (ja) 2008-06-27 2008-06-27 回路モジュールの製造方法および回路モジュール

Country Status (1)

Country Link
JP (1) JP2010010441A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254901A (zh) * 2010-12-17 2011-11-23 日月光半导体制造股份有限公司 具有防电磁干扰结构的半导体结构与其制造方法
JP2011529638A (ja) * 2008-07-31 2011-12-08 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
JP2012049502A (ja) * 2010-08-27 2012-03-08 Powertech Technology Inc チップパッケージ方法
JP2012160572A (ja) * 2011-01-31 2012-08-23 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
CN102655096A (zh) * 2011-03-03 2012-09-05 力成科技股份有限公司 芯片封装方法
JP2013026518A (ja) * 2011-07-22 2013-02-04 Fdk Corp 電子回路モジュール
US8748230B2 (en) 2008-07-31 2014-06-10 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
CN111739885A (zh) * 2020-05-18 2020-10-02 甬矽电子(宁波)股份有限公司 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
CN111816629A (zh) * 2020-09-14 2020-10-23 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200859A (ja) * 1998-12-31 2000-07-18 Anam Semiconductor Inc チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200859A (ja) * 1998-12-31 2000-07-18 Anam Semiconductor Inc チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2008042152A (ja) * 2006-08-07 2008-02-21 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529638A (ja) * 2008-07-31 2011-12-08 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
US8748230B2 (en) 2008-07-31 2014-06-10 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US8987889B2 (en) 2008-07-31 2015-03-24 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
JP2012049502A (ja) * 2010-08-27 2012-03-08 Powertech Technology Inc チップパッケージ方法
CN102254901A (zh) * 2010-12-17 2011-11-23 日月光半导体制造股份有限公司 具有防电磁干扰结构的半导体结构与其制造方法
JP2012160572A (ja) * 2011-01-31 2012-08-23 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
CN102655096A (zh) * 2011-03-03 2012-09-05 力成科技股份有限公司 芯片封装方法
JP2013026518A (ja) * 2011-07-22 2013-02-04 Fdk Corp 電子回路モジュール
JP2015204342A (ja) * 2014-04-11 2015-11-16 シマネ益田電子株式会社 電子部品の製造方法
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
CN111739885A (zh) * 2020-05-18 2020-10-02 甬矽电子(宁波)股份有限公司 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
CN111816629A (zh) * 2020-09-14 2020-10-23 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法

Similar Documents

Publication Publication Date Title
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
JP4662324B2 (ja) 回路モジュール
JP4968255B2 (ja) 中継基板とその製造方法およびそれを用いた立体回路装置
CN102548253B (zh) 多层电路板的制作方法
US20150043171A1 (en) Circuit module
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20180261578A1 (en) Package structure and method of manufacturing the same
JP6449837B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP2008288610A (ja) 回路モジュールの製造方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
JP5517379B1 (ja) 回路モジュール
US20150062854A1 (en) Electronic component module and method of manufacturing the same
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
JP2006310629A (ja) 半導体装置及びその製造方法
CN104241255B (zh) 电子组件模块及其制造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2006294701A (ja) 半導体装置及びその製造方法
JP2011181825A (ja) 接続用パッドの製造方法
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20150057788A (ko) 반도체 패키지 및 그 제조방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120