JP2012160572A - 電子回路モジュール部品及び電子回路モジュール部品の製造方法 - Google Patents
電子回路モジュール部品及び電子回路モジュール部品の製造方法 Download PDFInfo
- Publication number
- JP2012160572A JP2012160572A JP2011019190A JP2011019190A JP2012160572A JP 2012160572 A JP2012160572 A JP 2012160572A JP 2011019190 A JP2011019190 A JP 2011019190A JP 2011019190 A JP2011019190 A JP 2011019190A JP 2012160572 A JP2012160572 A JP 2012160572A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit module
- electronic circuit
- module component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】電子回路モジュール部品1は、電子部品2と、電子部品2が実装された基板3と、空隙を有し、電子部品2の少なくとも一部と接する第1樹脂4と、第1樹脂4を覆い、かつ第1樹脂4よりも空隙率の低い第2樹脂9と、少なくとも第2樹脂9を被覆し、かつ基板3のグランド8と電気的に接続された金属層5と、金属層5に設けられ、かつ少なくとも第1樹脂4の一部を金属層5の外部に露出させる開口部5Hと、電子部品2の側面2Sと接する第1樹脂4と、電子部品2の側面2Sと対向する位置に設けられる金属層5との間に、第2樹脂9を介在させた封止部10と、を含む。
【選択図】図1
Description
(1)基板3の実装面に設けられた端子にはんだを含むはんだペーストを印刷する。
(2)実装装置(マウンタ)を用いて電子部品2を基板3に搭載する。
(3)電子部品2が搭載された基板3をリフロー炉に入れて前記はんだペーストを加熱することにより、前記はんだペーストに含まれるはんだが溶融し、その後硬化することにより電子部品2の端子と基板3の端子電極とが接合される。
(4)電子部品2や基板3の表面に付着したフラックスを洗浄する。
1A 第1モジュール素体
1B 第2モジュール素体
1C 第3モジュール素体
1D 第4モジュール素体
1E 第5モジュール素体
1F 第6モジュール素体
2 電子部品
2S 側部
2T 頂部
3 基板
3S 側面
4 第1樹脂
4H 空隙
4M 樹脂
5、5b 金属層
5H、5H1、5H2、5H3、5Hd、5He 開口部
8 グランド
9 第2樹脂
10 封止部
20 補強部材
21 接着部材
Claims (8)
- 電子部品と、
前記電子部品が実装された基板と、
空隙を有し、前記電子部品の少なくとも一部と接する第1樹脂と、
前記第1樹脂を覆い、かつ前記第1樹脂よりも空隙率の低い第2樹脂と、
少なくとも前記第2樹脂を被覆し、かつ前記基板のグランドと電気的に接続された金属層と、
前記金属層に設けられ、かつ少なくとも前記第1樹脂の一部を前記金属層の外部に露出させる開口部と、
前記電子部品の側面と接する前記第1樹脂と、前記電子部品の側面と対向する位置に設けられる金属層との間に、前記第2樹脂を介在させた封止部と、
を含むことを特徴とする電子回路モジュール部品。 - 前記封止部の前記第2樹脂は、前記基板と接する請求項1に記載の電子回路モジュール部品。
- 前記封止部は、前記金属層と前記第1樹脂との距離が、0.01mm以上である請求項1又は2に記載の電子回路モジュール部品。
- 前記封止部は、前記金属層と前記第1樹脂との距離が、前記電子部品の側面と対向する金属層から前記側面へ向かう方向と平行な方向における前記電子回路モジュール部品の寸法の5%以上である請求項1又は2に記載の電子回路モジュール部品。
- 前記第1樹脂の空隙率は、1体積%以上50体積%以下である請求項1から4のいずれか1項に記載の電子回路モジュール部品。
- 基板上に電子部品を実装する工程と、
前記電子部品が実装された前記基板上に、前記電子部品の少なくとも一部と接するように第1樹脂を設ける工程と、
一つの電子回路モジュール部品となる部分の周りに存在する前記第1樹脂の一部を、前記基板が露出するまで取り除く工程と、
前記第1樹脂及び露出した前記基板を第2樹脂で覆う工程と、
前記第1樹脂が取り除かれた部分を覆う前記第2樹脂から前記基板のグランドまで切断する工程と、
少なくとも前記第1樹脂の表面に金属層を形成する工程と、
前記一つの電子回路モジュール部品の周りをすべて前記基板まで切断する工程と、
を含むことを特徴とする電子回路モジュール部品の製造方法。 - 前記第1樹脂及び露出した前記基板を第2樹脂で覆う工程の後、前記金属層が形成される前に、
一つの電子回路モジュール部品となる部分の周りにおいて、前記第1樹脂の一部を取り除いた部分以外の部分の少なくとも一部を、前記第2樹脂の途中まで切断する工程を有する請求項6に記載の電子回路モジュール部品の製造方法。 - 前記第1樹脂の一部を取り除く工程においては、
一つの電子回路モジュール部品となる部分の周りの一部を、前記基板の途中まで切断する請求項6又は7に記載の電子回路モジュール部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011019190A JP5500095B2 (ja) | 2011-01-31 | 2011-01-31 | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011019190A JP5500095B2 (ja) | 2011-01-31 | 2011-01-31 | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160572A true JP2012160572A (ja) | 2012-08-23 |
JP5500095B2 JP5500095B2 (ja) | 2014-05-21 |
Family
ID=46840863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011019190A Active JP5500095B2 (ja) | 2011-01-31 | 2011-01-31 | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5500095B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019195034A (ja) * | 2018-05-04 | 2019-11-07 | サムスン エレクトロニクス カンパニー リミテッド | ファン−アウト半導体パッケージ |
JP2019220674A (ja) * | 2018-06-14 | 2019-12-26 | 環旭電子股▲分▼有限公司 | SiPモジュール及びその製造方法 |
JP2019220673A (ja) * | 2018-06-14 | 2019-12-26 | 環旭電子股▲分▼有限公司 | 2回モールドによるSiPモジュールの製造方法及びSiPモジュール |
WO2022044804A1 (ja) * | 2020-08-24 | 2022-03-03 | ソニーセミコンダクタソリューションズ株式会社 | センサデバイスおよび電子機器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63195743U (ja) * | 1987-06-04 | 1988-12-16 | ||
JPH03241861A (ja) * | 1990-02-20 | 1991-10-29 | Taiyo Yuden Co Ltd | 混成集積回路基板の樹脂封止構造及び樹脂封止方法 |
JPH04211150A (ja) * | 1991-02-08 | 1992-08-03 | Sanken Electric Co Ltd | 回路基板装置 |
JP2002335094A (ja) * | 2001-03-19 | 2002-11-22 | Hewlett Packard Co <Hp> | 基板レベルのemiシールド |
JP2004297054A (ja) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2007027101A (ja) * | 2005-06-15 | 2007-02-01 | Toray Ind Inc | ペースト組成物、誘電体組成物、誘電体シート、およびこれらを用いたキャパシタ内蔵回路基板 |
JP2009033114A (ja) * | 2007-06-29 | 2009-02-12 | Tdk Corp | 電子モジュール、及び電子モジュールの製造方法 |
JP2010010441A (ja) * | 2008-06-27 | 2010-01-14 | Murata Mfg Co Ltd | 回路モジュールの製造方法および回路モジュール |
JP2010123839A (ja) * | 2008-11-21 | 2010-06-03 | Sharp Corp | 半導体モジュール |
JP2011216849A (ja) * | 2010-03-17 | 2011-10-27 | Tdk Corp | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
-
2011
- 2011-01-31 JP JP2011019190A patent/JP5500095B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63195743U (ja) * | 1987-06-04 | 1988-12-16 | ||
JPH03241861A (ja) * | 1990-02-20 | 1991-10-29 | Taiyo Yuden Co Ltd | 混成集積回路基板の樹脂封止構造及び樹脂封止方法 |
JPH04211150A (ja) * | 1991-02-08 | 1992-08-03 | Sanken Electric Co Ltd | 回路基板装置 |
JP2002335094A (ja) * | 2001-03-19 | 2002-11-22 | Hewlett Packard Co <Hp> | 基板レベルのemiシールド |
JP2004297054A (ja) * | 2003-03-13 | 2004-10-21 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2007027101A (ja) * | 2005-06-15 | 2007-02-01 | Toray Ind Inc | ペースト組成物、誘電体組成物、誘電体シート、およびこれらを用いたキャパシタ内蔵回路基板 |
JP2009033114A (ja) * | 2007-06-29 | 2009-02-12 | Tdk Corp | 電子モジュール、及び電子モジュールの製造方法 |
JP2010010441A (ja) * | 2008-06-27 | 2010-01-14 | Murata Mfg Co Ltd | 回路モジュールの製造方法および回路モジュール |
JP2010123839A (ja) * | 2008-11-21 | 2010-06-03 | Sharp Corp | 半導体モジュール |
JP2011216849A (ja) * | 2010-03-17 | 2011-10-27 | Tdk Corp | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019195034A (ja) * | 2018-05-04 | 2019-11-07 | サムスン エレクトロニクス カンパニー リミテッド | ファン−アウト半導体パッケージ |
US10923433B2 (en) | 2018-05-04 | 2021-02-16 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
JP2019220674A (ja) * | 2018-06-14 | 2019-12-26 | 環旭電子股▲分▼有限公司 | SiPモジュール及びその製造方法 |
JP2019220673A (ja) * | 2018-06-14 | 2019-12-26 | 環旭電子股▲分▼有限公司 | 2回モールドによるSiPモジュールの製造方法及びSiPモジュール |
US10798814B2 (en) | 2018-06-14 | 2020-10-06 | Universal Scientific Industrial (Shanghai) Co., Ltd. | SiP module and manufacturing method of the SiP module |
WO2022044804A1 (ja) * | 2020-08-24 | 2022-03-03 | ソニーセミコンダクタソリューションズ株式会社 | センサデバイスおよび電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5500095B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011216849A (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP6547762B2 (ja) | 電子部品の製造方法および電子部品 | |
KR101250677B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US9549472B2 (en) | Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board | |
JP2011171436A (ja) | 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 | |
TWI484875B (zh) | 電路板及電路板製作方法 | |
JP5729186B2 (ja) | 半導体装置及びその製造方法 | |
US11284519B2 (en) | Electronic board comprising SMDS soldered on buried solder pads | |
JP5521955B2 (ja) | 電子回路モジュール部品 | |
JP5500095B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
WO2011007519A1 (ja) | モジュール部品とその製造方法 | |
US20120152606A1 (en) | Printed wiring board | |
TWI599281B (zh) | 封裝載板及其製作方法 | |
JP5335364B2 (ja) | 素子搭載用基板、半導体モジュール及び携帯機器 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
JP4991624B2 (ja) | プリント回路基板及びその製造方法 | |
JP5958558B2 (ja) | 樹脂多層基板 | |
TWI421992B (zh) | 封裝基板及其製法 | |
JP2013138092A (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP5513694B1 (ja) | 配線基板およびその製造方法 | |
KR101292594B1 (ko) | 금속 댐이 형성된 임베디드 인쇄회로기판 및 그 제조 방법 | |
KR20130036731A (ko) | 배선기판 및 그 제조방법 | |
JP5257546B2 (ja) | 電子機器の製造方法 | |
JP2007227788A (ja) | 配線基板の製造方法および半田ペースト |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130621 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5500095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |