JP5521955B2 - 電子回路モジュール部品 - Google Patents
電子回路モジュール部品 Download PDFInfo
- Publication number
- JP5521955B2 JP5521955B2 JP2010219462A JP2010219462A JP5521955B2 JP 5521955 B2 JP5521955 B2 JP 5521955B2 JP 2010219462 A JP2010219462 A JP 2010219462A JP 2010219462 A JP2010219462 A JP 2010219462A JP 5521955 B2 JP5521955 B2 JP 5521955B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- circuit module
- electronic circuit
- porous conductive
- module component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、実施形態1に係る電子回路モジュール部品の断面図である。図1に示すように、電子回路モジュール部品1は、複数の電子部品2を基板3に実装して、1つ又は複数の機能を持ったひとまとまりの電子部品としたものである。電子部品2は、基板3の表面に実装されたり、基板3の内部に実装されたりする。本実施形態において、電子回路モジュール部品1が有する電子部品2としては、例えば、コイル、コンデンサ及び抵抗等の受動素子、並びにダイオード及びトランジスタ等の能動素子がある。電子部品2は、これらに限定されるものではない。
P=B/(A+B)×100・・・(1)
(1)基板3の実装面に設けられた端子にはんだ6を含むはんだペーストを印刷する。
(2)実装装置(マウンタ)を用いて電子部品2を基板3に搭載する。
(3)電子部品2が搭載された基板3をリフロー炉に入れて前記はんだペーストを加熱する。すると、前記はんだペーストのはんだ6が溶融し、その後硬化するので、電子部品2の端子電極と基板3の端子電極とが接合される。
(4)電子部品2及び基板3の表面に付着したフラックスを洗浄する。
実施形態2に係る電子回路モジュール部品は、実施形態1に係る電子回路モジュール部品に対して、さらに、封止樹脂よりも空隙率が高く、かつ電子部品の少なくとも一部及び多孔質導電層の少なくとも一部と接する多孔質樹脂を加えた点に特徴がある。
平均直径が3μmの球状フィラーを用いて、空隙率の異なる多孔質樹脂9を有する評価体(電子回路モジュール部品1a)をそれぞれ作製した。評価結果を表1に示す。空隙率は、表1に示すように変化させた。なお、空隙の平均直径は0.7μmである。空隙の平均直径はD50の値である。平均直径(D50)は複数の空隙9Hの直径を測定した場合において、積算値50%の直径であり(メジアン径)、D90は積算値90%の直径でありD10は積算値10%の直径である。
平均直径が1μm、3μm、5μm、7μm、30μmのフィラーから1つ、又は少なくとも二つの配合比率を変更することにより、空隙9Hの平均直径が異なる多孔質樹脂9を有する評価体(電子回路モジュール部品1a)をそれぞれ作製した。空隙の平均直径は、表2に示すように変化させた。空隙9Hの平均直径はD50の値である。評価結果を表2に示す。表2から分かるように、空隙の平均直径が0.1μm以上20μm未満、好ましくは0.1μm以上10μmであれば、はんだ6の移動を十分に抑制できる。
平均直径が1μm、3μm、5μm、7μm、30μmのフィラーから1つ、又は少なくとも二つの配合比率を変更することにより、フィラーの平均直径が異なる多孔質樹脂9を有する評価体(電子回路モジュール部品1a)をそれぞれ作製した。フィラーの平均直径は、表3に示すように変化させた。フィラーの平均直径はD50の値である。評価結果を表3に示す。表3から分かるように、フィラーの平均直径(D50)が1μm以上であれば、はんだ6の移動を十分に抑制できる。また、フィラーの平均直径(D50)が15μm未満であれば、多孔質樹脂9のクラックの発生を十分に抑制できる。このことから、フィラーの平均直径(D50)は、1μm以上15μm未満が好ましく、より好ましくは1μm以上10μm以下である。このような範囲であれば、多孔質樹脂9の厚みを過度に増加させることはないので、電子回路モジュール部品1aの高さを抑制することができる。空隙9Hの分布は、D50/(D90−D10)を0.1以上0.8以下とすることが好ましい。このようにすれば、多孔質樹脂9内でのフィラーの分散や空隙9Hの分散が改善される。次に、電子回路モジュール部品1aを製造する方法について説明する。
実施形態に係る電子回路モジュール部品は、多孔質導電層とは異なる金属層が封止樹脂の一部を被覆する点に特徴がある。すなわち、多孔質導電層の一部と封止樹脂の一部との間に、金属層が設けられる点に特徴がある。以下においては、電子回路モジュール部品が実施形態2で説明した多孔質樹脂を有する例を説明するが、電子回路モジュール部品は、多孔質樹脂を有していなくてもよい。
1B、1Ba 封止体
1A、1Aa モジュール素体
1C モジュール集合体
2 電子部品
3 基板
3A 第1基板
3B 第2基板
4S 側部
4T 頂部
4 封止樹脂
5、5a 多孔質導電層
5A 第1多孔質導電層
5B 第2多孔質導電層
8 グランド
9 多孔質樹脂
9H 空隙
9P 樹脂
10 金属層
Claims (8)
- 電子部品と、
前記電子部品がはんだによって実装された基板と、
前記電子部品及び前記基板を覆う封止樹脂と、
複数の空隙を有する導電材料であり、前記封止樹脂の少なくとも一部を被覆し、かつ前記基板のグランドと電気的に接続された多孔質導電層と、を含み、
前記多孔質導電層とは異なる金属層が前記封止樹脂の一部を被覆する
ことを特徴とする電子回路モジュール部品。 - 前記多孔質導電層の厚みは、2μm以上20μm以下である請求項1に記載の電子回路モジュール部品。
- 前記多孔質導電層の空隙率は、10%以上80%以下である請求項1又は2に記載の電子回路モジュール部品。
- 前記多孔質導電層は、Cuである請求項1から3のいずれか1項に記載の電子回路モジュール部品。
- 前記多孔質導電層は、複数の導電材料の層を有し、最外部に多孔質のNiの層を有する請求項1から3のいずれか1項に記載の電子回路モジュール部品。
- 前記多孔質導電層は、前記封止樹脂と接する層がCuである請求項1から3のいずれか1項に記載の電子回路モジュール部品。
- 前記金属層は、前記封止樹脂の表面であって、前記基板と対向する位置に設けられる請求項1〜6のいずれか一項に記載の電子回路モジュール部品。
- 前記封止樹脂よりも空隙率が高く、かつ前記電子部品の少なくとも一部及び前記封止樹脂の少なくとも一部及び前記多孔質導電層の少なくとも一部と接する多孔質樹脂を有する請求項1から7のいずれか1項に記載の電子回路モジュール部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219462A JP5521955B2 (ja) | 2010-09-29 | 2010-09-29 | 電子回路モジュール部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010219462A JP5521955B2 (ja) | 2010-09-29 | 2010-09-29 | 電子回路モジュール部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074607A JP2012074607A (ja) | 2012-04-12 |
JP5521955B2 true JP5521955B2 (ja) | 2014-06-18 |
Family
ID=46170464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010219462A Active JP5521955B2 (ja) | 2010-09-29 | 2010-09-29 | 電子回路モジュール部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521955B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6136152B2 (ja) * | 2012-09-11 | 2017-05-31 | 日本電気株式会社 | モジュール部品の製造方法 |
US9704811B1 (en) * | 2015-12-22 | 2017-07-11 | Intel Corporation | Perforated conductive material for EMI shielding of semiconductor device and components |
EP3433878A2 (en) | 2016-03-21 | 2019-01-30 | Murata Manufacturing Co., Ltd. | A packaged circuit system structure |
JP6536539B2 (ja) * | 2016-03-31 | 2019-07-03 | Tdk株式会社 | 複合磁性封止材料を用いた電子回路パッケージ |
US9881877B2 (en) | 2016-03-31 | 2018-01-30 | Tdk Corporation | Electronic circuit package using composite magnetic sealing material |
US9972579B1 (en) | 2016-11-16 | 2018-05-15 | Tdk Corporation | Composite magnetic sealing material and electronic circuit package using the same |
KR102634389B1 (ko) * | 2016-09-07 | 2024-02-06 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
KR102070563B1 (ko) * | 2018-06-01 | 2020-01-29 | 삼성전자주식회사 | 전자파 차폐 구조물 및 이를 포함하는 반도체 패키지 |
-
2010
- 2010-09-29 JP JP2010219462A patent/JP5521955B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012074607A (ja) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5521955B2 (ja) | 電子回路モジュール部品 | |
JP6107998B1 (ja) | 電子回路パッケージ | |
TWI634639B (zh) | 電子電路封裝 | |
JP6394719B2 (ja) | 電子回路パッケージ | |
JP6376230B2 (ja) | 電子回路パッケージ | |
CN110036469A (zh) | 高频模块 | |
JP2011171436A (ja) | 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 | |
TW200934342A (en) | Multilayer wiring board and its manufacturing method | |
JP2011216849A (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
US8957321B2 (en) | Printed circuit board, mount structure thereof, and methods of producing these | |
CN203951671U (zh) | 一种具有良好电磁兼容性能的pcb结构 | |
JP5751079B2 (ja) | 半導体装置及びその製造方法 | |
TW201906108A (zh) | 使用複合磁性密封材料之電子電路封裝 | |
JP5500095B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
TW201133753A (en) | Module component and mehtod for manufacturing same | |
JP4910335B2 (ja) | 印刷配線板及び半導体集積回路装置 | |
US9426900B2 (en) | Solder void reduction for component attachment to printed circuit boards | |
JP2013138092A (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP2007201286A (ja) | 表面実装モジュールの製造方法および表面実装モジュール | |
JP2013247339A (ja) | 電子部品モジュールの製造方法 | |
JP6561453B2 (ja) | 電子回路モジュール部品の製造方法 | |
US20120122278A1 (en) | Method Of Manufacturing Semiconductor Package Board | |
JP5915204B2 (ja) | 電子回路モジュール部品 | |
JP5286694B2 (ja) | 電子装置 | |
US9510490B2 (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130424 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130621 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |