JP5915204B2 - 電子回路モジュール部品 - Google Patents
電子回路モジュール部品 Download PDFInfo
- Publication number
- JP5915204B2 JP5915204B2 JP2012014549A JP2012014549A JP5915204B2 JP 5915204 B2 JP5915204 B2 JP 5915204B2 JP 2012014549 A JP2012014549 A JP 2012014549A JP 2012014549 A JP2012014549 A JP 2012014549A JP 5915204 B2 JP5915204 B2 JP 5915204B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- metal
- circuit module
- electronic circuit
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
したがって、電子回路モジュール部品1が装置基板7に実装された際の接合金属5の耐衝撃性が向上する。
走査型電子顕微鏡(Scanning Electron Microscope、以降、SEMと表記。)の反射電子像におけるNi−Sn相13の輝度は、Ni−Fe相10より高く、Ni−Fe−Sn相12、Sn相11、および被覆層14より低い。したがって、反射電子像による接合金属5の断面観察からNi−Sn相13の領域を識別することができる。また、EPMAによる分析でも、接合金属内に含まれる元素の濃度分布からNi−Sn相の領域を識別することができる。
1.SEMを用い、2000倍程度の視野(Ni−Fe相10の大きさに合わせて適宜選択するものとする。)の反射電子像にて、接合金属5の任意の断面の観察写真を得る。
2.観察写真の中の任意のNi−Fe相10、および当該Ni−Fe相10の表面に分布するNi−Sn相13において、前記Ni−Fe相10の内接円の中心と、該中心から前記Ni−Sn相13における最も遠い点(最遠点)と、を結ぶ直線と、前記Ni−Fe相10の表面との交点を得る。前記最遠点と前記交点との間の距離を、当該Ni−Sn相13の放射方向の長さとし、前記直線の直交方向を当該Ni−Sn相13の幅方向としたとき、前記Ni−Sn相13の最大幅に対する前記放射方向の長さの比を、当該Ni−Sn相13の1つのアスペクト比とする。
3.同一のNi−Fe相10において、少なくとも5点、最大で20点まで(識別可能な限り、より多く計測する。)のNi−Sn相13のアスペクト比を算出し、上位5点の平均を当該Ni−Fe相10の表面に分布するNi−Sn相13の1つの観察面の平均アスペクト比とする。
4.同一の接合金属5内で少なくとも5点のNi−Fe相10について同様に算出し、上述の1つの観察面の平均アスペクト比のさらにその平均を当該接合金属5におけるNi−Sn相13のアスペクト比とする。
(1)回路基板3の端子電極3Tに本実施形態に係るPbフリーはんだを含むはんだペーストを印刷する。
(2)実装装置(マウンタ)を用いて電子部品2を回路基板3に載置する。
(3)電子部品2が搭載された回路基板3をリフロー工程により熱処理(最大温度260℃)することにより、前記はんだペーストに含まれる本実施形態に係るPbフリーはんだが溶融し、凝固する。そして、凝固後のPbフリーはんだ、すなわち接合金属5が、電子部品2の端子電極2Tと回路基板3の端子電極3Tとを接合する。
(4)電子部品2及び回路基板3の表面に付着したフラックスを洗浄する。
(5)絶縁樹脂4で電子部品2及び回路基板3の電子部品2が実装される側の表面を覆う。
電子部品2及び回路基板3を被覆する絶縁樹脂4には、熱硬化性樹脂(例えば、エポキシ樹脂であるが、これに限定されない)にフィラー(例えば、シリカフィラー)を添加したものを用い、被覆方法は、例えば、真空槽内での熱プレス硬化等によって行う。
本実施形態に係る電子回路モジュール部品の電子部品と回路基板とを接合する接合金属は、第1金属粒子、第2金属粒子、及びフラックスで構成されるPbフリーはんだ材料を、前記第1金属粒子の組成、前記第2金属粒子の添加量、及び前記第2金属粒子の被覆層を、表1に示すように調整し、用意した。
第1金属粒子には、表1に示す組成の平均粒子径はいずれも10〜25μmを準備した。なお、表中の組成でSn−3Ag−0.5Cuとは、3質量%Agと、0.5質量%Cuと、残部がSn及び不可避不純物からなることを示し、Sn−5Biとは、5質量%Biと、残部がSnと不可避不純物からなることを示している。さらに、第2金属粒子には、10質量%Feと残部がNi及び不可避不純物からなる組成で、平均粒子径はいずれも10〜25μmを準備した。
表1の第2金属粒子添加量は、接合金属の全体積における第2金属粒子の割合(質量%)である。すなわち、前記第2金属粒子添加量とは、(第2金属粒子の質量)/(第1金属粒子の質量+第2金属粒子の質量)×100である。
電子回路モジュール部品の接合金属の耐熱性及び耐衝撃性は、次の手法で評価した。
耐熱性には、電子回路モジュール部品をサンプルとしてはんだフラッシュの評価を行った。また、耐衝撃性では、電子回路モジュール部品を実装した評価基板の落下試験による評価を行った。
はんだフラッシュ評価に供するサンプル(電子回路モジュール部品)は、次のような手順で各水準20個作製し、評価した。
(1)回路基板の端子電極に、後述する表1に示す各サンプルの組成のPbフリーはんだを含むはんだペーストを印刷した。
(2)実装装置を用いて電子部品としてチップ型抵抗素子を回路基板に載置した。
(3)電子部品が搭載された回路基板をリフロー通炉する(リフロー工程にて熱処理をする)ことにより、前記はんだペーストに含まれるPbフリーはんだが溶融し、凝固する。そして、凝固後のPbフリーはんだ、すなわち接合金属によって、電子部品の端子電極と回路基板の端子電極とを接合させた。
(4)電子部品及び回路基板の表面に付着したフラックスを洗浄した。
(5)絶縁樹脂で電子部品及び回路基板を覆った。電子部品及び回路基板を被覆する絶縁樹脂には、熱硬化性のエポキシ樹脂にシリカフィラーを添加したものを用い、これを電子部品及び回路基板の部品実装面を覆うように塗布し、真空槽内で熱プレス硬化した。
(6)はんだフラッシュ評価用電子回路モジュール部品実施例1〜8、及び比較例1〜5を得た。
評価に供するサンプル(電子回路モジュール部品)をピーク温度260℃のリフロー炉に通炉し、取り出した電子回路モジュール部品内の電子部品と回路基板との接合部におけるはんだの移動を観察した。観察は、透過X線観察装置およびサンプルの断面研磨により行い、各水準でひとつでも、接合部の接合金属が接合部以外に離散するような状況が観察された場合には×、離散していないが、接合部の基板側との接合面や電子部品端子側の形状に変化が認められるものは○、接合部に変化が見られないものは◎とした。評価の結果を表2に纏めて示す。
耐衝撃性評価に供するサンプル(電子回路モジュール部品を実装した評価基板)は、次のような手順で各水準10枚作製し、評価した。
(1)評価基板の端子電極に、Sn−3質量%Ag−0.5質量%Cu組成のPbフリーはんだを含むはんだペーストを印刷した。
(2)耐熱性評価(はんだフラッシュ評価)に用いたサンプルと同条件の電子回路モジュール部品を、実装装置を用いて評価基板に載置した。
(3)電子回路モジュール部品が搭載された評価基板をリフロー通炉することにより、モジュール端子電極と評価基板端子電極とを接合した。
(4)電子回路モジュール部品及び評価基板の表面に付着したフラックスを洗浄した。
(5)電子回路モジュール部品を実装した評価基板実施例1〜8、および比較例1〜5を得た。
Ni−Sn相のアスペクト比は、実施例1〜8、及び比較例1〜5の断面のSEM写真から、1水準あたり5点の平均値から算出した。
2 電子部品
2T、3T 端子電極
3 回路基板
4 絶縁樹脂
5 接合金属
6 モジュール端子電極
7 装置基板
8 装置基板端子電極
9 はんだ
10 Ni−Fe相
11 Sn相
12 Ni−Fe−Sn相
13 Ni−Sn相
14 被覆層
15 Cu−Sn相
Claims (5)
- 電子部品と、
当該電子部品が搭載される回路基板と、
前記電子部品の端子電極と前記回路基板の端子電極との間に介在し、Sn相と、前記Sn相内に分散する複数のNi−Fe相と、前記複数のNi−Fe相それぞれの表面に分布する複数のNi−Sn相と、を有する接合金属と、
を含み、
前記Ni−Fe相は、5質量%〜16質量%のFeと、残部がNi及び不可避不純物からなるNi−Fe合金であることを特徴とする電子回路モジュール部品。 - 前記複数のNi−Fe相の少なくとも一部は略球状である請求項1に記載の電子回路モジュール部品。
- 前記Ni−Sn相は、前記Ni−Fe相の表面から放射方向に1より大きいアスペクト比で延出していることを特徴とする請求項1または2に記載の電子回路モジュール部品。
- 前記Ni−Fe相と前記Ni−Sn相との間の少なくとも一部に、Ni−Fe−Sn相を有することを特徴とする請求項1〜3のいずれか一項に記載の電子回路モジュール部品。
- 前記Sn相が前記接合金属の全体積に対して60体積%〜90体積%であることを特徴とする請求項1〜4のいずれか一項に記載の電子回路モジュール部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014549A JP5915204B2 (ja) | 2012-01-26 | 2012-01-26 | 電子回路モジュール部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014549A JP5915204B2 (ja) | 2012-01-26 | 2012-01-26 | 電子回路モジュール部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013157356A JP2013157356A (ja) | 2013-08-15 |
JP5915204B2 true JP5915204B2 (ja) | 2016-05-11 |
Family
ID=49052283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014549A Active JP5915204B2 (ja) | 2012-01-26 | 2012-01-26 | 電子回路モジュール部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5915204B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6561453B2 (ja) * | 2014-10-29 | 2019-08-21 | Tdk株式会社 | 電子回路モジュール部品の製造方法 |
US10253395B2 (en) | 2015-10-27 | 2019-04-09 | Tdk Corporation | Electronic circuit module component |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005046882A (ja) * | 2003-07-29 | 2005-02-24 | Hitachi Metals Ltd | はんだ合金、はんだボール及びはんだ接合体 |
JP2007262458A (ja) * | 2006-03-27 | 2007-10-11 | Nikko Kinzoku Kk | 耐ウィスカー性リフローSnめっき材 |
JP5521584B2 (ja) * | 2010-01-28 | 2014-06-18 | Tdk株式会社 | Pbフリーはんだ及び電子部品内蔵モジュール |
JP5741137B2 (ja) * | 2011-03-30 | 2015-07-01 | Tdk株式会社 | 電子回路モジュール部品 |
-
2012
- 2012-01-26 JP JP2012014549A patent/JP5915204B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013157356A (ja) | 2013-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107214430B (zh) | 焊锡合金、焊锡膏及电子线路基板 | |
EP2617515B1 (en) | Semiconductor device bonding material | |
JP4753090B2 (ja) | はんだペースト、及び電子装置 | |
JP4428448B2 (ja) | 鉛フリーはんだ合金 | |
JP6483787B2 (ja) | 電子部品 | |
JP5614507B2 (ja) | Sn−Cu系鉛フリーはんだ合金 | |
KR20190122741A (ko) | 땜납 재료, 땜납 페이스트, 폼 땜납 및 땜납 접합 | |
JP4975342B2 (ja) | 導電性接着剤 | |
JP5742157B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP5915204B2 (ja) | 電子回路モジュール部品 | |
JP5521584B2 (ja) | Pbフリーはんだ及び電子部品内蔵モジュール | |
US9381595B2 (en) | Pb-free solder and electronic component built-in module | |
JP5476926B2 (ja) | 半導体装置の製造方法 | |
JP6561453B2 (ja) | 電子回路モジュール部品の製造方法 | |
JP5741137B2 (ja) | 電子回路モジュール部品 | |
JP2009088431A (ja) | バンプ形成用ペースト、及びバンプ構造体 | |
JP5849422B2 (ja) | Pbフリーはんだ | |
JP2014144465A (ja) | ハンダペーストおよび導電性接着剤、その製造方法、半導体装置の製造方法および半導体装置 | |
JP5979083B2 (ja) | PbフリーAu−Ge−Sn系はんだ合金 | |
JP5978630B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP5742156B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP6032308B2 (ja) | 電子回路モジュール部品の製造方法 | |
JP5884513B2 (ja) | Pbフリーはんだ | |
KR102247498B1 (ko) | 솔더 합금, 솔더볼 및 그 제조방법 | |
JPWO2019117041A1 (ja) | ソルダペースト、接合構造体及び接合構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5915204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |