JP5286694B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5286694B2
JP5286694B2 JP2007154303A JP2007154303A JP5286694B2 JP 5286694 B2 JP5286694 B2 JP 5286694B2 JP 2007154303 A JP2007154303 A JP 2007154303A JP 2007154303 A JP2007154303 A JP 2007154303A JP 5286694 B2 JP5286694 B2 JP 5286694B2
Authority
JP
Japan
Prior art keywords
electronic device
magnetic material
impedance
vicinity
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007154303A
Other languages
English (en)
Other versions
JP2008306133A (ja
Inventor
充 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007154303A priority Critical patent/JP5286694B2/ja
Publication of JP2008306133A publication Critical patent/JP2008306133A/ja
Application granted granted Critical
Publication of JP5286694B2 publication Critical patent/JP5286694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子装置に関し、更に詳しくは、互いの電極端子の間を金属電極を介して接続した一対の誘電体基板を有する電子装置に関する。
通信装置等の電子装置には、マザーボードと、マザーボード上に配設されICチップを搭載するインターポーザ基板とを有するものが知られている。マザーボード及びインターポーザ基板の表面には、それぞれ電極端子と、この電極端子に接続する信号線とが形成されている。双方の基板の電極端子は金属電極を介して相互に接続されている。
特許文献1は、マザーボードと、マザーボード上に配設されICチップを搭載するインターポーザ基板とを有する電子装置を記載している。
特開2007−109790号公報(図1)
ところで、上記従来の電子装置では一般に、金属電極の付近とそれ以外の部分との間で、インピーダンスが大きく異なる。このインピーダンス不整合に起因して、信号伝送に際して損失が生じ伝送特性が低下する。通信装置やレーダ装置、計測装置といった電子装置では、近年、特にGHzを超える高周波数帯で動作する電子装置が求められており、そのような電子装置ではインピーダンス不整合による伝送損失が顕著に生じる。このため、金属電極の付近とそれ以外の部分との間でのインピーダンスを整合させることが強く求められている。
電子装置におけるインピーダンスを整合させるために、従来、例えば配線の寸法やはんだボールの大きさを調節してインピーダンスを調節する手法が知られている。しかし、これらの手法では、構造上又は製造上の制約が大きく、インピーダンスを調節可能な範囲が限られている。このため、インピーダンスを従来よりも広い範囲で調節でき、インピーダンスを効果的に整合できる技術が望まれている。
本発明は、上記に鑑み、互いの電極端子の間を金属電極を介して接続した一対の誘電体基板を有する電子装置であって、インピーダンスを従来よりも広い範囲で調節でき、これによって金属電極の付近とそれ以外の部分との間でインピーダンスを効果的に整合できる電子装置を提供することを目的とする。
上記目的を達成するために、本発明の電子装置は、
それぞれに信号伝送線路が形成された一対の誘電体基板を有し、双方の誘電体基板の信号伝送線路が、誘電体基板の表面に形成された金属電極を介して互いに接続された電子装置であって、
前記誘電体基板間に、所定の透磁率を有する磁性体材料が充填されており、
前記磁性体材料に外部磁界が印加されており、
前記外部磁界の強度が可変に設定されており、
前記磁性体材料が、絶縁性樹脂材料に粉末状磁性材を分散させてなるものであり、
前記磁性体材料は、前記金属電極と接することを特徴とする。
本発明の電子装置によれば、金属電極の近傍の誘電体基板間に、所定の透磁率を有する磁性体材料を形成したことによって、金属電極の付近のインピーダンスを従来よりも広い範囲で調整できる。これによって、金属電極の付近とそれ以外の部分とのインピーダンスを効果的に整合させ、伝送損失を効果的に抑制できる。
以下に、添付図面を参照し、本発明の実施例を詳しく説明する。図1は、本発明の第1実施例に係る電子装置の断面図である。電子装置10は、2つの配線基板(誘電体基板)11,12を有する。配線基板11は、例えばインターポーザ基板であって、絶縁層24を介して順次に積層された、信号層21、グランド層22、及び、信号層23を有する。絶縁層24を貫通してビア25が形成され、信号層21と信号層23とを接続している。配線基板11上には、図示しないICパッケージが接続されている。
配線基板12は、例えばマザーボードであって、絶縁層34を介して順次に積層された、信号層31、グランド層32、及び、信号層33を有する。絶縁層34を貫通してビア35が形成され、信号層31と信号層33とを接続している。信号層21,23,31,33は、本発明における信号伝送線路を構成する。
配線基板11の信号層21と配線基板12の信号層31との間は、はんだボール13を介して互いに接続されている。また、配線基板11のグランド層22と配線基板12のグランド層32との間も、別のはんだボールを介して互いに接続されている。配線基板11及び配線基板12は、これらはんだボールによって互いに機械的に固定されている。配線基板12は、はんだボール14を介して、例えば図示しないICパッケージに接続されている。
配線基板11の寸法は50×50mm程度である。絶縁層24,34はFR4(Flame Retardant Type 4)からなる。はんだボール13の近傍には、配線基板11,12の間に磁性体材料15が充填されている。磁性体材料15は、エポキシ系樹脂材料に六方晶フェライト粉末を分散した複合材料からなり、比透磁率は50程度である。磁性体材料15がエポキシ系樹脂材料を含むため、はんだボール13付近を強固に固定できる。
電子装置10の製造に際しては、先ず、はんだボール13の近傍の配線基板11上に磁性体材料15を塗布する。次いで、配線基板11と配線基板12とをはんだボールを介して互いに貼り合わせる。配線基板11,12の貼合せに際して、磁性体材料15は、毛細管現象によって、はんだボール13の付近の配線基板11,12の間に均一に充填される。
本実施例の電子装置10によれば、はんだボール13の近傍の配線基板11,12間に所定の透磁率を有する磁性体材料15を充填することによって、はんだボール13の付近のインピーダンスを従来よりも広い範囲で調整できる。これによって、はんだボール13の付近とそれ以外の部分との間でインピーダンスを効果的に整合させ、伝送損失を効果的に抑制できる。電子装置10では、DC(直流)からGHzまでの周波数帯域で伝送損失を抑制できるが、特に高周波伝送における伝送損失を効果的に抑制し、その伝送特性を高めることが出来る。
本実施例の電子装置10によれば、はんだボール13の付近のインピーダンスを従来よりも広い範囲で調整できるので、信号伝送の遅延時間を所定の時間に設定でき、良好な遅延特性を得ることが出来る。
なお、磁性体材料15は、上記の材料に限定されず、所定の透磁率を有する材料を用いることによって、同様の効果を得ることが出来る。また、磁性体材料15は、必ずしも配線基板11,12の間に充填する必要はなく、例えばはんだボール13の近傍の一方の配線基板11,12上に塗布してもよい。この場合、量産に際して磁性体材料15の形成プロセスを簡素化し、製造コストを低減できる。
磁性体材料15には、外部磁界により透磁率が変化する材料を用いてもよい。この場合、電子装置10を実装した後に、磁性体材料15に対して外部磁界をその強度を調節して印加する。これによって、磁性体材料15の透磁率を所望の値に変化させることが出来る。そのような材料として、ハードフェライト系材料であって、比較的小さな外部磁界で透磁率が変化する材料を好適に利用できる。
図2は、本発明の第2実施例に係る電子装置の断面図である。電子装置16では、はんだボール13の近傍に、インダクタ素子17が信号層23,33と直列に接続されている。電子装置16は、この点を除いては、図1の電子装置10と同様の構造を有している。インダクタ素子17は、例えば0.1nHのインダクタンスを有する。
本実施例の電子装置16では、インダクタ素子17を有することによって、図1の電子装置10に比して、インピーダンス虚部のパラメータ数を増やすことができる。従って、インピーダンス設計の自由度を更に高め、より広い周波数帯域に渡ってインピーダンスを調整できる。
なお、インダクタ素子17には、電子装置16を実装した後にインダクタンスの調整が可能な可変素子を用いてもよい。そのようなインダクタ素子17として、MEMS(Micro Electro Mechanical Systems)技術を用いた圧電材料や、強相関材料がある。圧電材料からなるインダクタ素子17を用いる場合には、電圧の印加によってインダクタンスを機械的に調節できる。強相関材料からなるインダクタ素子17を用いる場合には、磁界又は電界の印加によって、透磁率を調節できる。
また、上記第1、第2実施例において、配線基板11をICチップやICパッケージに置き換えてもよい。この場合、配線基板12がインターポーザ基板であってもよい。これらの場合にも、第1、第2実施例と同様に、はんだボール13の付近とそれ以外の部分との間でインピーダンスを効果的に整合させ、伝送損失を効果的に抑制できる。
図3は、第1実施例、第2実施例、及び、従来の電子装置について測定した伝送損失と周波数との関係を示すグラフである。従来の電子装置は、第1実施例の電子装置10において、磁性体材料15が形成されていない電子装置である。同図より、従来の電子装置では特定の周波数の付近で大きな伝送損失が生じているのに対して、第1実施例の電子装置10及び第2実施例の電子装置16ではそのような伝送損失が殆ど生じていない。
また、インダクタ素子17を接続した第2実施例の電子装置16では、第1実施例の電子装置10に比して、約1GHz以上の高周波数帯で、伝送損失をより効果的に抑制できている。このように、測定によって、第1実施例及び第2実施例の電子装置では、従来の電子装置に比して、伝送損失を効果的に抑制できることが判った。なお、同図において、伝送損失は、インピーダンスの不整合に起因した損失だけでなく、電気抵抗による損失や、インピーダンスの不整合により生じた共振による放射損失等も含まれる。
以上、本発明をその好適な実施例に基づいて説明したが、本発明に係る電子装置は、上記実施例の構成にのみ限定されるものではなく、上記実施例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。本発明で、誘電体基板は、マザーボード、インターポーザ基板といった配線基板や、半導体チップ、半導体パッケージといった、半導体基板上に絶縁膜を介して形成された配線を有する半導体装置などを含む。また、本発明で、所定の透磁率を有する磁性体材料は、金属電極の近傍の誘電体基板間に完全に充填されている必要は無い。例えば金属電極の近傍の一方の誘電体基板上に、塗布などによって形成されていてもよい。
本発明で、外部磁界(バイアス磁界の強度が可変に設定されているとは、電子装置の実装前の状態で調節可能な磁界強度が、電子装置の実装後に所定の値に設定されていることを意味する。また、インダクタ素子のインダクタンスが可変に設定されているとは、電子装置の実装前の状態で調節可能なインダクタンスが、電子装置の実装後に所定の値に設定されていることを意味する。本発明で、金属電極は、はんだボールや、金などのスタッドバンプを含む。本発明は、GHzを超える高周波帯で動作する電子装置や、Gbpsを超える高速伝送を行う電子装置に特に好適に利用できる。
本発明の第1実施例に係る電子装置の断面図である。 本発明の第2実施例に係る電子装置の断面図である。 第1実施例、第2実施例、及び、従来の電子装置について、伝送損失と周波数との関係を示すグラフである。
符号の説明
10:電子装置
11:配線基板
12:配線基板
13:はんだボール
14:はんだボール
15:磁性体材料
16:電子装置
17:インダクタ素子
21:信号層
22:グランド層
23:信号層
24:絶縁層
25:ビア
31:信号層
32:グランド層
33:信号層
34:絶縁層
35:ビア

Claims (4)

  1. それぞれに信号伝送線路が形成された一対の誘電体基板を有し、双方の誘電体基板の信号伝送線路が、誘電体基板の表面に形成された金属電極を介して互いに接続された電子装置であって、
    前記誘電体基板間に、所定の透磁率を有する磁性体材料が充填されており、
    前記磁性体材料に外部磁界が印加されており、
    前記外部磁界の強度が可変に設定されており、
    前記磁性体材料が、絶縁性樹脂材料に粉末状磁性材を分散させてなるものであり、
    前記磁性体材料は、前記金属電極と接することを特徴とする電子装置。
  2. 前記粉末磁性材がフェライトである、請求項1に記載の電子装置。
  3. 前記金属電極の近傍に、前記信号伝送線路と直列に接続されるインダクタ素子を配設したことを特徴とする、請求項1又は2に記載の電子装置。
  4. 前記インダクタ素子のインダクタンスが可変に設定されていることを特徴とする、請求項3に記載の電子装置。
JP2007154303A 2007-06-11 2007-06-11 電子装置 Expired - Fee Related JP5286694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007154303A JP5286694B2 (ja) 2007-06-11 2007-06-11 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007154303A JP5286694B2 (ja) 2007-06-11 2007-06-11 電子装置

Publications (2)

Publication Number Publication Date
JP2008306133A JP2008306133A (ja) 2008-12-18
JP5286694B2 true JP5286694B2 (ja) 2013-09-11

Family

ID=40234547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154303A Expired - Fee Related JP5286694B2 (ja) 2007-06-11 2007-06-11 電子装置

Country Status (1)

Country Link
JP (1) JP5286694B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042626B2 (ja) * 2012-03-15 2016-12-14 アズビル株式会社 透磁率可変素子および磁力制御装置
CN109714883B (zh) * 2019-01-16 2021-08-03 九江耀宇精密电路有限公司 线路补偿fpc

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029472U (ja) * 1988-06-30 1990-01-22
JPH0284303U (ja) * 1988-12-17 1990-06-29
JPH09129449A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
WO2007040064A1 (ja) * 2005-09-30 2007-04-12 Matsushita Electric Industrial Co., Ltd. シート状複合電子部品とその製造方法

Also Published As

Publication number Publication date
JP2008306133A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
US8269342B2 (en) Semiconductor packages including heat slugs
US9326377B2 (en) Printed wiring board
JP5909707B2 (ja) 無線モジュール
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
JP6146313B2 (ja) 無線モジュール
TWI649841B (zh) High frequency module and manufacturing method thereof
JP6643714B2 (ja) 電子装置及び電子機器
JP5087118B2 (ja) 通信機器
US20200245460A1 (en) Multilayer substrate, interposer, and electronic device
TW201311065A (zh) 電子電路板
JP4829998B2 (ja) キャパシタ実装配線基板
US20110174526A1 (en) Circuit module
TWI521655B (zh) High frequency module and high frequency module carrying device
JP5286694B2 (ja) 電子装置
JP2009076562A (ja) 電子装置及び電極接続方法
US8324508B2 (en) Composite circuit board
JP2006211620A (ja) フィルタ及びデュプレクサ
US11145586B2 (en) Interposer and electronic device
US20100320602A1 (en) High-Speed Memory Package
US6541853B1 (en) Electrically conductive path through a dielectric material
TWI850595B (zh) 球接合阻抗匹配、組合件以及形成組合件的方法
JP6848119B1 (ja) 複合配線基板、パッケージおよび電子機器
JP2005159125A (ja) 配線基板
TW202238915A (zh) 球接合阻抗匹配
JP4479317B2 (ja) 高周波パッケージ実装済基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees