JP2009076562A - 電子装置及び電極接続方法 - Google Patents

電子装置及び電極接続方法 Download PDF

Info

Publication number
JP2009076562A
JP2009076562A JP2007242365A JP2007242365A JP2009076562A JP 2009076562 A JP2009076562 A JP 2009076562A JP 2007242365 A JP2007242365 A JP 2007242365A JP 2007242365 A JP2007242365 A JP 2007242365A JP 2009076562 A JP2009076562 A JP 2009076562A
Authority
JP
Japan
Prior art keywords
electrode
electronic device
bump
terminal
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007242365A
Other languages
English (en)
Inventor
Masaaki Seto
正章 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007242365A priority Critical patent/JP2009076562A/ja
Publication of JP2009076562A publication Critical patent/JP2009076562A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を有する電子装置において、製造プロセスを煩雑化することなく、高周波特性のばらつきを抑制できる電子装置を提供する。
【解決手段】電子装置１０では、導体パターン２１上に形成されたバンプ電極２５の段数と、導体パターン２２上に形成されたバンプ電極２５の段数とが異なる。導体パターン２１上に形成されたバンプ電極２５の頂部と導体パターン２２上に形成されたバンプ電極２５の頂部とが同じ高さにある。
【選択図】図１

Description

本発明は、電子装置及び電極接続方法に関し、更に詳しくは、実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を有する電子装置、及び、高さが相互に異なる第１の端子電極と第２の端子電極とを、平坦な導体を介して接続する電極接続方法に関する。
マイクロ波帯やミリ波帯といった高周波信号の送受信機として構成される電子装置が知られている。このような電子装置では、図３に示すように、実装基板１１の表面に形成された接地パターン上に半導体装置１２，１３を接着し、それらの上面に形成された導体パターン２１，２２の間をワイヤボンディングで接続する方法が採用されている。ワイヤボンディングは、特に厚みが互いに異なる半導体装置間を接続する際に多用される。半導体装置１２，１３は、実装基板などの誘電体基板や、チップ座面に電極端子が形成されたベアチップなどである。
ところで、図３の電子装置３０では、使用する周波数が高くなるほど、隣接するワイヤ３１間や、ワイヤ３１と誘電体基板１２上に形成された導体パターン２１との間、ワイヤ３１とベアチップ１３との間の結合容量が大きくなる。ワイヤ３１は、その形成に際して長さのばらつきが大きいため、結合容量の大きさもばらつき、従って、電子装置３０の高周波特性がばらつく問題があった。
特許文献１は、互いに高さの異なる一対の導体パターン間を、ピラー電極及び配線用基板を用いて接続した電子装置を記載している。この電子装置では、個々のピラー電極は、対応する導体パターンの高さに応じた厚みを有し、高さの揃った一対のピラー電極の頂部が配線用基板によって互いに接続されている。
特開平１０−６４９５３号公報（図１，４）
特許文献１に記載の電子装置では、一対の導体パターン間を、高さの揃ったピラー電極及び配線用基板を用いて接続するので、ワイヤ３１を用いてボンディングする従来の電子装置３０に比して、配線長のばらつきを抑えることが出来る。しかし、同文献によれば、厚みの異なるピラー電極の形成に際して、基板上にフォトレジスト層を塗布する工程や、このフォトレジスト層に径を調節してスルーホールを形成する工程、めっき法によってスルーホール内にピラー電極を形成する工程など多くの工程を必要とし、製造プロセスが煩雑化する問題があった。
本発明は、上記に鑑み、互いに高さの異なる一対の電極端子の間を電気的に接続する際に、製造プロセスを煩雑化することなく、且つ、高周波特性のばらつきを抑制するように接続する電子装置及び電極形成方法を提供することを目的とする。
上記目的を達成するために、本発明の電子装置は、
実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、該第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を備える電子装置であって、
前記第１の端子電極上に形成されたバンプ電極の段数と、前記第２の端子電極上に形成されたバンプ電極の段数とが異なり、第１の端子電極上に形成されたバンプ電極の頂部と第２の端子電極上に形成されたバンプ電極の頂部とが同じ高さにあることを特徴とする。
また、本発明の電極接続方法は、
高さが相互に異なる第１の端子電極と第２の端子電極とを、平坦な導体を介して接続する電極接続方法において、
前記第１の端子電極上に形成するバンプ電極の段数と、前記第２の端子電極上に形成するバンプ電極の段数とを調節して、双方の端子電極上のバンプ電極の頂部を同じ高さにすることを特徴とする。
本発明の電子装置及び電極接続方法によれば、電極端子間をワイヤを用いてボンディングした従来の電子装置に比して、一対の電極端子間の配線長のばらつきを抑制でき、電子装置における高周波特性のばらつきを抑制できる。バンプ電極を高さ方向に重ねて形成することは容易であるので、電子装置の製造プロセスの煩雑化を防止できる。
以下に、添付図面を参照し、本発明の実施例を詳しく説明する。図１は、本発明の第１実施例に係る電子装置の断面図である。電子装置１０は、例えばマイクロ波帯の信号の送受信機であって、実装基板１１と、実装基板１１上に配設された誘電体基板１２及びベアチップ（ベアチップ型半導体装置）１３と、これら誘電体基板１２及びベアチップ１３の上方に配設された配線用基板１４とを有する。誘電体基板１２及びベアチップ１３が、本発明の半導体装置に対応する。
誘電体基板１２及びベアチップ１３は、実装基板１１の表面に形成された図示しない接地パターンに対してダイアタッチで接着され、上面には導体パターン２１，２２が形成されている。誘電体基板１２は、ベアチップ１３よりも大きな厚みを有している。配線用基板１４は、誘電体基板２３と、この誘電体基板２３の表面に形成された導体パターン２４とを有する。配線用基板１４は、導体パターン２４が形成された面が実装基板１１に対向するように配設され、誘電体基板１２上の導体パターン２１と配線用基板１４の導体パターン２４との間、及び、ベアチップ１３の導体パターン２２と配線用基板１４の導体パターン２４との間は、バンプ電極２５（２５ａ〜２５ｄ）を介してそれぞれ接続されている。
誘電体基板１２上の導体パターン２１と配線用基板１４の導体パターン２４との間には、１つのバンプ電極２５ａが介在している。ベアチップ１３の導体パターン２２と配線用基板１４の導体パターン２４との間には、縦積みされた３つのバンプ電極２５ｂ〜２５ｄが介在している。バンプ電極２５ａの頂部の高さとバンプ電極２５ｄの頂部の高さとは、互いに揃っている。バンプ電極２５ａ〜２５ｄは、例えばＡｕからなる。
上記のように、誘電体基板１２上の導体パターン２１とベアチップ１３の導体パターン２２との間は、バンプ電極２５ａ、導体パターン２４、及び、バンプ電極２５ｂ〜２５ｄを介して、接続されている。バンプ電極２５は、スタッドバンプであり、金からなる金属線状体（金線）の先端部を放電等によってボール状に形成し、このボール状部分を超音波を用いて目的部分に固定すると共に、ボール状部分から金線を切断することによって形成される。３段に縦積みされたバンプ電極２５ｂ〜２５ｄは、そのようなボール状のバンプ電極２５を高さ方向に重ねて形成することによって形成される。
配線用基板１４の取付けに際しては、頂部の高さが揃ったバンプ電極２５ａ，２５ｄ上に導体パターン２４を接触させて、超音波振動を与えることによって、バンプ電極２５ａ，２５ｄと導体パターン２４とを接続させる。ここで、配線用基板１４の取付けの先立って、バンプ電極２５ａの頂部の高さとバンプ電極２５ｄの頂部の高さとを厳密に揃える必要はない。これは、Ａｕからなるバンプ電極２５は比較的変形し易いので、配線用基板１４の取付けに際して、それらの高さに若干の差があっても、バンプ電極２５の変形によって、この差を容易に吸収できるためである。
上記電子装置１０では、ベアチップ１３の導体パターン２２と配線用基板１４の導体パターン２４との間を、縦積みされた複数のバンプ電極２５ｂ〜２５ｄを介して接続するので、バンプ電極２５ａの頂部の高さとバンプ電極２５ｄの頂部の高さとを揃えることが出来る。このため、バンプ電極２５ａとバンプ電極２５ｄとの間を表面に平坦な導体パターン２４が形成された配線用基板１４を介して接続できる。これによって、一対の導体パターン間をワイヤを用いてボンディングした従来の電子装置に比して、一対の導体パターン２１，２２間の配線長のばらつきを抑制でき、電子装置の高周波特性のばらつきを抑制できる。
縦積みされた複数のバンプ電極２５ｂ〜２５ｄは、ボール状のバンプ電極２５を高さ方向に重ねて形成することによって容易に形成できる。また、配線用基板１４の取付けに先立って、バンプ電極２５ａの頂部の高さとバンプ電極２５ｄの頂部の高さとを厳密に揃えなくても、配線用基板１４の取付けに際して、Ａｕからなるバンプ電極２５の変形によって、それらの高さを容易に調節できる。このため、電子装置１０の製造プロセスの煩雑化を防止できる。
なお、バンプ電極２５ｄの頂部との高さを揃えるために、誘電体基板１２上の導体パターン２１と配線用基板１４の導体パターン２４との間にも複数のバンプ電極２５を介在させてもよい。また、バンプ電極２５間、又は、バンプ電極２５と誘電体基板１２上の導体パターン２１や、ベアチップ１３の導体パターン２２、配線用基板１４の導体パターン２４との間の接続には、超音波以外にも、熱圧着等の方法を用いてもよい。バンプ電極２５の材料は、Ａｕに限定されないが、変形し易い性質を有することが望ましい。
図２は、本発明の第２実施例に係る電子装置の断面図である。電子装置１５では、ベアチップ１３の導体パターン２２と配線用基板１４の導体パターン２４との間が、縦積みされた４つのバンプ電極２５ｂ〜２５ｅを介して接続されている。４つのバンプ電極２５ｂ〜２５ｅは、上段に向かうほど寸法が小さくなり、横方向の断面が小さくなっている。バンプ電極２５の寸法は、例えば金線の先端部をボール状に形成する際の放電の強さを調節し、或いは、金線の太さを調節することによって制御できる。
本実施例の電子装置１５では、バンプ電極２５ｂ〜２５ｅを重ねて形成する際や、配線用基板１４を配設する際に、バンプ電極２５ｂ〜２５ｅを高さ方向に安定させることが出来る。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の電子装置及び電極形成方法は、上記実施例の構成にのみ限定されるものではなく、上記実施例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の第１実施例に係る電子装置の断面図である。 本発明の第２実施例に係る電子装置の断面図である。 従来の電子装置の断面図である。
符号の説明
１０：電子装置
１１：実装基板
１２：誘電体基板（半導体装置）
１３：ベアチップ（半導体装置）
１４：配線用基板
１５：電子装置
２１：導体パターン
２２：導体パターン
２３：誘電体基板
２４：導体パターン
２５，２５ａ〜２５ｅ：バンプ電極
３０：電子装置
３１：ワイヤ

Claims (8)

  1. 実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、該第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を備える電子装置であって、
    前記第１の端子電極上に形成されたバンプ電極の段数と、前記第２の端子電極上に形成されたバンプ電極の段数とが異なり、第１の端子電極上に形成されたバンプ電極の頂部と第２の端子電極上に形成されたバンプ電極の頂部とが同じ高さにあることを特徴とする電子装置。
  2. 前記第１及び第２の端子電極の少なくとも一方に縦積みされた複数のバンプ電極では、バンプ電極の横方向の断面が上段に向かうほど小さくなることを特徴とする、請求項１に記載の電子装置。
  3. 前記バンプ電極がＡｕからなる、請求項２に記載の電子装置。
  4. 前記第１の半導体装置が、表面に導体パターンが形成された誘電体基板を含み、前記第２の半導体装置がベアチップ型半導体装置からなることを特徴とする、請求項１〜３の何れか一に記載の電子装置。
  5. マイクロ波帯又はミリ波帯の高周波信号の送受信機として構成される、請求項１〜４の何れか一に記載の電子装置。
  6. 高さが相互に異なる第１の端子電極と第２の端子電極とを、平坦な導体を介して接続する電極接続方法において、
    前記第１の端子電極上に形成するバンプ電極の段数と、前記第２の端子電極上に形成するバンプ電極の段数とを調節して、双方の端子電極上のバンプ電極の頂部を同じ高さにすることを特徴とする電極接続方法。
  7. 前記バンプ電極のそれぞれを、金属線状体から形成することを特徴とする、請求項６に記載の電極接続方法。
  8. 前記金属線状体がＡｕからなる、請求項７に記載の電極接続方法。
JP2007242365A 2007-09-19 2007-09-19 電子装置及び電極接続方法 Pending JP2009076562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007242365A JP2009076562A (ja) 2007-09-19 2007-09-19 電子装置及び電極接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007242365A JP2009076562A (ja) 2007-09-19 2007-09-19 電子装置及び電極接続方法

Publications (1)

Publication Number Publication Date
JP2009076562A true JP2009076562A (ja) 2009-04-09

Family

ID=40611289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007242365A Pending JP2009076562A (ja) 2007-09-19 2007-09-19 電子装置及び電極接続方法

Country Status (1)

Country Link
JP (1) JP2009076562A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903804A (zh) * 2011-07-25 2013-01-30 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
JP2014022453A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2015195319A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 モジュール部品及びその製造方法
JP2016025237A (ja) * 2014-07-22 2016-02-08 日産自動車株式会社 電力用半導体モジュール及びその実装方法
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
CN108140638A (zh) * 2015-10-09 2018-06-08 雷神公司 具有自由形成的自支撑垂直互连件的电子模块

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903804A (zh) * 2011-07-25 2013-01-30 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
JP2014022453A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2015195319A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 モジュール部品及びその製造方法
JP2016025237A (ja) * 2014-07-22 2016-02-08 日産自動車株式会社 電力用半導体モジュール及びその実装方法
CN108140638A (zh) * 2015-10-09 2018-06-08 雷神公司 具有自由形成的自支撑垂直互连件的电子模块
JP2018534771A (ja) * 2015-10-09 2018-11-22 レイセオン カンパニー フリーフォームされた自立縦型インターコネクトを有する電子モジュール

Similar Documents

Publication Publication Date Title
US10943871B2 (en) Semiconductor device having conductive wire with increased attachment angle and method
US7745322B2 (en) Wire bond interconnection
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
KR100935854B1 (ko) 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
WO2008109524A2 (en) System and method for increased stand-off height in stud bumping process
JP2009076562A (ja) 電子装置及び電極接続方法
WO2014119302A1 (ja) 無線モジュール及び無線モジュールの製造方法
US11956903B2 (en) Transmission line, method of manufacturing transmission line, and electronic apparatus
US20130075144A1 (en) Package substrate with mesh pattern and method for manufacturing the same
JP3102287B2 (ja) セラミックス多層基板
JP2009182087A (ja) 積層型半導体パッケージおよび電子装置
JP5286694B2 (ja) 電子装置
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP4155080B2 (ja) 半導体装置の製造方法
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
TW202238915A (zh) 球接合阻抗匹配
US20140331493A1 (en) Method of fabricating a package substrate
WO2012147480A1 (ja) 電子部品モジュールの製造方法及び電子部品モジュール
JPH07254632A (ja) 半導体装置及びその製造方法
WO2011052460A1 (ja) 半導体装置の検査用素子、それを用いた半導体装置の検査用素子基板及びその製造方法
JP2006040995A (ja) 配線板及び半導体装置
JP2002246552A (ja) 半導体装置
JPH08288340A (ja) 高密度半導体装置および該装置用集積回路チップ
JP2003059968A (ja) 高周波半導体モジュール及びその実装方法
JP2001313307A (ja) 多段構造のバンプを有するフリップチップ及びこれを用いたフリップチップアセンブリ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100225