JP2015195319A - モジュール部品及びその製造方法 - Google Patents

モジュール部品及びその製造方法 Download PDF

Info

Publication number
JP2015195319A
JP2015195319A JP2014073414A JP2014073414A JP2015195319A JP 2015195319 A JP2015195319 A JP 2015195319A JP 2014073414 A JP2014073414 A JP 2014073414A JP 2014073414 A JP2014073414 A JP 2014073414A JP 2015195319 A JP2015195319 A JP 2015195319A
Authority
JP
Japan
Prior art keywords
substrate
chip
bump
electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014073414A
Other languages
English (en)
Other versions
JP6311407B2 (ja
Inventor
兼二 難波
Kenji Nanba
兼二 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014073414A priority Critical patent/JP6311407B2/ja
Publication of JP2015195319A publication Critical patent/JP2015195319A/ja
Application granted granted Critical
Publication of JP6311407B2 publication Critical patent/JP6311407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】短距離かつ十分なチップ部品間の接続が得られ、伝送ロスの低減により性能の向上を図ることができるモジュール部品及びその製造方法を提供すること。
【解決手段】第1基板1と、第1基板1に対向して配された第2基板5と、主面2eを第2基板5側に向けた状態で第1基板1上に搭載された第1チップ部品2と、主面3eを第2基板5側に向けた状態で第1基板1上の第1チップ部品2と異なる位置に搭載されるとともに、第1チップ部品2の厚さよりも薄い第2チップ部品3と、第2基板5と第1チップ部品2とを接続する第1バンプ7aと、第2基板5と第2チップ部品3とを接続する第2バンプ7bと、を備え、第1チップ部品2は、第1バンプ7a、第2基板5、第2バンプ7bを介して第2チップ部品3と電気的に接続され、第2バンプ7bは、第1バンプ7aの高さよりも高い。
【選択図】図1

Description

本発明は、基板上に複数個のチップ部品が搭載されたモジュール部品及びその製造方法に関する。
近年、高周波帯域で使用するマイクロ波通信機、レーダ装置などの通信機器の利用が増加している。また、伝送容量の増加に伴い高い周波数帯域が使用されてきており、これに対応した通信モジュールが必要とされる。従来、通信機器で使用されるモジュール部品では、基板上に複数個のチップ部品を、接続材料(ロウ材、導電性樹脂等)を介して搭載(実装)し、チップ部品間を金属ワイヤで電気的に接続した構造が採られているものがある。
しかしながら、金属ワイヤによるチップ部品間の電気的接続では、ループ長を有することから、チップ部品間の接続距離が長くなり、伝送ロスが生じるため、高周波での伝送特性確保が難しい。
そこで、チップ部品間の接続距離を短距離で行う構造が提案されている。例えば、特許文献1には、複数個のチップ(チップ部品)間を、配線接続部(接続材料)及び配線基板を介して接続した構造が開示されている。特許文献1では、チップ搭載基板上に複数個のチップが主面を上にした状態で搭載され、この複数個のチップの主面側には配線接続部を介して配線基板のチップ間配線層に接続されている。この配線接続部及びチップ間配線層によりチップ間が電気的に接続される。
特開平6−29456号公報
以下の分析は、本願発明者により与えられる。
しかしながら、特許文献1に開示された構造では、以下の問題がある。
第一の問題として、チップ間に厚みの差がある場合や同じ厚みでも搭載位置の高さが異なる場合、チップ間配線層による電気的接続が難しいことが挙げられる。
例えば、複数個の厚みの異なるチップをチップ搭載基板上に搭載した後に配線接続部を介して配線基板を接続する際、厚いチップと薄いチップとで接続面積などの状態に差が生じる。そのため、厚いチップと薄いチップの一方又は双方の電極で十分な電気的接続が得られず、接続不良に至りやすい。
また、複数のチップを配線接続部を介して配線基板を接続した後にチップ搭載基板上に搭載した場合、薄いチップ側でチップ搭載基板とチップとの間のギャップが広くなったり、薄いチップ側でチップ搭載基板とチップとの間のギャップがないように調整すると薄いチップ側で配線接続部の厚みが厚くなることから、熱伝導性が低下する。そのため、十分な放熱性が得られず特性の劣化や信頼性の低下に至ってしまう。
さらに、チップ間の厚みを揃えるため、チップ部品に対し研削やエッチングなどの追加工を行った場合、特性の劣化やコストが高くなるという問題がある。
第二の問題として、チップ搭載基板上に各チップを搭載する際に搭載精度などで位置ズレが生じることから、各チップと配線基板のチップ間配線層との電気的接続が難しいことが挙げられる。電気的に接続するチップ間で逆方向(互いに離れる方向)に位置ズレが生じていた場合、十分な接続面積が得られずに接続不良に至る可能性がある。
本発明の主な課題は、短距離かつ十分なチップ部品間の接続が得られ、伝送ロスの低減により性能の向上を図ることができるモジュール部品及びその製造方法を提供することである。
本発明の第1の視点においては、モジュール部品において、第1基板と、前記第1基板に対向して配された第2基板と、主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、前記第2基板と前記第1チップ部品とを接続する第1バンプと、前記第2基板と前記第2チップ部品とを接続する第2バンプと、を備え、前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、前記第2バンプは、前記第1バンプの高さよりも高いことを特徴とする。
本発明の第2の視点においては、モジュール部品において、第1基板と、前記第1基板に対向して配された第2基板と、主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、前記第2基板と前記第1チップ部品とを接続する第1バンプと、前記第2基板と前記第2チップ部品とを接続する第2バンプと、を備え、前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、前記第2基板は、前記第1バンプと接続される第1基板電極を有するともに、前記第2バンプと接続される第2基板電極を有し、前記第2基板電極は、前記第1基板電極よりも前記第1基板側に突出し、前記第2バンプは、前記第1バンプの高さと同じ高さであることを特徴とする。
本発明の第3の視点においては、モジュール部品の製造方法において、第1基板の所定の領域上に、第1チップ部品と、前記第1チップ部品の厚さよりも薄い第2チップ部品とを、主面を上にした状態で搭載する工程と、前記第1チップ部品の第1チップ電極、及び、前記第2基板の第1基板電極の一方の上に第1バンプを形成するとともに、前記第2チップ部品の第2チップ電極、及び、前記第2基板の第2基板電極の一方の上に前記第1バンプの高さよりも高い第2バンプを形成する工程と、前記第1チップ電極と前記第1基板電極とが対向し、かつ、前記第2チップ電極と前記第2基板電極とが対向するように位置合せをして、前記第1チップ電極と前記第1基板電極とを前記第1バンプを介して接続し、かつ、前記第2チップ電極と前記第2基板電極とを前記第2バンプを介して接続する工程と、を含むことを特徴とする。
本発明によれば、短距離かつ十分なチップ部品間の接続が得られ、伝送ロスの低減により性能の向上を図ることができる。
本発明の実施形態1に係るモジュール部品の構成を模式的に示した断面図である。 本発明の実施形態2に係るモジュール部品の構成を模式的に示した平面図である。 本発明の実施形態2に係るモジュール部品の構成を模式的に示した図2のX−X´間の断面図である。 本発明の実施形態2に係るモジュール部品の製造方法の第1の工程を模式的に示した断面図である。 本発明の実施形態2に係るモジュール部品の製造方法の第2の工程を模式的に示した図4に続く断面図である。 本発明の実施形態2に係るモジュール部品の製造方法の第3の工程を模式的に示した図5に続く断面図である。 本発明の実施形態3に係るモジュール部品の構成を模式的に示した断面図である。 本発明の実施形態4に係るモジュール部品の構成を模式的に示した断面図である。 本発明の実施形態5に係るモジュール部品の構成を模式的に示した断面図である。
[実施形態1]
本発明の実施形態1に係るモジュール部品について図面を用いて説明する。図1は、本発明の実施形態1に係るモジュール部品の構成を模式的に示した断面図である。
モジュール部品20は、第1基板1上に搭載された第1チップ部品2及び第2チップ部品3間を第1バンプ7a及び第2バンプ7bを介して第2基板5で電気的に接続した部品である。モジュール部品20は、第1基板1と、第1チップ部品2と、第2チップ部品3と、第2基板5と、第1バンプ7aと、第2バンプ7bと、を有する。
第1基板1は、第1チップ部品2及び第2チップ部品3が搭載される基板である。第1チップ部品2は、主面を第2基板5側に向けた状態で第1基板1上に搭載されたチップ状の電子部品である。第1チップ部品2は、第1バンプ7a、第2基板5、第2バンプ7bを介して第2チップ部品3と電気的に接続される。第2チップ部品3は、主面を第2基板5側に向けた状態で第1基板1上の第1チップ部品2と異なる位置に搭載されるチップ状の電子部品である。第2チップ部品3は、第1チップ部品2の厚さよりも薄い。第2基板5は、第1基板1に対向して配された配線基板(配線体)である。第1バンプ7aは、第2基板5と第1チップ部品2とを接続するバンプである。第2バンプ7bは、第2基板5と第2チップ部品3とを接続するバンプである。第2バンプ7bは、第1バンプ7aの高さよりも高い(第1バンプ7aの図の上下方向の長さよりも長い)。
実施形態1によれば、第2基板5を介してチップ部品2、3間を接続することで、従来の金属ワイヤによる接続よりも短距離で接続することができる。従って、伝送ロスの低減により性能の向上を図ることができる。また、接続するチップ部品2、3間において、主面の高さの差に応じて高さが異なるバンプ7a、7bを用いることで、チップ部品2、3間の主面の高さの差が解消され、第2基板5とチップ部品2、3と十分な接続状態が得られる。
[実施形態2]
本発明の実施形態2に係るモジュール部品について図面を用いて説明する。図2は、本発明の実施形態2に係るモジュール部品の構成を模式的に示した平面図である。図3は、明の実施形態2に係るモジュール部品の構成を模式的に示した図2のX−X´間の断面図である。
モジュール部品20は、複数個のチップ部品2、3、4が接続材料11a、11b、11cを介して第1基板1上にフェイスアップで搭載された部品である。モジュール部品20には、第1基板1上のチップ部品搭載領域1dに接続材料11a、11b、11cを介して、厚さの異なる複数個のチップ部品2、3、4が主面を上にした状態で搭載されている。モジュール部品20は、第1基板1と、第1チップ部品2と、第2チップ部品3と、第3チップ部品4と、第2基板5と、第3基板6と、スタッドバンプ8a〜8dと、金属ワイヤ10a〜10cと、接続材料11a〜11cと、を有する。
第1基板1は、第1チップ部品2及び第2チップ部品3が搭載される配線基板である。第1基板1は、チップ部品2、3、4側の面に、基板電極1a、1b、1cと、チップ部品搭載領域1dと、を有する。基板電極1aは、金属ワイヤ10aを介して第1チップ部品2のチップ電極2aに電気的に接続されており、第1基板1内の配線に電気的に接続されている。基板電極1bは、金属ワイヤ10cを介して第2チップ部品3のチップ電極3cに電気的に接続されており、第1基板1内の配線に電気的に接続されている。基板電極1cは、金属ワイヤ10bを介して第3チップ部品4のチップ電極4bに電気的に接続されており、第1基板1内の配線に電気的に接続されている。チップ部品搭載領域1dは、チップ部品2、3、4を搭載するための領域である。基板電極1a、1b、1c及びチップ部品搭載領域1dには、例えば、導電体(例えば、銅)を用いることができる。
第1チップ部品2は、主面2eを第2基板5側に向けた状態で第1基板1のチップ部品搭載領域1d上のチップ部品3、4と異なる位置に接続材料11aを介して搭載されたチップ状の電子部品である。第1チップ部品2は、高周波伝送に必要な回路(図示せず)を有する。第1チップ部品2は、主面2eにおいて、チップ電極2a、2b、2cを有する。チップ電極2aは、当該回路(図示せず)と電気的に接続し、かつ、金属ワイヤ10aを介して第1基板1の基板電極1aと電気的に接続するための電極である。チップ電極2bは、当該回路(図示せず)と電気的に接続し、かつ、スタッドバンプ8a、第2基板5、スタッドバンプ8bを介して隣接する第2チップ部品3のチップ電極3aと電気的に接続するための電極である。チップ電極2cは、当該回路(図示せず)と電気的に接続された電極である。
第2チップ部品3は、主面3eを第2基板5及び第3基板6側に向けた状態で第1基板1のチップ部品搭載領域1d上のチップ部品2、4と異なる位置に接続材料11bを介して搭載されたチップ状の電子部品である。第2チップ部品3は、第1チップ部品2の厚さよりも薄い。第2チップ部品3は、高周波伝送に必要な回路(図示せず)を有する。第2チップ部品3は、主面3eにおいて、チップ電極3a、3b、3c、3dを有する。チップ電極3aは、当該回路(図示せず)と電気的に接続し、かつ、スタッドバンプ8b、第2基板5、スタッドバンプ8aを介して隣接する第1チップ部品2のチップ電極2bと電気的に接続するための電極である。チップ電極3bは、当該回路(図示せず)と電気的に接続し、かつ、スタッドバンプ8c、第3基板6、スタッドバンプ8dを介して隣接する第3チップ部品4のチップ電極4aと電気的に接続するための電極である。チップ電極3cは、当該回路(図示せず)と電気的に接続し、かつ、金属ワイヤ10cを介して第1基板1の基板電極1bと電気的に接続するための電極である。チップ電極3dは、当該回路と電気的に接続された電極である。
第3チップ部品4は、主面4eを第3基板6側に向けた状態で第1基板1のチップ部品搭載領域1d上のチップ部品2、3と異なる位置に接続材料11cを介して搭載されたチップ状の電子部品である。第3チップ部品4は、高周波伝送に必要な回路(図示せず)を有する。第3チップ部品4は、主面4eにおいて、チップ電極4a、4b、4cを有する。チップ電極4aは、当該回路(図示せず)と電気的に接続し、かつ、スタッドバンプ8d、第3基板6、スタッドバンプ8cを介して隣接する第2チップ部品3のチップ電極3bと電気的に接続するための電極である。チップ電極4bは、当該回路(図示せず)と電気的に接続し、かつ、金属ワイヤ10bを介して第1基板1の基板電極1cと電気的に接続するための電極である。チップ電極4cは、当該回路(図示せず)と電気的に接続された電極である。
第2基板5は、第1チップ部品2のチップ電極2bと第2チップ部品3のチップ電極3aとを電気的に接続するための配線基板(配線体)である。第2基板5は、第1基板1に対向して配されている。第2基板5は、チップ部品2、3の主面2e、3e側に配置されている。第2基板5は、支持板5dにおける第1基板1側の面に、第1基板電極5aと、第2基板電極5bと、配線5cと、を有する。第1基板電極5aは、第1チップ部品2のチップ電極2bに対応した位置に配置されている。第2基板電極5bは、第2チップ部品3のチップ電極3aに対応した位置に配置されている。配線5cは、第1基板電極5aと第2基板電極5bとの間を電気的に接続する。基板電極5a、5bは、接続するチップ部品2、3の搭載ズレ量を考慮して、チップ電極2b、3aよりも大きいサイズであることが望ましい。このように、チップ電極2b、3aのサイズを設定することで、チップ部品2、3の搭載ズレ量によらず、十分な接続面積を確保することができる。基板電極5a、5bの形状は、円形や四角形などの形状を採ることができ、チップ電極2b、3aより大きいサイズであれば特に限定するものではない。また、基板電極5a、5bは、配線5cと同じ幅でもよい。
第2基板5の形状は、金属ワイヤ10aで接続される第1基板1の基板電極1aと、第1チップ部品2のチップ電極2aと、金属ワイヤ10cで接続される第1基板1の基板電極1bと、第2チップ部品3のチップ電極3cと、を覆わない形状であれば特に限定するものではない。例えば、図2では、第2基板5がチップ部品2、3より幅の狭い形状となっているが、第2基板5は基板電極5a、5bと接続されるチップ電極2b、3aを覆っていればよく、チップ部品2、3より幅を広くした形状などを採ることができる。この場合、第2基板5と第1基板1との間の一部を接着剤や導電材料などで接続することができ、チップ電極2b、3aと基板電極5a、5bとの間の接続強度を補強できる。また、第2基板5は、導電材料(図示せず)を介して第1基板1と電気的に接続してもよい。さらに、第2基板5は、チップ部品2、3と接続されない面において、配線(図示せず)や基板電極(図示せず)を配置し、双方の面に形成した配線(図示せず)や基板電極(図示せず)を結ぶビア(図示せず)を形成してもよい。
第3基板6は、第2チップ部品3のチップ電極3bと第3チップ部品4のチップ電極4aとを電気的に接続するための配線基板(配線体)である。第3基板6は、第1基板1に対向して配されている。第3基板6は、チップ部品3、4の主面3e、4e側に配置されている。第3基板6は、支持板6dにおける第1基板1側の面に、第3基板電極6aと、第4基板電極6bと、配線6cと、を有する。第3基板電極6aは、第2チップ部品3のチップ電極3bに対応した位置に配置されている。第4基板電極6bは、第3チップ部品4のチップ電極4aに対応した位置に配置されている。配線6cは、第3基板電極6aと第4基板電極6bとの間を電気的に接続する。基板電極6a、6bは、接続するチップ部品3、4の搭載ズレ量を考慮して、チップ電極3b、4aよりも大きいサイズであることが望ましい。このように、チップ電極3b、4aのサイズを設定することで、チップ部品3、4の搭載ズレ量によらず、十分な接続面積を確保することができる。基板電極6a、6bの形状は、円形や四角形などの形状を採ることができ、チップ電極3b、4aより大きいサイズであれば特に限定するものではない。また、基板電極6a、6bは、配線6cと同じ幅でもよい。
第3基板6の形状は、金属ワイヤ10bで接続される第1基板1の基板電極1cと、第3チップ部品4のチップ電極4bと、金属ワイヤ10cで接続される第1基板1の基板電極1bと、第2チップ部品3のチップ電極3cと、を覆わない形状であれば特に限定するものではない。例えば、図2では、第3基板6がチップ部品3、4より幅の狭い形状であるが、第3基板6は基板電極6a、6bと接続されるチップ電極3b、4aを覆っていればよく、チップ部品3、4より幅を広くした形状などを採ることができる。この場合、第3基板6と第1基板1との間の一部を接着剤や導電材料などで接続することができ、チップ電極3b、4aと基板電極6a、6bとの間の接続強度を補強できる。また、第3基板6は、導電材料(図示せず)を介して第1基板1と電気的に接続してもよい。さらに、第3基板6は、チップ部品2、3と接続されない面において、配線(図示せず)や基板電極(図示せず)を配置し、双方の面に形成した配線(図示せず)や基板電極(図示せず)を結ぶビア(図示せず)を形成してもよい。
スタッドバンプ8aは、第2基板5の第1基板電極5aと第1チップ部品2のチップ電極2bとを電気的に接続するバンプである。スタッドバンプ8aは、第1チップ部品2の主面2eの高さが第2チップ部品3の主面4eよりも高いので、スタッドバンプ8bよりも体積が小さく設定されている。スタッドバンプ8aには、例えば、Auワイヤなどを用いて形成したものを用いることができる。スタッドバンプ8aは、1段構造のスタッドバンプとすることができる。
スタッドバンプ8bは、第2基板5の第2基板電極5bと第2チップ部品3のチップ電極3aとを電気的に接続するバンプである。スタッドバンプ8bは、スタッドバンプ8aの高さよりも高い(スタッドバンプ8aの図の上下方向の長さよりも長い)。スタッドバンプ8bは、第2チップ部品3の主面3eの高さが第1チップ部品2の主面2eよりも低いので、スタッドバンプ8aよりも体積が大きく設定されている。スタッドバンプ8bには、例えば、Auワイヤなどを用いて形成したものを用いることができる。スタッドバンプ8bは、2段構造のスタッドバンプとすることができる。なお、スタッドバンプ8bは、1段構造でスタッドバンプ8bに対して高さ又は体積の異なるスタッドバンプとしてもよい。接続するチップ部品2、3間の主面2e、3eの高さの差に応じてスタッドバンプ8aに対してスタッドバンプ8bの高さ又は体積を調整することで、チップ部品2、3間における主面2e、3eの高さの差を解消することができ、第2基板5の第1基板電極5a及び第2基板電極5bとの十分な接続強度が得られる。
スタッドバンプ8cは、第3基板6の第3基板電極6aと第2チップ部品3のチップ電極3bとを電気的に接続するバンプである。
スタッドバンプ8dは、第3基板6の第4基板電極6bと第3チップ部品4のチップ電極4aとを電気的に接続するバンプである。
なお、スタッドバンプ8a、8b、8c、8dは、例えば、Cuからなるバンプで構成してもよい。
金属ワイヤ10aは、第1基板1の基板電極1aと第1チップ部品2のチップ電極2aとを電気的に接続する金属よりなるワイヤである。
金属ワイヤ10bは、第1基板1の基板電極1cと第3チップ部品4のチップ電極4bとを電気的に接続する金属よりなるワイヤである。
金属ワイヤ10cは、第1基板1の基板電極1bと第2チップ部品3のチップ電極3cとを電気的に接続する金属(例えば、Au)よりなるワイヤである。
接続材料11a、11b、11cは、チップ部品2、3、4の裏面を第1基板1のチップ部品搭載領域1dに接続(接合)するための材料である。接続材料11a、11b、11cには、例えば、Suを主成分としたろう材や、AgやCuなどの金属フィラを含有した導電性接着材を用いることができる。
以上のようなモジュール部品20の構造により、伝送特性を向上させることを目的に、変形例として、第2基板5をグランド−シグナル−グランド構造とすることができる。例えば、第2基板5及び第3基板6におけるチップ部品2、3、4と接続される面(裏面)において、チップ部品2、3、4間の接続を行うシグナル用の配線5c、6cの両側(配線幅方向の両側)に間隔をおいてグランド用の配線(図示せず)を配置することができる。第2基板5及び第3基板6におけるチップ部品2、3、4と接続されない面(表面)において配線(図示せず)や基板電極(図示せず)を設け、第2基板5及び第3基板6の表面の配線(図示せず)又は基板電極(図示せず)と第2基板5及び第3基板6の裏面のグランド用の配線(図示せず)とをビア(図示せず)で接続する。そして、第2基板5及び第3基板6の表面に配置された基板電極(図示せず)と第1基板1に配置されグランドに接続された基板電極(図示せず)とを金属ワイヤ(図示せず)で接続することにより、その構造が得られる。第2基板5及び第3基板6において、グランド−シグナル−グランドの配列で構成された配線を有していることにより、高い性能が得られる。
また、その他の変形例として、第2基板5又は第3基板6をチップ部品2、3、4より幅を広くし、チップ部品2、3、4間の接続を行うシグナル用の配線5c、6cの両側配線幅方向の両側に配置した配線(図示せず)に繋がる基板電極(図示せず)をチップ部品2、3、4の幅より広い箇所に設ける。この基板電極(図示せず)と第1基板1に配置されグランドに接続された基板電極(図示せず)を導電材料を介し接続する構造を採ってもよい。
また、その他の変形例として、チップ部品2、3、4においてチップ部品2、3、4間の接続を行うチップ電極2b、3a、3b、4aの両側にグランドに接続されたチップ電極(図示せず)を配置し、第2基板5又は第3基板6のチップ部品2、3、4間の接続を行う配線5c、6cの両側に配置した配線(図示せず)を用いて接続する構造としてもよい。
さらに、その他の変形例として、第2基板5又は第3基板6の表面に設けた基板電極(図示せず)などに、電気特性の調整を目的とした受動部品(図示せず)を接続した構造を組み合わせることができる。受動部品としては、デカップリングコンデンサなどを適用することができる。第2基板5又は第3基板6において、基板電極5a、5b、6a、6bと電気的に接続された受動部品を有することによって、性能の向上が図れる。
次に、本発明の実施形態2に係るモジュール部品の製造方法について図面を用いて説明する。図4〜図6は、本発明の実施形態2に係るモジュール部品の製造方法を模式的に示した断面図である。
まず、第1基板1のチップ部品搭載領域1d上に接続材料11を供給し、厚さの異なる複数個のチップ部品2、3、4を主面2e、3e、4eを上にした状態で、設定した任意の搭載高さで制御して搭載する(ステップA1;図4参照)。
ここで、各チップ部品2、3、4に対して十分な放熱性が得られるようにチップ部品4の発熱量と接続材料11の熱伝導性を考慮し、第1基板1のチップ部品搭載領域1dの表面から任意の高さ(例えば、10μm)に各チップ部品2、3、4を搭載するようにすることができる。また、接続材料11の供給量は、チップ部品2、3、4が設定した任意の搭載高さで搭載された状態において、チップ部品2、3、4と第1基板1との間が接続材料11a、11b、11cで十分に充填された状態となるように制御された量である。また、搭載高さは、チップ部品2、3、4の動作時における発熱量と接続材料11a、11b、11cの熱伝導率を考慮して設定される。また、接続材料11には、Snを主成分とするロウ材やAgやCuなどの導電性フィラを含有した導電性樹脂などを用いることができる。
また、接続材料11a、11b、11cに導電性樹脂を用いた場合、チップ部品搭載領域1d上への供給方法として印刷方式やディスペンス方式などを適用することができる。印刷方式では、全てのチップ部品2、3、4に対し一括で供給し、その後、各チップ部品2、3、4を搭載する手順を採ることができる。ディスペンス方式では、各チップ部品2、3、4に対して搭載位置を認識した後に接続材料11を供給する手順が採れる。印刷方式では、チップ部品2、3、4の搭載工程における効率化が図られる。ディスペンス方式では、チップ部品2、3、4に対し接続材料11a、11b、11cの供給位置精度を向上させることができる。したがって、接続材料11a、11b、11cにおけるチップ部品2、3、4の主面2e、3e、4eへの這い上がりを抑制できる。上記した接続材料11a、11b、11cの供給方法の他に転写方式なども適用することができ、仕様に合わせて供給方法を選定することが可能である。また、接続材料11a、11b、11cに導電性樹脂を用いた場合では、チップ部品2、3、4を搭載した後に加熱炉などで加熱(例えば、180℃に加熱)し熱硬化させる。
次に、搭載されたチップ部品2、3、4間の接続を行うためのチップ電極2b、3a、3b、4aにスタッドバンプ8a、8b、8c、8dを形成する(ステップA2;図5参照)。
ここで、スタッドバンプ8a、8b、8c、8dは、接続するチップ部品2、3、4間の厚さの差、又は、チップ部品4の搭載高さの差によって生じたチップ部品2、3、4間における主面の高さの差に対応した体積で形成される。スタッドバンプ8a、8b、8c、8dとして、接続するチップ部品2、3、4のうち主面が高い第1チップ部品2のチップ電極2bには1段構造のスタッドバンプ8aを用い、主面が低い第2チップ部品3のチップ電極3aには2段構造のスタッドバンプ8bを用いることができる。その他に、Auワイヤの線径やスタッドバンプ8a、8b、8c、8dの形成時のイニシャルボール径から体積を調整し、1段構造の体積の異なるスタッドバンプ8a、8b、8c、8dを形成してもよい。
次に、スタッドバンプ8a、8b、8c、8dを形成したチップ電極2b、3a、3b、4aと第2基板5及び第3基板6の基板電極5a、5b、6a、6bが対向するように位置合わせを行い、第2基板5及び第3基板6をチップ部品2、3、4上に実装する(ステップA3;図6参照)。
ステップA3では、第2基板5及び第3基板6の基板電極5a、5b、6a、6b(例えば、一辺が130μmの正方形)は、接続するチップ電極2b、3a、3b、4a(例えば、一辺が100μmの正方形)よりもサイズが大きく設定されていることから、チップ部品2、3、4に搭載ズレが生じていたとしても十分な接続面積が確保できる。
最後に、第1基板1の基板電極1a、1b、1cと、対応するチップ部品2、3、4のチップ電極2a、3c、4bとを、金属ワイヤ10a、10b、10cで接続する(ステップA4;図2、図3参照)。これにより、基板電極1a、1b、1cと、対応するチップ電極2a、3c、4bとが電気的に接続される。
なお、上記したモジュール部品の製造方法では、チップ部品2、3、4を第1基板1に搭載した後に、スタッドバンプ8a、8b、8c、8dをチップ電極2b、3a、3b、4a上に形成する例を示したが、チップ部品2、3、4を第1基板1に搭載する前にバンプ(8a、8b、8c、8dに相当)を形成する手順を採ってもよい。この場合、バンプの形成にめっき法を適用してもよい。
また、上記したモジュール部品の製造方法では、スタッドバンプ8a、8b、8c、8dをチップ電極2b、3a、3b、4a側に形成する例を示したが、基板電極5a、5b、6a、6b側に形成する方法を採ってもよい。この場合、チップ部品2、3、4の搭載位置ズレ量を反映した位置で、基板電極5a、5b、6a、6bにAuバンプ(図示せず)を形成する。この方法では、Auバンプ形成に関するチップ部品2、3、4へのダメージが無く、更なる信頼性の向上が図れる。
実施形態2によれば、第2基板5及び第3基板6を用いてチップ部品2、3、4間を接続することで、従来の金属ワイヤによる接続よりも短距離で接続することができる。従って、伝送ロスの低減により性能の向上を図ることができる。また、接続するチップ部品2、3、4間において、主面2e、3e、4eの高さの差に応じて高さ又は体積が異なる構造のスタッドバンプ8a、8b、8c、8dであることから、チップ部品2、3、4間の主面の高さの差を解消し、基板電極5a、5bと十分な接続状態が得られる。また、チップ部品2、3、4の搭載ズレ量を考慮して、基板電極5a、5b、6a、6bをチップ電極2b、3a、3b、4aより大きいサイズで設定されていることから、チップ部品2、3、4の搭載ズレ量によらず十分な接続面積を確保することができる。従って、高い接続強度が得られ信頼性の向上が図られる。
[実施形態3]
本発明の実施形態3に係るモジュール部品について図面を用いて説明する。図7は、明の実施形態3に係るモジュール部品の構成を模式的に示した断面図である。
実施形態3は、実施形態2の変形例であり、基板電極5a、5b、6a、6bに接続するバンプ7a、7b、7c、7dにおいてスタッドバンプ8を全て1段構造にし、スタッドバンプ8をはんだバンプ9で覆ったものである。はんだバンプ9は、接続するチップ部品2、3、4のうち主面が高い第1チップ部品2は、はんだバンプ9の体積は少なく、主面の低い第2チップ部品3及び第3チップ部品4でははんだバンプ9の体積が多い。第2基板5及び第3基板6の実装では、このはんだバンプ9が溶融する温度以上に加熱を加え実装する。はんだバンプ9の供給量を調整する方法としては、基板電極のサイズ、またはソルダレジスト2f、3f、4f、5e、6eの開口サイズなどによって調整される。印刷法やめっき法を適用する場合では、マスクの開口サイズによっても調整が可能である。なお、チップ部品2、3、4の主面2e、3e、4eにチップ電極2a、2b、2c、3a、3b、3c、3d、4a、4b、4cを除いてソルダレジスト2f、3f、4fで覆い、第2基板5及び第3基板6における第1基板1側の面に基板電極5a、5b、6a、6bを除いてソルダレジスト5e、6eで覆ってもよい。その他の構成及び製造方法については、実施形態2と同様である。
なお、実施形態3において、チップ電極(図7の2b、3a、3b、4a)側に形成される各スタッドバンプ(図7の8)は、接続されるチップ部品(図7の2、3、4)間で同一の体積であってもよく、また、スタッドバンプ(図7の8)を形成せずに基板電極(図7の5a、5b、6a、6b)側にはんだバンプ(図7の9)のみを形成し、チップ電極(図7の2b、3a、3b、4a)側と接続した構造を採ってもよい。
実施形態3によれば、実施形態2と同様な効果を奏するとともに、接続するチップ部品2、3、4に実装精度により高さのバラツキが生じていても、溶融したはんだバンプ9がそのバラツキを解消し、より高い接続信頼性の確保が可能となる。また、主面の高さに対応したはんだバンプ9が供給されていることによって、隣接の接続部やその他回路部などとショート不良を起こすことはない。また、実装時において任意の高さとなるようにはんだバンプ9によって実装高さを制御することができる。従って、より厳密に接続するチップ部品2、3、4間の主面2e、3e、4eにおける高さの差に対応できる。さらに、チップ部品4間に搭載位置ズレが生じていたとしても、実装時にはんだバンプ9が溶融しスタッドバンプ8と十分な濡れ性が得られることで、接続面積を確保することができる。
[実施形態4]
本発明の実施形態4に係るモジュール部品について図面を用いて説明する。図8は、本発明の実施形態4に係るモジュール部品の構成を模式的に示した断面図である。
実施形態4は、実施形態2の変形例であり、各チップ部品2、3、4間を複数ではなく1つの第2基板5で電気的に接続したものである。第2基板5は、支持板5dにおける第1基板1側の面に、個々のチップ部品2、3、4のチップ電極2b、3a、3b、4aとの電気的接続に対応する基板電極5a、5b、5f、5g及び配線5c、5hを有する。
配線5cは、基板電極5a、5b間を電気的に接続する。配線5hは、基板電極5f、5g間を電気的に接続する。スタッドバンプ8a、8b、8c、8dについては、最も主面の高さが高い第1チップ部品2のチップ電極2b上のスタッドバンプ8aが一段構造で体積が小さく設定されており、主面の高さが第1チップ部品2よりも低くて同じ高さの第2チップ部品3及び第3チップ部品4のチップ電極3a、3b、4a上のスタッドバンプ8aが二段構造で体積が大きく設定されている。なお、スタッドバンプ8a、8b、8c、8dの体積は、これに限るものではなく、チップ部品2、3、4の主面2e、3e、4eの高さに応じて設定される。その他の構成は実施形態2と同様である。なお、実施形態4には、実施形態3を適用してもよい。
実施形態4によれば、実施形態2と同様な効果を奏するとともに、各チップ部品2、3、4間を1つの第2基板5で接続した構造を採ることによって、部品点数が削減され、生産性の向上、及びコスト低減が図れる。
[実施形態5]
本発明の実施形態5に係るモジュール部品について図面を用いて説明する。図9は、本発明の実施形態5に係るモジュール部品の構成を模式的に示した断面図である。
実施形態5は、実施形態2の変形例であり、スタッドバンプ8a、8b、8c、8dの高さを同じ高さとし、チップ部品2、3、4間の主面2e、3e、4eの高さの差に応じて基板電極の厚さを調整したものである。なお、図9の構成では第2基板電極5bのみの厚さを調整しているが、これに限るものではなく、チップ部品2、3、4間の主面2e、3e、4eの高さの差によっては他の基板電極5a、6a、6bのいずれかの高さを調整してもよい。その他の構成は、実施形態2と同様である。
実施形態5によれば、実施形態2と同様な効果を奏するとともに、接続するチップ部品2、3、4間の主面2e、3e、4eの高さを同じ高さとし、第2基板5又は第3基板6の基板電極5a、5b、6a、6bのいずれかの厚さを調整することで、接続するチップ部品2、3、4間の主面2e、3e、4eの高さの差を解消し、スタッドバンプ8a、8b、8c、8dを介してチップ電極2b、3a、3b、4aと基板電極5a、5b、6a、6bとの十分な接続状態が得られる。また、各チップ電極2b、3a、3b、4a又は基板電極5a、5b、6a、6bでスタッドバンプ8a、8b、8c、8dの体積又は高さを一定にすることができる。従って、各チップ電極2b、3a、3b、4a又は基板電極5a、5b、6a、6bで同様の接続状態が得られることから、組立が容易である。
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
(付記)
本発明の第1の視点においては、モジュール部品において、第1基板と、前記第1基板に対向して配された第2基板と、主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、前記第2基板と前記第1チップ部品とを接続する第1バンプと、前記第2基板と前記第2チップ部品とを接続する第2バンプと、を備え、前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、前記第2バンプは、前記第1バンプの高さよりも高いことを特徴とする。
本発明の前記モジュール部品において、前記第1チップ部品は、主面に前記第1バンプと接続される第1チップ電極を有し、前記第2チップ部品は、主面に前記第2バンプと接続される第2チップ電極を有し、前記第2基板は、前記第1チップ電極と対向する位置に前記第1バンプと接続される第1基板電極を有するともに、前記第2チップ電極と対向する位置に前記第2バンプと接続される第2基板電極を有し、前記第1基板電極及び前記第2基板電極は、前記第1チップ電極及び前記第2チップ電極よりも面積が大きいことが好ましい。
本発明の前記モジュール部品において、前記第1バンプと前記第1電極との接続面積は、前記第1バンプと前記第1チップ電極との接続面積よりも小さく、前記第2バンプと前記第2電極との接続面積は、前記第2バンプと前記第2チップ電極との接続面積よりも小さいことが好ましい。
本発明の前記モジュール部品において、前記第1バンプは、スタッドバンプであり、
前記第2バンプは、前記第1バンプよりも多段に積層されたスタッドバンプであることが好ましい。
本発明の前記モジュール部品において、前記前記第1バンプは、スタッドバンプがはんだバンプで覆われた構造となっており、前記前記第2バンプは、スタッドバンプがはんだバンプで覆われた構造となっていることが好ましい。
本発明の前記モジュール部品において、前記第2基板は、前記第1基板電極又は前記第2基板電極と電気的に接続された受動部品を有することが好ましい。
本発明の前記モジュール部品において、前記第2基板と異なる位置にて前記第1基板に対向して配された第3基板と、主面を前記第3基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、前記第3基板と前記第2チップ部品とを接続する第3バンプと、前記第3基板と前記第3チップ部品とを接続する第4バンプと、をさらに備え、前記第3チップ部品は、前記第4バンプ、前記第3基板、前記第3バンプを介して前記第2チップ部品と電気的に接続されることが好ましい。
本発明の前記モジュール部品において、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、前記第2バンプと異なる位置で前記第2基板と前記第2チップ部品とを接続する第3バンプと、前記第2基板と前記第3チップ部品とを接続する第4バンプと、をさらに備え、前記第3チップ部品は、前記第4バンプ、前記第2基板、前記第3バンプを介して前記第2チップ部品と電気的に接続されることが好ましい。
本発明の前記モジュール部品において、前記第1バンプ及び前記第2バンプは、1種類以上の金属から構成されることが好ましい。
本発明の前記モジュール部品において、前記第2基板は、グランド、シグナル、グランドの順の配列で構成された配線を有することが好ましい。
本発明の第2の視点においては、モジュール部品において、第1基板と、前記第1基板に対向して配された第2基板と、主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、前記第2基板と前記第1チップ部品とを接続する第1バンプと、前記第2基板と前記第2チップ部品とを接続する第2バンプと、を備え、前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、前記第2基板は、前記第1バンプと接続される第1基板電極を有するともに、前記第2バンプと接続される第2基板電極を有し、前記第2基板電極は、前記第1基板電極よりも前記第1基板側に突出し、前記第2バンプは、前記第1バンプの高さと同じ高さであることを特徴とする。
本発明の第3の視点においては、モジュール部品の製造方法において、第1基板の所定の領域上に、第1チップ部品と、前記第1チップ部品の厚さよりも薄い第2チップ部品とを、主面を上にした状態で搭載する工程と、前記第1チップ部品の第1チップ電極、及び、前記第2基板の第1基板電極の一方の上に第1バンプを形成するとともに、前記第2チップ部品の第2チップ電極、及び、前記第2基板の第2基板電極の一方の上に前記第1バンプの高さよりも高い第2バンプを形成する工程と、前記第1チップ電極と前記第1基板電極とが対向し、かつ、前記第2チップ電極と前記第2基板電極とが対向するように位置合せをして、前記第1チップ電極と前記第1基板電極とを前記第1バンプを介して接続し、かつ、前記第2チップ電極と前記第2基板電極とを前記第2バンプを介して接続する工程と、を含むことを特徴とする。
なお、本発明の全開示(特許請求の範囲及び図面を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素(各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む)の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。
1 第1基板
1a、1b、1c 基板電極
1d チップ部品搭載領域
1e 主面
2 第1チップ部品
2a、2b、2c チップ電極
2e 主面
2f ソルダレジスト
3 第2チップ部品
3a、3b、3c、3d チップ電極
3e 主面
3f ソルダレジスト
4 第3チップ部品
4a、4b、4c チップ電極
4e 主面
4f ソルダレジスト
5 第2基板
5a 第1基板電極
5b 第2基板電極
5c 配線
5d 支持板
5e ソルダレジスト
5f 第3基板電極
5g 第4基板電極
5h 配線
6 第3基板
6a 第3基板電極
6b 第4基板電極
6c 配線
6d 支持板
6e ソルダレジスト
7a 第1バンプ
7b 第2バンプ
7c 第3バンプ
7d 第4バンプ
8 スタッドバンプ
8a スタッドバンプ(第1バンプ)
8b スタッドバンプ(第2バンプ)
8c スタッドバンプ(第3バンプ)
8d スタッドバンプ(第4バンプ)
9 はんだバンプ
10a、10b、10c 金属ワイヤ
11a、11b、11c 接続材料
12 ソルダレジスト
20 モジュール部品

Claims (10)

  1. 第1基板と、
    前記第1基板に対向して配された第2基板と、
    主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、
    主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、
    前記第2基板と前記第1チップ部品とを接続する第1バンプと、
    前記第2基板と前記第2チップ部品とを接続する第2バンプと、
    を備え、
    前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、
    前記第2バンプは、前記第1バンプの高さよりも高いモジュール部品。
  2. 前記第1チップ部品は、主面に前記第1バンプと接続される第1チップ電極を有し、
    前記第2チップ部品は、主面に前記第2バンプと接続される第2チップ電極を有し、
    前記第2基板は、前記第1チップ電極と対向する位置に前記第1バンプと接続される第1基板電極を有するともに、前記第2チップ電極と対向する位置に前記第2バンプと接続される第2基板電極を有し、
    前記第1基板電極及び前記第2基板電極は、前記第1チップ電極及び前記第2チップ電極よりも面積が大きい請求項1記載のモジュール部品。
  3. 前記第1バンプと前記第1電極との接続面積は、前記第1バンプと前記第1チップ電極との接続面積よりも小さく、
    前記第2バンプと前記第2電極との接続面積は、前記第2バンプと前記第2チップ電極との接続面積よりも小さい請求項2記載のモジュール部品。
  4. 前記第1バンプは、スタッドバンプであり、
    前記第2バンプは、前記第1バンプよりも多段に積層されたスタッドバンプである請求項1乃至3のいずれか一に記載のモジュール部品。
  5. 前記第1バンプは、スタッドバンプがはんだバンプで覆われた構造となっており、
    前記第2バンプは、スタッドバンプがはんだバンプで覆われた構造となっている請求項1乃至3のいずれか一に記載のモジュール部品。
  6. 前記第2基板は、前記第1基板電極又は前記第2基板電極と電気的に接続された受動部品を有する請求項1乃至5のいずれか一に記載のモジュール部品。
  7. 前記第2基板と異なる位置にて前記第1基板に対向して配された第3基板と、
    主面を前記第3基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、
    前記第3基板と前記第2チップ部品とを接続する第3バンプと、
    前記第3基板と前記第3チップ部品とを接続する第4バンプと、
    をさらに備え、
    前記第3チップ部品は、前記第4バンプ、前記第3基板、前記第3バンプを介して前記第2チップ部品と電気的に接続される請求項1乃至6のいずれか一に記載のモジュール部品。
  8. 主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、
    前記第2バンプと異なる位置で前記第2基板と前記第2チップ部品とを接続する第3バンプと、
    前記第2基板と前記第3チップ部品とを接続する第4バンプと、
    をさらに備え、
    前記第3チップ部品は、前記第4バンプ、前記第2基板、前記第3バンプを介して前記第2チップ部品と電気的に接続される請求項1乃至6のいずれか一に記載のモジュール部品。
  9. 第1基板と、
    前記第1基板に対向して配された第2基板と、
    主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、
    主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、
    前記第2基板と前記第1チップ部品とを接続する第1バンプと、
    前記第2基板と前記第2チップ部品とを接続する第2バンプと、
    を備え、
    前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、
    前記第2基板は、前記第1バンプと接続される第1基板電極を有するともに、前記第2バンプと接続される第2基板電極を有し、
    前記第2基板電極は、前記第1基板電極よりも前記第1基板側に突出し、
    前記第2バンプは、前記第1バンプの高さと同じ高さであるモジュール部品。
  10. 第1基板の所定の領域上に、第1チップ部品と、前記第1チップ部品の厚さよりも薄い第2チップ部品とを、主面を上にした状態で搭載する工程と、
    前記第1チップ部品の第1チップ電極、及び、前記第2基板の第1基板電極の一方の上に第1バンプを形成するとともに、前記第2チップ部品の第2チップ電極、及び、前記第2基板の第2基板電極の一方の上に前記第1バンプの高さよりも高い第2バンプを形成する工程と、
    前記第1チップ電極と前記第1基板電極とが対向し、かつ、前記第2チップ電極と前記第2基板電極とが対向するように位置合せをして、前記第1チップ電極と前記第1基板電極とを前記第1バンプを介して接続し、かつ、前記第2チップ電極と前記第2基板電極とを前記第2バンプを介して接続する工程と、
    を含むモジュール部品の製造方法。
JP2014073414A 2014-03-31 2014-03-31 モジュール部品及びその製造方法 Active JP6311407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014073414A JP6311407B2 (ja) 2014-03-31 2014-03-31 モジュール部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014073414A JP6311407B2 (ja) 2014-03-31 2014-03-31 モジュール部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015195319A true JP2015195319A (ja) 2015-11-05
JP6311407B2 JP6311407B2 (ja) 2018-04-18

Family

ID=54434096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014073414A Active JP6311407B2 (ja) 2014-03-31 2014-03-31 モジュール部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP6311407B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092170A (ja) * 2015-11-06 2017-05-25 株式会社村田製作所 電子部品の実装構造
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
WO2022158444A1 (ja) * 2021-01-22 2022-07-28 住友ベークライト株式会社 成形用樹脂組成物

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
JP2000223651A (ja) * 1999-01-28 2000-08-11 United Microelectronics Corp 対向マルチチップ用パッケージ
JP2001351934A (ja) * 2000-06-08 2001-12-21 Mitsubishi Materials Corp スタッドバンプ成形用キャピラリー
JP2003234450A (ja) * 2002-02-07 2003-08-22 Toyota Motor Corp 回路素子接続用導電板
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
JP2009076562A (ja) * 2007-09-19 2009-04-09 Nec Corp 電子装置及び電極接続方法
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014022453A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd 半導体装置の製造方法及び半導体装置
WO2014036976A1 (en) * 2012-09-10 2014-03-13 Huawei Technologies Co., Ltd. Devices and methods for 2.5d interposers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) * 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
JP2000223651A (ja) * 1999-01-28 2000-08-11 United Microelectronics Corp 対向マルチチップ用パッケージ
JP2001351934A (ja) * 2000-06-08 2001-12-21 Mitsubishi Materials Corp スタッドバンプ成形用キャピラリー
JP2003234450A (ja) * 2002-02-07 2003-08-22 Toyota Motor Corp 回路素子接続用導電板
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
JP2009076562A (ja) * 2007-09-19 2009-04-09 Nec Corp 電子装置及び電極接続方法
JP2013042005A (ja) * 2011-08-17 2013-02-28 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014022453A (ja) * 2012-07-13 2014-02-03 Fuji Electric Co Ltd 半導体装置の製造方法及び半導体装置
WO2014036976A1 (en) * 2012-09-10 2014-03-13 Huawei Technologies Co., Ltd. Devices and methods for 2.5d interposers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092170A (ja) * 2015-11-06 2017-05-25 株式会社村田製作所 電子部品の実装構造
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
US11419215B2 (en) 2018-07-20 2022-08-16 Murata Manufacturing Co., Ltd. Module
US11716813B2 (en) 2018-07-20 2023-08-01 Murata Manufacturing Co., Ltd. Module
WO2022158444A1 (ja) * 2021-01-22 2022-07-28 住友ベークライト株式会社 成形用樹脂組成物

Also Published As

Publication number Publication date
JP6311407B2 (ja) 2018-04-18

Similar Documents

Publication Publication Date Title
US10453802B2 (en) Semiconductor package structure, semiconductor device and method for manufacturing the same
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI479971B (zh) 佈線板,其製造方法及具有佈線板之半導體裝置
US20150382463A1 (en) Printed circuit board, package substrate, and method of fabricating the same
JP6329238B2 (ja) 素子収納用パッケージおよび実装構造体
US9704791B2 (en) Wiring board and electronic device
US9848491B2 (en) Wiring board, electronic device, and electronic module
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP2014127678A (ja) 配線基板および電子装置
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP6311407B2 (ja) モジュール部品及びその製造方法
US10251269B2 (en) Wiring board, electronic device, and light emitting apparatus
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
EP2849226B1 (en) Semiconductor package
US8829361B2 (en) Wiring board and mounting structure using the same
TWI479959B (zh) 印刷電路板及其製造方法
JP5153364B2 (ja) 積層型半導体パッケージおよび電子装置
JP5855822B2 (ja) 多数個取り配線基板
JP2010056202A (ja) 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置
CN112543546A (zh) 具有散热结构的线路板及其制作方法
JP5383151B2 (ja) 電子部品搭載用基板
JP2007234683A (ja) 半導体装置およびその製造方法
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP6001464B2 (ja) 配線基板および電子装置
JP2004303885A (ja) 実装基板および電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180305

R150 Certificate of patent or registration of utility model

Ref document number: 6311407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150