JP2015195319A - モジュール部品及びその製造方法 - Google Patents
モジュール部品及びその製造方法 Download PDFInfo
- Publication number
- JP2015195319A JP2015195319A JP2014073414A JP2014073414A JP2015195319A JP 2015195319 A JP2015195319 A JP 2015195319A JP 2014073414 A JP2014073414 A JP 2014073414A JP 2014073414 A JP2014073414 A JP 2014073414A JP 2015195319 A JP2015195319 A JP 2015195319A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- bump
- electrode
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】第1基板1と、第1基板1に対向して配された第2基板5と、主面2eを第2基板5側に向けた状態で第1基板1上に搭載された第1チップ部品2と、主面3eを第2基板5側に向けた状態で第1基板1上の第1チップ部品2と異なる位置に搭載されるとともに、第1チップ部品2の厚さよりも薄い第2チップ部品3と、第2基板5と第1チップ部品2とを接続する第1バンプ7aと、第2基板5と第2チップ部品3とを接続する第2バンプ7bと、を備え、第1チップ部品2は、第1バンプ7a、第2基板5、第2バンプ7bを介して第2チップ部品3と電気的に接続され、第2バンプ7bは、第1バンプ7aの高さよりも高い。
【選択図】図1
Description
本発明の実施形態1に係るモジュール部品について図面を用いて説明する。図1は、本発明の実施形態1に係るモジュール部品の構成を模式的に示した断面図である。
本発明の実施形態2に係るモジュール部品について図面を用いて説明する。図2は、本発明の実施形態2に係るモジュール部品の構成を模式的に示した平面図である。図3は、明の実施形態2に係るモジュール部品の構成を模式的に示した図2のX−X´間の断面図である。
本発明の実施形態3に係るモジュール部品について図面を用いて説明する。図7は、明の実施形態3に係るモジュール部品の構成を模式的に示した断面図である。
本発明の実施形態4に係るモジュール部品について図面を用いて説明する。図8は、本発明の実施形態4に係るモジュール部品の構成を模式的に示した断面図である。
配線5cは、基板電極5a、5b間を電気的に接続する。配線5hは、基板電極5f、5g間を電気的に接続する。スタッドバンプ8a、8b、8c、8dについては、最も主面の高さが高い第1チップ部品2のチップ電極2b上のスタッドバンプ8aが一段構造で体積が小さく設定されており、主面の高さが第1チップ部品2よりも低くて同じ高さの第2チップ部品3及び第3チップ部品4のチップ電極3a、3b、4a上のスタッドバンプ8aが二段構造で体積が大きく設定されている。なお、スタッドバンプ8a、8b、8c、8dの体積は、これに限るものではなく、チップ部品2、3、4の主面2e、3e、4eの高さに応じて設定される。その他の構成は実施形態2と同様である。なお、実施形態4には、実施形態3を適用してもよい。
本発明の実施形態5に係るモジュール部品について図面を用いて説明する。図9は、本発明の実施形態5に係るモジュール部品の構成を模式的に示した断面図である。
本発明の第1の視点においては、モジュール部品において、第1基板と、前記第1基板に対向して配された第2基板と、主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、前記第2基板と前記第1チップ部品とを接続する第1バンプと、前記第2基板と前記第2チップ部品とを接続する第2バンプと、を備え、前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、前記第2バンプは、前記第1バンプの高さよりも高いことを特徴とする。
前記第2バンプは、前記第1バンプよりも多段に積層されたスタッドバンプであることが好ましい。
1a、1b、1c 基板電極
1d チップ部品搭載領域
1e 主面
2 第1チップ部品
2a、2b、2c チップ電極
2e 主面
2f ソルダレジスト
3 第2チップ部品
3a、3b、3c、3d チップ電極
3e 主面
3f ソルダレジスト
4 第3チップ部品
4a、4b、4c チップ電極
4e 主面
4f ソルダレジスト
5 第2基板
5a 第1基板電極
5b 第2基板電極
5c 配線
5d 支持板
5e ソルダレジスト
5f 第3基板電極
5g 第4基板電極
5h 配線
6 第3基板
6a 第3基板電極
6b 第4基板電極
6c 配線
6d 支持板
6e ソルダレジスト
7a 第1バンプ
7b 第2バンプ
7c 第3バンプ
7d 第4バンプ
8 スタッドバンプ
8a スタッドバンプ(第1バンプ)
8b スタッドバンプ(第2バンプ)
8c スタッドバンプ(第3バンプ)
8d スタッドバンプ(第4バンプ)
9 はんだバンプ
10a、10b、10c 金属ワイヤ
11a、11b、11c 接続材料
12 ソルダレジスト
20 モジュール部品
Claims (10)
- 第1基板と、
前記第1基板に対向して配された第2基板と、
主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、
主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、
前記第2基板と前記第1チップ部品とを接続する第1バンプと、
前記第2基板と前記第2チップ部品とを接続する第2バンプと、
を備え、
前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、
前記第2バンプは、前記第1バンプの高さよりも高いモジュール部品。 - 前記第1チップ部品は、主面に前記第1バンプと接続される第1チップ電極を有し、
前記第2チップ部品は、主面に前記第2バンプと接続される第2チップ電極を有し、
前記第2基板は、前記第1チップ電極と対向する位置に前記第1バンプと接続される第1基板電極を有するともに、前記第2チップ電極と対向する位置に前記第2バンプと接続される第2基板電極を有し、
前記第1基板電極及び前記第2基板電極は、前記第1チップ電極及び前記第2チップ電極よりも面積が大きい請求項1記載のモジュール部品。 - 前記第1バンプと前記第1電極との接続面積は、前記第1バンプと前記第1チップ電極との接続面積よりも小さく、
前記第2バンプと前記第2電極との接続面積は、前記第2バンプと前記第2チップ電極との接続面積よりも小さい請求項2記載のモジュール部品。 - 前記第1バンプは、スタッドバンプであり、
前記第2バンプは、前記第1バンプよりも多段に積層されたスタッドバンプである請求項1乃至3のいずれか一に記載のモジュール部品。 - 前記第1バンプは、スタッドバンプがはんだバンプで覆われた構造となっており、
前記第2バンプは、スタッドバンプがはんだバンプで覆われた構造となっている請求項1乃至3のいずれか一に記載のモジュール部品。 - 前記第2基板は、前記第1基板電極又は前記第2基板電極と電気的に接続された受動部品を有する請求項1乃至5のいずれか一に記載のモジュール部品。
- 前記第2基板と異なる位置にて前記第1基板に対向して配された第3基板と、
主面を前記第3基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、
前記第3基板と前記第2チップ部品とを接続する第3バンプと、
前記第3基板と前記第3チップ部品とを接続する第4バンプと、
をさらに備え、
前記第3チップ部品は、前記第4バンプ、前記第3基板、前記第3バンプを介して前記第2チップ部品と電気的に接続される請求項1乃至6のいずれか一に記載のモジュール部品。 - 主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品及び前記第2チップ部品と異なる位置に搭載される第3チップ部品と、
前記第2バンプと異なる位置で前記第2基板と前記第2チップ部品とを接続する第3バンプと、
前記第2基板と前記第3チップ部品とを接続する第4バンプと、
をさらに備え、
前記第3チップ部品は、前記第4バンプ、前記第2基板、前記第3バンプを介して前記第2チップ部品と電気的に接続される請求項1乃至6のいずれか一に記載のモジュール部品。 - 第1基板と、
前記第1基板に対向して配された第2基板と、
主面を前記第2基板側に向けた状態で前記第1基板上に搭載された第1チップ部品と、
主面を前記第2基板側に向けた状態で前記第1基板上の前記第1チップ部品と異なる位置に搭載されるとともに、前記第1チップ部品の厚さよりも薄い第2チップ部品と、
前記第2基板と前記第1チップ部品とを接続する第1バンプと、
前記第2基板と前記第2チップ部品とを接続する第2バンプと、
を備え、
前記第1チップ部品は、前記第1バンプ、前記第2基板、前記第2バンプを介して前記第2チップ部品と電気的に接続され、
前記第2基板は、前記第1バンプと接続される第1基板電極を有するともに、前記第2バンプと接続される第2基板電極を有し、
前記第2基板電極は、前記第1基板電極よりも前記第1基板側に突出し、
前記第2バンプは、前記第1バンプの高さと同じ高さであるモジュール部品。 - 第1基板の所定の領域上に、第1チップ部品と、前記第1チップ部品の厚さよりも薄い第2チップ部品とを、主面を上にした状態で搭載する工程と、
前記第1チップ部品の第1チップ電極、及び、前記第2基板の第1基板電極の一方の上に第1バンプを形成するとともに、前記第2チップ部品の第2チップ電極、及び、前記第2基板の第2基板電極の一方の上に前記第1バンプの高さよりも高い第2バンプを形成する工程と、
前記第1チップ電極と前記第1基板電極とが対向し、かつ、前記第2チップ電極と前記第2基板電極とが対向するように位置合せをして、前記第1チップ電極と前記第1基板電極とを前記第1バンプを介して接続し、かつ、前記第2チップ電極と前記第2基板電極とを前記第2バンプを介して接続する工程と、
を含むモジュール部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014073414A JP6311407B2 (ja) | 2014-03-31 | 2014-03-31 | モジュール部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014073414A JP6311407B2 (ja) | 2014-03-31 | 2014-03-31 | モジュール部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015195319A true JP2015195319A (ja) | 2015-11-05 |
JP6311407B2 JP6311407B2 (ja) | 2018-04-18 |
Family
ID=54434096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014073414A Active JP6311407B2 (ja) | 2014-03-31 | 2014-03-31 | モジュール部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6311407B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092170A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 電子部品の実装構造 |
JPWO2020017582A1 (ja) * | 2018-07-20 | 2021-06-24 | 株式会社村田製作所 | モジュール |
WO2022158444A1 (ja) * | 2021-01-22 | 2022-07-28 | 住友ベークライト株式会社 | 成形用樹脂組成物 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629456A (ja) * | 1992-07-11 | 1994-02-04 | Hitachi Ltd | 半導体装置 |
JPH07221262A (ja) * | 1994-02-07 | 1995-08-18 | Hitachi Ltd | 半導体モジュール |
JP2000223651A (ja) * | 1999-01-28 | 2000-08-11 | United Microelectronics Corp | 対向マルチチップ用パッケージ |
JP2001351934A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Materials Corp | スタッドバンプ成形用キャピラリー |
JP2003234450A (ja) * | 2002-02-07 | 2003-08-22 | Toyota Motor Corp | 回路素子接続用導電板 |
JP2006261311A (ja) * | 2005-03-16 | 2006-09-28 | Sony Corp | 半導体装置及びその製造方法 |
JP2009076562A (ja) * | 2007-09-19 | 2009-04-09 | Nec Corp | 電子装置及び電極接続方法 |
JP2013042005A (ja) * | 2011-08-17 | 2013-02-28 | Sony Corp | 半導体装置、半導体装置の製造方法、及び、電子機器 |
JP2014022453A (ja) * | 2012-07-13 | 2014-02-03 | Fuji Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014036976A1 (en) * | 2012-09-10 | 2014-03-13 | Huawei Technologies Co., Ltd. | Devices and methods for 2.5d interposers |
-
2014
- 2014-03-31 JP JP2014073414A patent/JP6311407B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629456A (ja) * | 1992-07-11 | 1994-02-04 | Hitachi Ltd | 半導体装置 |
JPH07221262A (ja) * | 1994-02-07 | 1995-08-18 | Hitachi Ltd | 半導体モジュール |
JP2000223651A (ja) * | 1999-01-28 | 2000-08-11 | United Microelectronics Corp | 対向マルチチップ用パッケージ |
JP2001351934A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Materials Corp | スタッドバンプ成形用キャピラリー |
JP2003234450A (ja) * | 2002-02-07 | 2003-08-22 | Toyota Motor Corp | 回路素子接続用導電板 |
JP2006261311A (ja) * | 2005-03-16 | 2006-09-28 | Sony Corp | 半導体装置及びその製造方法 |
JP2009076562A (ja) * | 2007-09-19 | 2009-04-09 | Nec Corp | 電子装置及び電極接続方法 |
JP2013042005A (ja) * | 2011-08-17 | 2013-02-28 | Sony Corp | 半導体装置、半導体装置の製造方法、及び、電子機器 |
JP2014022453A (ja) * | 2012-07-13 | 2014-02-03 | Fuji Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
WO2014036976A1 (en) * | 2012-09-10 | 2014-03-13 | Huawei Technologies Co., Ltd. | Devices and methods for 2.5d interposers |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092170A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 電子部品の実装構造 |
JPWO2020017582A1 (ja) * | 2018-07-20 | 2021-06-24 | 株式会社村田製作所 | モジュール |
US11419215B2 (en) | 2018-07-20 | 2022-08-16 | Murata Manufacturing Co., Ltd. | Module |
US11716813B2 (en) | 2018-07-20 | 2023-08-01 | Murata Manufacturing Co., Ltd. | Module |
WO2022158444A1 (ja) * | 2021-01-22 | 2022-07-28 | 住友ベークライト株式会社 | 成形用樹脂組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP6311407B2 (ja) | 2018-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10453802B2 (en) | Semiconductor package structure, semiconductor device and method for manufacturing the same | |
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
US20150382463A1 (en) | Printed circuit board, package substrate, and method of fabricating the same | |
JP6329238B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
US9704791B2 (en) | Wiring board and electronic device | |
US9848491B2 (en) | Wiring board, electronic device, and electronic module | |
US20130258623A1 (en) | Package structure having embedded electronic element and fabrication method thereof | |
JP2014127678A (ja) | 配線基板および電子装置 | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP6311407B2 (ja) | モジュール部品及びその製造方法 | |
US10251269B2 (en) | Wiring board, electronic device, and light emitting apparatus | |
JP5868274B2 (ja) | 配線基板およびそれを用いた電子装置 | |
EP2849226B1 (en) | Semiconductor package | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
TWI479959B (zh) | 印刷電路板及其製造方法 | |
JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP2010056202A (ja) | 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置 | |
CN112543546A (zh) | 具有散热结构的线路板及其制作方法 | |
JP5383151B2 (ja) | 電子部品搭載用基板 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
WO2013099360A1 (ja) | モジュールおよびこれを備えるモジュール搭載部品 | |
JP6001464B2 (ja) | 配線基板および電子装置 | |
JP2004303885A (ja) | 実装基板および電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6311407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |