JP2003234450A - 回路素子接続用導電板 - Google Patents

回路素子接続用導電板

Info

Publication number
JP2003234450A
JP2003234450A JP2002031024A JP2002031024A JP2003234450A JP 2003234450 A JP2003234450 A JP 2003234450A JP 2002031024 A JP2002031024 A JP 2002031024A JP 2002031024 A JP2002031024 A JP 2002031024A JP 2003234450 A JP2003234450 A JP 2003234450A
Authority
JP
Japan
Prior art keywords
plate
thin plate
shaped
conductive
lead plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002031024A
Other languages
English (en)
Inventor
Akinori Hirata
昭憲 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002031024A priority Critical patent/JP2003234450A/ja
Publication of JP2003234450A publication Critical patent/JP2003234450A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ろう付け時のセルフアライメント力を強めて
接続位置のずれ発生をなくし、ろう付け厚さも均一と
し、被接続部との間の接続耐久性も高めることのできる
回路素子接続用導電板を提供する。 【解決手段】 段差Δｈ１のある被接続部１ａ，２ａ相
互間をろう付けにより接続する導電板６を、被接続部１
ａ，２ａ相互間の距離以上の長さをもつリード板部６ａ
と、このリード板部の長さ方向に所定の間隔をもつ複数
箇所からリード板部の一方面側に各々延出するＬ字形の
細板状脚部６ｂとを備えて構成する。複数箇所の細板状
脚部６ｂは、各々リード板部６ａの幅方向にくし歯状に
複数本配列されて細板状脚部群６ｃ，６ｄを構成する。
細板状脚部群をなす細板状脚部の延出長相互間には、被
接続部相互間における段差Δｈ１寸法にほぼ等しい寸法
差を設定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、段差のある被接続
部相互間を、各被接続部において半田付け等のろう付け
を施して接続する回路素子接続用導電板に関するもので
ある。
【０００２】
【従来の技術】図５は、高さに差のある、隣接する一対
の半導体素子の各上面に形成された電極相互間を半田付
けによって接続する従来技術を示す図で、（ａ）は平面
図、（ｂ）は（ａ）図中の矢印イ方向から見た図であ
る。図において、１，２は絶縁基板３上に隣接して配置
された一対の半導体素子である。一対の半導体素子１，
２は、各々絶縁基板３上に形成された電極パターン（図
示せず）に半田付けにより接続固定されている。４，５
はその接続固定後の半田を示す。この一対の半導体素子
１，２は、各々上面の全域に電極１ａ，２ａが形成され
ているが、高さに差がある。
【０００３】従来の回路素子接続用導電板５１は、半導
体素子１，２の上面の電極１ａ，２ａ相互間の距離程度
の長さを有する導電性平板からなり、その両端部の各下
面にて上記電極１ａ，２ａに各別に半田付けを施し、そ
れら電極１ａ，２ａ相互間を接続（導通）する。半田付
けは、例えば導電板５１又は半導体素子１，２の電極１
ａ，２ａに溶融半田を付着させた状態で相互を接触さ
せ、冷却することで行われる。図中５２，５３は接続後
における半田を示す。
【０００４】半導体素子１，２の相互接続に導電板５１
を用いれば、リード線（図示せず）を用いた場合に比べ
て大電流を流すことができると共に、それ自身に放熱作
用をもたせることができるので、特に、電極１ａ，２ａ
の領域が比較的広い、電流容量の大きな半導体素子１，
２の相互接続に有効である。また、接続作業もリード線
を用いた接続に比べて作業が簡単になる等の利点があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
技術においては、回路素子接続用導電板５１が単なる導
電性平板からなるため、接続の際の半田溶融時、導電板
５１両端側の半田付け部分におけるセルフアライメント
力が弱い。このため導電板５１が、半導体素子１，２の
電極１ａ，２ａ領域中の予め選定しておいた被接続部位
置からずれて半田付けされやすかった。図５（ａ）はこ
の様子を例示するもので、導電板５１は半導体素子１，
２に対して斜めに大きくずれて半田付けされている。
【０００６】また、導電板５１が単なる導電性平板から
なることによっては、半導体素子１，２の各電極１ａ，
２ａの高さ位置に差がある場合に、導電板５１が両電極
１ａ，２ａ間に斜めに掛け渡されることになり、図５
（ｂ）に示すように、半田５２，５３部分の厚さが不均
一になった。
【０００７】更に、導電板５１が単なる導電性平板から
なることによっては、外力や半導体素子１，２からの発
生熱等によって、導電板５１と各半導体素子１，２との
間、あるいは半導体素子１，２相互間に働く応力は緩和
されず、導電板５１と半導体素子１，２の電極１ａ，２
ａとの間の接続耐久性が低くなった。このため、図５
（ｂ）に示すように、半田８部分に上記応力によるクラ
ック５４が生じることがあった。
【０００８】本発明は、上記従来技術の問題点を解消す
るためになされたもので、ろう付け時におけるセルフア
ライメント力不足による接続位置のずれが防止され、ま
た、ろう付け厚さも均一となり、更に、被接続部との間
の接続耐久性を高めることのできる回路素子接続用導電
板を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、段差のある被接続部相互
間を、各被接続部にてろう付けを施して接続する回路素
子接続用導電板において、前記被接続部相互間の距離以
上の長さを有するリード板部と、このリード板部の長さ
方向の前記被接続部相互間の距離に応じた間隔を有する
複数の箇所から該リード板部のいずれか一方の板面側に
各々延出する断面ほぼＬ字形の細板状脚部とを備え、こ
の細板状脚部は、前記複数の箇所にて各々前記リード板
部の幅方向にくし歯状に複数本配列されて細板状脚部群
を構成し、これら細板状脚部群相互における細板状脚部
の延出長相互間には、前記被接続部相互間における段差
寸法にほぼ等しい寸法差が設定されることを特徴とす
る。
【００１０】請求項２に記載の発明は、請求項１に記載
の発明において、細板状脚部群はリード板部の長さ方向
両端部に形成されることを特徴とする。
【００１１】請求項３に記載の発明は、請求項１又は２
に記載の発明において、細板状脚部群はリード板部の長
さ方向両端間に形成されることを特徴とする。
【００１２】請求項４に記載の発明は、請求項１、２又
は３に記載の発明において、リード板部の幅方向に配列
された各細板状脚部の、被接続部との接続面側に均等に
荷重を与える錘板部がリード板部の長さ方向端部に複数
本配列されて錘板部群を構成することを特徴とする。
【００１３】請求項５に記載の発明は、請求項４に記載
の発明において、リード板部、細板状脚部群及び錘板部
群が、１枚の導電性平板体に対する切込み及び折曲げ加
工により形成されることを特徴とする。
【００１４】請求項６に記載の発明は、請求項１〜５の
いずれかに記載の発明において、細板状脚部のＬ字形下
端面の先端部分に、被接続部側とは反対側に鋭角をなす
先端が向くように傾斜面が形成されることを特徴とす
る。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。本発明は、段差のある被接続部相互間を、各被接
続部にてろう付けを施して接続する回路素子接続用の導
電板に係るものであり、ここでは、高さに差のある、隣
接する一対の半導体回路素子（半導体素子）の各上面に
形成された電極相互間を半田付けにより接続する場合を
例に採って、図面に基づき説明する。
【００１６】図１は、本発明による回路素子接続用導電
板が適用された半導体素子接続構造の一例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図中の矢印イ方向から
見た図である。図において、１，２は絶縁基板３上に隣
接して配置された一対の半導体素子、例えばダイオード
とＩＧＢＴである。一対の半導体素子１，２は、各々絶
縁基板３上に形成された電極パターン（図示せず）に半
田付けにより接続固定されている。４，５はその接続固
定後の半田を示す。この一対の半導体素子１，２は、各
々上面の全域に電極１ａ，２ａが形成されているが、高
さに差Δｈ１がある。
【００１７】本発明による回路素子接続用導電板６は、
このように高さの差Δｈ１がありながらも半導体素子
１，２相互間において傾斜することなく、同半導体素子
１，２上面の電極１ａ，２ａ相互間を半田付けによって
接続（導通）するもので、基本的にはリード板部６ａと
細板状脚部６ｂとを備えてなる。
【００１８】リード板部６ａは、半導体素子１，２上面
の電極１ａ，２ａ領域中において各々予め選定した接続
位置（被接続部）相互間の距離以上の長さを有する。ま
た細板状脚部６ｂは、図１（ｂ）に示すように、リード
板部６ａの長さ方向の接続位置相互間の距離に応じた間
隔を有する２箇所から同リード板部６ａの下面側に各々
延出する、断面ほぼＬ字形（左向きのＬ字形を含む。）
に形成されている。
【００１９】この細板状脚部６ｂは、図１（ａ）に示す
ように、電極１ａ，２ａ各側において、各々リード板部
６ａの幅方向〔図１（ａ）中、上下方向〕に、各々一定
の間隔を置いたくし歯状に多数本配列されて細板状脚部
群６ｃ，６ｄを構成する。
【００２０】ここで、リード板部６ａ左右側の細板状脚
部６ｂ，６ｂ（細板状脚部群６ｃ，６ｄ）の間隔は、図
中左右側の細板状脚部６ｂ，６ｂのＬ字形下端面６ｅ，
６ｅ相互間距離が、予め選定した接続位置相互間距離に
ほぼ等しい寸法に設定される。この例では、接続すべき
電極１ａ，２ａが半導体素子１，２の上面全域に形成さ
れていて、選定した接続位置相互間の距離の許容幅は大
きいので、リード板部６ａの左右側の細板状脚部６ｂ，
６ｂの間隔設定は大凡でよい。リード板部６ａの長さ
も、同様に、接続すべき電極１ａ，２ａが半導体素子
１，２の上面全域に形成されていることから許容幅は大
きくなり、したがって大凡の設定でよい。
【００２１】更に、リード板部６ａの左右側の細板状脚
部群６ｃ，６ｄ相互における細板状脚部６ｂ，６ｂの延
出長（図１（ｂ）中、上下方向長さ）相互間には、半導
体素子１，２の高さの差Δｈ１にほぼ等しい寸法差が設
定されている。
【００２２】このような構成において、半田付けは、例
えば導電板６の各細板状脚部６ｂのＬ字形下端面６ｅ又
は半導体素子１，２の電極１ａ，２ａ（各接続位置）に
溶融半田を付着させた状態で相互を接触させ、冷却する
ことで行われる。図中１２，１３は接続後における半田
を示す。
【００２３】半導体素子１，２の相互接続に導電板６を
用いれば、リード線（図示せず）を用いた場合に比べて
大電流を流すことができると共に、それ自身に放熱作用
をもたせることができるので、特に、電極１ａ，２ａの
領域が比較的広い、電流容量の大きな半導体素子１，２
の相互接続に有効である。また、接続作業もリード線を
用いた接続に比べて作業が簡単になる等の利点がある。
【００２４】特に、本発明の導電板６によれば、くし歯
状に配列されて細板状脚部群６ｃ，６ｄを構成する、断
面ほぼＬ字形の細板状脚部６ｃ（Ｌ字形下端面６ｅ）に
おいて各々半田付けするので、接続の際の半田溶融時、
各半田付け部分におけるセルフアライメント力が増す。
したがって、セルフアライメント力不足による半田付け
位置のずれ発生がなく、導電板６は、半導体素子１，２
の電極１ａ，２ａ領域中の予め選定しておいた被接続部
位置にずれなく半田付けできる。
【００２５】また、リード板部６ａの左右側の細板状脚
部群６ｃ，６ｄ相互における細板状脚部６ｂ，６ｂの延
出長相互間には、半導体素子１，２の高さの差Δｈ１に
ほぼ等しい寸法差が設定されている。したがって、導電
板６は高さの異なる半導体素子１，２間においても水平
に保持され、半田１２，１３部分の厚さが均一になる。
【００２６】更に、導電板６と各半導体素子１，２との
接続において、リード板部６ａと各半導体素子１，２と
の間には、断面ほぼＬ字形の細板状脚部６ｃがくし歯状
に配列された細板状脚部群６ｃ，６ｄが介在する。した
がって、外力や半導体素子１，２からの発生熱等によっ
て、導電板６と各半導体素子１，２との間、あるいは半
導体素子１，２相互間に応力が働いた場合でも、その応
力は上記細板状脚部群６ｃ，６ｄによって吸収、緩和さ
れる。これにより、導電板６と半導体素子１，２（電極
１ａ，２ａ）との間の接続耐久性は高められ、応力によ
る半田１２，１３部分におけるクラック発生等を防止で
きる。
【００２７】なお、リード板部６ａ長さ方向（図示左右
方向）端部側において、リード板部６ａ幅方向に均等に
錘を設ければ、その錘が設けられたリード板部６ａ側に
おいて、各細板状脚部６ｂのＬ字形下端面６ｅ側に均等
に荷重を与えることができる。したがって半田付け時
に、各細板状脚部６ｂのＬ字形下端面６ｅに対してその
被接続部側に均等な押圧力を与えることができ、半田１
２，１３部分の厚さを均一化できる。図示例では、上記
錘として錘板部６ｆが設けられている。この錘板部６ｆ
は、リード板部６ａの図中左側に形成された細板状脚部
６ｂ，６ｂ相互間から各々左方向に水平に多数突出し、
くし歯状の錘板部群６ｇを構成する。細板状脚部６ｂ
は、延出長が大きい程、撓みやすく、半田付け時におけ
る各細板状脚部６ｂの実際の延出長にばらつきが生じや
すいが、くし歯状の錘板部群６ｇはこれを防ぎ、半田付
け後、半田１２，１３部分の厚さを均一化できる。
【００２８】上述導電板６は、全体、すなわちリード板
部６ａ、細板状脚部群６ｃ，６ｄ及び錘板部群６ｇが１
枚の薄い導電性平板に対する切込み及び折曲げ加工によ
り一体形成可能で、通常はこのような加工によって作製
され、コストの低減が図られるが、それ以外の方法によ
って作製してもよい。例えば、導電性金属を鋳型に流し
込んで図示形状を得る成形法によって作製してもよい。
【００２９】なお上述実施形態では、細板状脚部群６
ｃ，６ｄをリード板部６ａの長さ方向両端部に形成し
た。これによれば、リード板部６ａの長さは必要最小限
で済み、また作製も簡単になるので、材料及び製造の両
面においてコストの低減が図れるが、この細板状脚部群
６ｃ，６ｄをリード板部６ａの長さ方向両端間に形成し
てもよいことはいうまでもない。
【００３０】また上述実施形態では、１つの半導体素子
につき１つの細板状脚部群を形成したが、１つの半導体
素子につき複数の細板状脚部群を形成してもよい。図２
はそのような導電板の一例が適用された電極構造を示す
図で、（ａ）は平面図、（ｂ）は（ａ）図中の矢印イ方
向から見た図である。この図２において、図１と同一符
号は同一又は相当部分を示す。ここでは、１つの半導体
素子１（又は２）につき、２つの細板状脚部群６ｃ，６
ｃ（又は６ｄ，６ｄ）を形成した例を示している。これ
によれば、より大きな電流を流すことができ、また、応
力緩和、放熱効果も増大する。
【００３１】更に上述実施形態では、２つの半導体素子
（回路素子）間を接続する導電板を例に採って説明した
が、３つ以上の回路素子の各々を接続可能に構成しても
よい。図３はそのような導電板の一例が適用された電極
構造を示す図で、（ａ）は平面図、（ｂ）は（ａ）図中
の矢印イ方向から見た図である。この図３において、６
ｈは細板状脚部群６ｃ，６ｄとほぼ同様に構成された細
板状脚部群で、バスバー７の上面の接続端子面７ａに半
田付けされる。１４は接続後における半田、Δｈ２は半
導体素子２とバスバー７の被接続部相互間に生じている
高さの差を示す。その他、図１と同一符号は同一又は相
当部分を示す。ここでは、２つの半導体素子１，２と１
つのバスバー７を接続するように構成した例を示してい
る。これによれば、３つの回路素子（半導体素子１，２
及びバスバー７）を１つの導電板６により接続でき、ま
た、３つの回路素子間において応力緩和、放熱促進が図
れる。
【００３２】図４は、細板状脚部６ｂの他の例を示す拡
大図で、Ｌ字形下端面６ｅの先端部分に、被接続部（電
極１ａ，２ａ）側とは反対側に鋭角をなす先端が向くよ
うに傾斜面４１を形成し、半田１２（１３，１４）との
接触面積を増大した細板状脚部６ｂを示す。これによれ
ば、細板状脚部６ｂに、そのＬ字形下端面６ｅの先端側
に傾斜するような応力が働いた場合に、同下端面６ｅ先
端部分における応力集中を緩和することができる。
【００３３】また、上述実施形態のいずれも複数の回路
素子間の接続に本発明の導電板を用いたが、１パッケー
ジ化された複数の回路素子からなる回路デバイス、例え
ば複数の半導体素子を備えてなる複合半導体デバイスや
集積回路等において被接続部相互間に段差がある場合
に、その被接続部相互間の接続に本発明の導電板を用い
てもよい。この場合にも、各被接続部において、ろう付
け時におけるセルフアライメント力不足による接続位置
のずれが防止され、また、ろう付け厚さも均一になる。
【００３４】更に、上述実施形態では、いずれも隣り合
った回路素子間の接続に本発明の電極を用いたが、接続
しない回路素子を跨いでその両側に配置された回路素子
同士を接続する場合に本発明の電極を用いてもよい。上
述各例において、半田付けに代え、銀ろう、銅ろう等を
用いたろう付けを行うようにしてもよい。
【００３５】
【発明の効果】以上述べたように請求項１の発明によれ
ば、ろう付け時におけるセルフアライメント力不足によ
る接続位置のずれが防止され、また、ろう付け厚さも均
一となり、更に、被接続部との間の接続耐久性を高める
ことのできる回路素子接続用導電板を提供できる。
【００３６】また、請求項２の発明によれば、細板状脚
部群をリード板部の長さ方向両端部に形成したので、材
料及び製造の両面においてコストの低減が図れる。
【００３７】請求項３の発明によれば、必要とする被接
続部相互間の寸法以上のリード板部が形成され、放熱面
積の拡大が図れる。請求項３の発明を請求項２の発明に
適用した場合には、回路素子相互間の通電路、伝熱路が
拡張され、電流容量や放熱効果の増大が図れ、また、応
力緩和効果も増大し、更に、３つ以上の被接続部の共通
接続も可能となる。
【００３８】請求項４の発明によれば、電極のろう付け
時に、各細板状脚部のＬ字形下端面に対してその被接続
部側に均等な押圧力を与えることができ、接続後のろう
厚さを均一化できる。
【００３９】請求項５の発明によれば、本発明の電極
を、切込み及び折曲げ加工により作製するので製作コス
トの低減が図れる。
【００４０】請求項６の発明によれば、細板状脚部に、
そのＬ字形下端面の先端側に傾斜するような応力が働い
た場合に、同下端面先端部分における応力集中を緩和す
ることができる。
【図面の簡単な説明】
【図１】本発明の導電板が適用された半導体素子接続構
造の一例を示す図である。
【図２】本発明の他の例の導電板が適用された半導体素
子接続構造の一例を示す図である。
【図３】本発明の更に異なる例の導電板が適用された半
導体素子接続構造の一例を示す図である。
【図４】本発明の導電板の細板状脚部の他の例を示す拡
大図である。
【図５】従来の導電板が用いられた半導体素子接続構造
を示す図である。
【符号の説明】
１ａ，２ａ 半導体素子上面の電極（被接続部） ６ 本発明の電極 ６ａ リード板部 ６ｂ 細板状脚部 ６ｃ，６ｄ 細板状脚部群 Δｈ１ 高さの差（段差）

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 段差のある被接続部相互間を、各被接続
    部にてろう付けを施して接続する回路素子接続用導電板
    において、 前記被接続部相互間の距離以上の長さを有するリード板
    部と、このリード板部の長さ方向の前記被接続部相互間
    の距離に応じた間隔を有する複数の箇所から該リード板
    部のいずれか一方の板面側に各々延出する断面ほぼＬ字
    形の細板状脚部とを備え、 この細板状脚部は、前記複数の箇所にて各々前記リード
    板部の幅方向にくし歯状に複数本配列されて細板状脚部
    群を構成し、 これら細板状脚部群相互における細板状脚部の延出長相
    互間には、前記被接続部相互間における段差寸法にほぼ
    等しい寸法差が設定されることを特徴とする回路素子接
    続用導電板。
  2. 【請求項２】 細板状脚部群はリード板部の長さ方向両
    端部に形成されることを特徴とする請求項１に記載の回
    路素子接続用導電板。
  3. 【請求項３】 細板状脚部群はリード板部の長さ方向両
    端間に形成されることを特徴とする請求項１又は２に記
    載の回路素子接続用導電板。
  4. 【請求項４】 リード板部の幅方向に配列された各細板
    状脚部の、被接続部との接続面側に均等に荷重を与える
    錘板部がリード板部の長さ方向端部に複数本配列されて
    錘板部群を構成することを特徴とする請求項１、２又は
    ３に記載の回路素子接続用導電板。
  5. 【請求項５】 リード板部、細板状脚部群及び錘板部群
    が、１枚の導電性平板体に対する切込み及び折曲げ加工
    により形成されることを特徴とする請求項４に記載の回
    路素子接続用導電板。
  6. 【請求項６】 細板状脚部のＬ字形下端面の先端部分
    に、被接続部側とは反対側に鋭角をなす先端が向くよう
    に傾斜面が形成されることを特徴とする請求項１〜５の
    いずれかに記載の回路素子接続用導電板。
JP2002031024A 2002-02-07 2002-02-07 回路素子接続用導電板 Pending JP2003234450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002031024A JP2003234450A (ja) 2002-02-07 2002-02-07 回路素子接続用導電板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002031024A JP2003234450A (ja) 2002-02-07 2002-02-07 回路素子接続用導電板

Publications (1)

Publication Number Publication Date
JP2003234450A true JP2003234450A (ja) 2003-08-22

Family

ID=27774550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002031024A Pending JP2003234450A (ja) 2002-02-07 2002-02-07 回路素子接続用導電板

Country Status (1)

Country Link
JP (1) JP2003234450A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195319A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 モジュール部品及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195319A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 モジュール部品及びその製造方法

Similar Documents

Publication Publication Date Title
US7675144B2 (en) Method of making wireless semiconductor device, and leadframe used therefor
US8076771B2 (en) Semiconductor device having metal cap divided by slit
JP2004040008A (ja) 半導体装置
JP2003234450A (ja) 回路素子接続用導電板
JP7156172B2 (ja) 半導体装置
JPH0823147A (ja) 回路基板の接続構造
JP2004296624A (ja) 半導体装置
JP6242328B2 (ja) 半導体装置
JP2753140B2 (ja) 半導体用回路基板
JPS6347266B2 (ja)
JPH10229223A (ja) 熱電素子
JP4329187B2 (ja) 半導体素子
JP6456182B2 (ja) 銅貼り基板
JP4137782B2 (ja) リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器
WO2022208603A1 (ja) 半導体装置
JP5564367B2 (ja) 半導体装置及びリードフレーム
JPS6018846Y2 (ja) 半導体装置
JPH0618218B2 (ja) 半導体素子の固着方法
JPH1126670A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2024007794A (ja) 半導体装置
JPH03214655A (ja) リードピン
JPH07312403A (ja) 半導体装置及びその製造方法及び実装基板
JP2006080300A (ja) リードフレーム及びその製造方法
JP2019087676A (ja) 半導体装置
JP6246654B2 (ja) パワー半導体モジュール