WO2022208603A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022208603A1
WO2022208603A1 PCT/JP2021/013259 JP2021013259W WO2022208603A1 WO 2022208603 A1 WO2022208603 A1 WO 2022208603A1 JP 2021013259 W JP2021013259 W JP 2021013259W WO 2022208603 A1 WO2022208603 A1 WO 2022208603A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit pattern
electrode
semiconductor device
pair
terminal
Prior art date
Application number
PCT/JP2021/013259
Other languages
English (en)
French (fr)
Inventor
賢太 中原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112021007408.3T priority Critical patent/DE112021007408T5/de
Priority to PCT/JP2021/013259 priority patent/WO2022208603A1/ja
Priority to JP2023509917A priority patent/JP7438454B2/ja
Priority to CN202180096198.6A priority patent/CN117043939A/zh
Priority to US18/260,592 priority patent/US20240071868A1/en
Publication of WO2022208603A1 publication Critical patent/WO2022208603A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Definitions

  • the present disclosure relates to semiconductor devices.
  • a semiconductor device is provided with a terminal which is an external electrode whose one end is joined to a circuit pattern and whose other end is connected to an external device.
  • a terminal which is an external electrode whose one end is joined to a circuit pattern and whose other end is connected to an external device.
  • Patent Document 1 in order to increase the bonding area between an electrode and a wiring pattern (corresponding to a circuit pattern), one end of an electrode is provided with a pair of triangular bent portions. A structure is disclosed that is bent so as to stand on the joint surface.
  • an object of the present disclosure is to provide a semiconductor device capable of suppressing heat generation at joints between circuit patterns and terminals when a large current is applied.
  • a semiconductor device includes a circuit board having a circuit pattern on which a semiconductor element is mounted, and a terminal that is an external electrode whose one end is joined to the circuit pattern and whose other end is connected to an external device.
  • the terminal comprises: an electrode joint part having a rectangular shape in top view, the lower surface of which is joined to the circuit pattern by a jointing material; and a pair of sub-wiring portions extending from both ends of the main wiring portion in the width direction along a second side and a third side adjacent to the first side of the electrode junction portion.
  • the lower end portions of the pair of sub-wiring portions protrude downward from the lower surface of the electrode joint portion, and the lower end portions of the pair of sub-wiring portions are connected to the circuit pattern by the bonding material together with the lower surface of the electrode joint portion. It is joined.
  • the circuit pattern and the electrode joint portion are joined together with the joint material in a state in which the lower ends of the pair of sub-wiring portions protrude downward from the lower surface of the electrode joint portion. Because of the bonding, the bonding area between the circuit pattern and the terminal increases compared to the case where the lower ends of the pair of sub-wiring portions are bonded to the circuit pattern with a bonding material. As a result, heat generation at the junction between the circuit pattern and the terminal can be suppressed when a large current is applied.
  • FIG. 3 is a front view showing a state in which terminals included in the semiconductor device according to Embodiment 1 are joined to a circuit pattern;
  • FIG. FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1;
  • FIG. 10 is a front view of a terminal included in a semiconductor device according to a second embodiment;
  • 4 is a cross-sectional view taken along the line BB of FIG. 3;
  • FIG. FIG. 10 is a front view showing a state in which a terminal included in a semiconductor device according to a second embodiment is joined to a circuit pattern;
  • 6 is a cross-sectional view taken along line CC of FIG. 5;
  • FIG. 11 is a front view showing a state in which a terminal included in a semiconductor device according to a third embodiment is joined to a circuit pattern
  • FIG. 8 is a cross-sectional view taken along line DD of FIG. 7
  • FIG. 13 is a front view showing a state in which a terminal included in a semiconductor device according to a fourth embodiment is joined to a circuit pattern
  • FIG. 1 is a front view showing a state in which a terminal 3 included in the semiconductor device according to Embodiment 1 is joined to a circuit pattern 2.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG.
  • the semiconductor device includes a circuit board 1, a semiconductor element (not shown), and terminals 3.
  • the semiconductor device further includes a sealing resin (not shown) for sealing the circuit board 1 and the semiconductor element, and a case (not shown) filled with the sealing resin. Therefore, the description of these will be omitted.
  • the circuit board 1 is made of ceramic with excellent thermal conductivity, such as aluminum nitride or silicon nitride, or resin with excellent thermal conductivity.
  • a circuit pattern 2 is provided on the upper surface of the circuit board 1 .
  • the circuit pattern 2 is formed using copper, an aluminum alloy, or the like, and a semiconductor element (not shown) is mounted on the upper surface of the circuit pattern 2 .
  • the terminal 3 is an external electrode, and has one end connected to the circuit pattern 2 and the other end connected to an external device (not shown). Specifically, the terminal 3 includes an electrode connection portion 4 , a main wiring portion 5 , a pair of sub-wiring portions 6 , and a device connection portion 7 .
  • the electrode connection portion 4, the main wiring portion 5, the pair of sub-wiring portions 6, and the device connection portion 7 are made of, for example, a single metal plate having a certain thickness formed using copper or a copper alloy (hereinafter referred to as "before processing. It is manufactured by processing a metal plate of
  • the electrode joint portion 4 has sides 4a and 4d facing each other and sides 4b and 4c adjacent to these sides 4a and 4d, and is formed in a rectangular shape when viewed from above. there is The lower surface of the electrode joint portion 4 is joined to the circuit pattern 2 with a joint material 8 such as solder.
  • the main wiring portion 5 is provided upright on the side 4a of the electrode junction portion 4 as the first side. Specifically, the main wiring portion 5 is formed by bending upward along the side 4a the portion that will become the electrode connection portion 4 in the metal plate before processing. there is although not shown, the lower end of the main wiring portion 5 is positioned at the same height as the lower surface of the electrode joint portion 4 and is joined to the circuit pattern 2 together with the lower surface of the electrode joint portion 4 by a joint material 8 .
  • the pair of sub-wiring portions 6 are formed from both ends of the main wiring portion 5 in the width direction to a side 4b as a second side adjacent to the side 4a of the electrode joint portion 4 and a third side. It extends along the side 4c as a side.
  • the pair of sub-wiring portions 6 are bent in the direction of the sides 4b and 4c with respect to the portion to be the main wiring portions 5 in the metal plate before processing. and arranged in an upright manner along the outer peripheries of the sides 4 b and 4 c of the electrode joint portion 4 .
  • the upper ends of the pair of sub-wiring portions 6 are located above the upper ends of the main wiring portions 5 .
  • the lower ends of the pair of sub-wiring portions 6 protrude below the lower surface of the electrode joint portion 4 . Therefore, the lower ends of the pair of sub-wiring portions 6 protrude below the lower surface of the electrode-jointing portion 4 and are connected to the circuit pattern 2 together with the lower surface of the electrode-jointing portion 4 and the lower end of the main wiring portion 5 by the joining material 8 . are spliced.
  • the device connection portion 7 is formed by bending the portion to be the device connection portion 7 toward the side 4d opposite to the side 4a of the electrode connection portion 4 with respect to the portion to be the main wiring portion 5 in the metal plate before processing. and is connected to an external device (not shown).
  • the device connection portion 7 is formed in a rectangular shape when viewed from above, and extends from the upper end portion of the main wiring portion 5 toward the side 4 d of the electrode connection portion 4 .
  • the electrode connection portion 4, the main wiring portion 5, and the pair of sub-wiring portions 6 correspond to one end portion of the terminal 3 that is connected to the circuit pattern 2, and the device connection portion 7 is connected to an external device (not shown). It corresponds to the other end of the terminal 3 that is connected.
  • the electrode joint portion 4 is formed with a groove 9 penetrating from the upper surface to the lower surface.
  • the groove 9 is formed from the central portion of the side 4d of the electrode connection portion 4 to the central portion of the sides 4b and 4c along the direction parallel to the sides 4b and 4c. Further, the groove 9 is branched at this point in a direction parallel to the sides 4a and 4d and formed over the central portions of the sides 4b and 4c. Further, the groove 9 is formed from this point to the side 4a along the sides 4b and 4c.
  • the width of the upper surface side and the width of the lower surface side of the groove 9 are constant.
  • the terminal 3 and the circuit pattern 2 are heated to a temperature exceeding the melting point of the bonding material 8 in the bonding process. spliced.
  • the bonding material 8 melted by heating penetrates into the groove 9 and spreads within the groove 9 , thereby improving the bonding strength between the electrode bonding portion 4 and the circuit pattern 2 .
  • the semiconductor device includes a circuit board 1 having a circuit pattern 2 on which a semiconductor element is mounted, one end of which is joined to the circuit pattern 2, and the other end of which is connected to an external device.
  • the terminal 3 is provided with a terminal 3 which is an external electrode to be connected.
  • the terminal 3 has an electrode joint portion 4 having a rectangular shape in a top view, the lower surface of which is joined to the circuit pattern 2 by a joint material 8, and sides 4a of the electrode joint portion 4. and a pair of sub-wiring portions 6 extending from both ends of the main wiring portion 5 in the width direction along sides 4b and 4c adjacent to the side 4a of the electrode joint portion 4.
  • the lower ends of the pair of sub-wiring portions 6 protrude downward from the lower surface of the electrode joint portion 4, and the lower ends of the pair of sub-wiring portions 6 are joined together with the lower surface of the electrode joint portion 4 by the bonding material 8. It is joined with the circuit pattern 2 .
  • the circuit is formed with the joint material 8 in a state in which the lower ends of the pair of sub-wiring portions 6 protrude below the lower surface of the electrode joint portion 4 . Since the pattern 2 is bonded, the bonding area between the circuit pattern 2 and the terminal 3 is increased compared to the case where the lower ends of the pair of sub-wiring portions 6 are bonded to the circuit pattern 2 by the bonding material 8 . As a result, heat generation at the junction between the circuit pattern 2 and the terminal 3 can be suppressed when a large current is applied. Therefore, the semiconductor device can be used for a long period of time.
  • FIG. 3 is a front view of terminals 3A included in the semiconductor device according to the second embodiment.
  • 4 is a cross-sectional view taken along the line BB of FIG. 3.
  • FIG. 5 is a front view showing a state where terminal 3A included in the semiconductor device according to the second embodiment is joined to circuit pattern 2.
  • FIG. 6 is a cross-sectional view taken along line CC of FIG.
  • the same components as those described in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • the shape of the grooves 9 is different from that in the first embodiment.
  • the width of the upper surface side and the width of the lower surface side of the groove 9 are constant, but in Embodiment 2, the width of the upper surface side of the groove 9 is formed wider than the width of the lower surface side. .
  • the groove 9 has a widened portion 9a on the upper surface side and a constant width portion 9b on the lower surface side.
  • the widened portion 9a has a constant width on the upper surface side of the groove 9, which is wider than the constant width portion 9b.
  • the uniform width portion 9b is formed on the lower surface side of the groove 9 and communicates with the widened portion 9a.
  • the constant width portion 9b has a constant width narrower than that of the widened portion 9a.
  • the bonding material 8 melted by heating penetrates into the groove 9 and spreads within the groove 9 , thereby improving the bonding strength between the electrode bonding portion 4 and the circuit pattern 2 .
  • the width of the upper surface side is formed wider than the width of the lower surface side in the portion that is branched in the direction and formed over the central portion of the sides 4b and 4c.
  • the width of the upper surface side and the width of the lower surface side of the portion formed from the central portion of the sides 4b and 4c to the side 4a are constant.
  • the bonding material 8 filled in the groove 9 spreads to cover the periphery of the groove 9 on the upper surface of the electrode bonding portion 4. is desirable.
  • the bonding material 8 filled in the groove 9 can have an anchor effect. Therefore, the bonding strength between the electrode bonding portion 4 and the circuit pattern 2 is further improved. This further improves the reliability of the semiconductor device.
  • FIG. 7 is a front view showing a state in which terminal 3B included in the semiconductor device according to the third embodiment is joined to circuit pattern 2.
  • FIG. 8 is a cross-sectional view taken along line DD of FIG. 7.
  • Embodiment 3 the same components as those described in Embodiments 1 and 2 are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the third embodiment differs from the first embodiment in that a metal plate 20 is provided.
  • the metal plate 20 is made of copper, an aluminum alloy, or the like, and is formed to have the same thickness as the electrode joint portion 4, and has a smaller top-view outline than the electrode joint portion 4.
  • the metal plate 20 is arranged above the electrode connection portion 4 in a portion surrounded by the main wiring portion 5 and the pair of sub-wiring portions 6, and the main wiring portion 5 and the pair of sub-wiring portions 6 are connected by a bonding material 20a such as solder. It is joined to the sub-wiring portion 6 .
  • the lower surface of the metal plate 20 is joined to the upper surface of the electrode joint portion 4 with a joining material 8a such as solder.
  • a metal plate 20 is provided above the electrode joint portion 4 in order to increase the current path of the terminal 3B.
  • a metal block thicker than the metal plate 20 may be provided instead of the metal plate 20 .
  • the metal plate 20 or the metal block is provided above the electrode junction portion 4, and the metal plate 20 or the metal block includes the main wiring portion 5 and the pair of sub-wiring portions. 6 is connected.
  • the current path of the terminal 3B is increased, the electrical resistance of the terminal 3B is reduced, and the connection between the circuit pattern 2 and the terminal 3B is reduced when a large current is applied. Heat generation at the location can be further suppressed.
  • FIG. 9 is a front view showing a state where terminals 3C included in the semiconductor device according to the fourth embodiment are joined to circuit patterns 2.
  • FIG. 9 the same components as those described in Embodiments 1 to 3 are denoted by the same reference numerals, and descriptions thereof are omitted.
  • the fourth embodiment differs from the first embodiment in that slits 21 are formed to penetrate from the front surface to the back surface of the main wiring portion 5 .
  • the slit 21 is formed so as to extend vertically in the central portion in the width direction of the main wiring portion 5 .
  • a current path of the terminal 3C includes a path passing through the main wiring portion 5 and a path passing through the pair of sub-wiring portions 6. Since the device connection portion 7 is directly connected to the main wiring portion 5, the main wiring portion 5 More current flows through the path through the pair of sub-wiring portions 6 than through the path through the pair of sub-wiring portions 6 . As a result, heat is likely to be generated in the main wiring portion 5 when a large current is applied.
  • a slit 21 is formed in the main wiring portion 5 in order to reduce the current density of the main wiring portion 5 and make the current density of the main wiring portion 5 and the pair of sub-wiring portions 6 uniform.
  • the slit 21 is formed to have a size that allows the current density of the main wiring portion 5 and the pair of sub-wiring portions 6 to be uniform.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

大電流通電時における回路パターンと端子との接合箇所の発熱を抑制することが可能な半導体装置を提供することを目的とする。半導体装置は、回路パターン(2)を有する回路基板(1)と、端子(3)とを備える。端子(3)は、上面視にて矩形状の電極接合部(4)と、主配線部(5)と、一対の副配線部(6)とを有する。電極接合部(4)は、下面が接合材(8)により回路パターン(2)と接合された。主配線部(5)は、電極接合部(4)の辺(4a)から立設状に設けられた。一対の副配線部(6)は、主配線部(5)の幅方向の両端から電極接合部(4)の辺(4a)に隣接する辺(4b),(4c)に沿って延在する。一対の副配線部の下端部(6)は、電極接合部(4)の下面よりも下方に突出する。一対の副配線部(6)の下端部は、電極接合部(4)の下面と共に接合材(8)により回路パターン(2)と接合される。

Description

半導体装置
 本開示は、半導体装置に関するものである。
 従来、半導体装置には、一端部が回路パターンと接合され、他端部が外部機器と接続される外部電極である端子が設けられている。このような半導体装置では、回路パターンと端子との接合面積が小さい場合、回路パターンと端子との接合箇所を流れる電流の電流密度が高くなり、大電流通電時に当該接合箇所が局所的に発熱することで、半導体装置の寿命を低下させるという問題があった。
 例えば、特許文献1には、電極と配線パターン(回路パターンに相当する)との接合面積を増加させるために、電極の一端部に三角形状の一対の折り曲げ部分を設けて、一対の折り曲げ部分が接合面に対し立設するように折り曲げられた構造が開示されている。
実開平02-077870号公報
 特許文献1に記載の技術では、一対の折り曲げ部分の下端が配線パターンに当接した状態で接合されるため、一対の折り曲げ部分の下端の面積分だけ接合面が増加する。しかしながら、一対の折り曲げ部分の下端の面積は狭いため接合面の増加分は少ないことから、配線パターンと電極との接合箇所の発熱を抑制する効果は十分ではなかった。
 そこで、本開示は、大電流通電時における回路パターンと端子との接合箇所の発熱を抑制することが可能な半導体装置を提供することを目的とする。
 本開示に係る半導体装置は、上面に半導体素子が搭載される回路パターンを有する回路基板と、一端部が前記回路パターンと接合され、他端部が外部機器と接続される外部電極である端子とを備え、前記端子は、下面が接合材により前記回路パターンと接合された上面視にて矩形状の電極接合部と、前記電極接合部の第1の辺から立設状に設けられた主配線部と、前記主配線部の幅方向の両端から前記電極接合部の前記第1の辺に隣接する第2の辺および第3の辺に沿って延在する一対の副配線部とを有し、一対の前記副配線部の下端部は、前記電極接合部の下面よりも下方に突出し、一対の前記副配線部の下端部は、前記電極接合部の下面と共に前記接合材により前記回路パターンと接合されたものである。
 本開示によれば、接合材による回路パターンと電極接合部との接合に加えて、一対の副配線部の下端部が電極接合部の下面よりも下方に突出した状態で接合材により回路パターンと接合されるため、一対の副配線部の下端が接合材により回路パターンと接合される場合と比較して、回路パターンと端子との接合面積が増加する。これにより、大電流通電時における回路パターンと端子との接合箇所の発熱を抑制することができる。
 この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1に係る半導体装置が備える端子が回路パターンと接合された状態を示す正面図である。 図1のA-A線断面図である。 実施の形態2に係る半導体装置が備える端子の正面図である。 図3のB-B線断面図である。 実施の形態2に係る半導体装置が備える端子が回路パターンと接合された状態を示す正面図である。 図5のC-C線断面図である。 実施の形態3に係る半導体装置が備える端子が回路パターンと接合された状態を示す正面図である。 図7のD-D線断面図である。 実施の形態4に係る半導体装置が備える端子が回路パターンと接合された状態を示す正面図である。
 <実施の形態1>
 <半導体装置の構成>
 実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置が備える端子3が回路パターン2と接合された状態を示す正面図である。図2は、図1のA-A線断面図である。
 図1と図2に示すように、半導体装置は、回路基板1と、半導体素子(図示省略)と、端子3とを備えている。半導体装置はさらに、回路基板1および半導体素子を封止する封止樹脂(図示省略)と、封止樹脂が充填されるケース(図示省略)なども備えているが、これらは従来の構成と同じであるため、これらの説明を省略する。
 回路基板1は、例えば窒化アルミニウムまたは窒化ケイ素などの熱伝導性に優れたセラミック、または熱伝導性に優れた樹脂などを用いて形成されている。回路基板1の上面には、回路パターン2が設けられている。回路パターン2は銅またはアルミ合金等を用いて形成され、回路パターン2の上面に半導体素子(図示省略)が搭載される。
 端子3は外部電極であり、回路パターン2と接合される一端部と、外部機器(図示省略)と接続される他端部とを備えている。具体的には、端子3は、電極接合部4と、主配線部5と、一対の副配線部6と、機器接続部7とを備えている。
 電極接合部4、主配線部5、一対の副配線部6、および機器接続部7は、例えば銅または銅合金を用いて形成された一定の厚みを有する1枚の金属板(以下「加工前の金属板」という)を加工して製作されている。
 図2に示すように、電極接合部4は、互いに対向する辺4a,4dと、これらの辺4a,4dに隣接する辺4b,4cとを有し、上面視にて矩形状に形成されている。電極接合部4の下面は、はんだ等の接合材8により回路パターン2と接合されている。
 図1と図2に示すように、主配線部5は、電極接合部4の第1の辺としての辺4aに立設状に設けられている。具体的には、主配線部5は、加工前の金属板における電極接合部4となる部分に対し主配線部5となる部分が辺4aに沿って上方に曲げ加工されることで形成されている。図示しないが、主配線部5の下端は、電極接合部4の下面と同じ高さ位置に位置し、接合材8により電極接合部4の下面と共に回路パターン2と接合されている。
 図1と図2に示すように、一対の副配線部6は、主配線部5の幅方向の両端から電極接合部4の辺4aに隣接する第2の辺としての辺4bおよび第3の辺としての辺4cに沿って延在している。具体的には、一対の副配線部6は、加工前の金属板における主配線部5となる部分に対し一対の副配線部6となる部分が辺4b,4cの方向へ曲げ加工されることで形成され、電極接合部4の辺4b,4cの外周に沿って立設状に配置されている。一対の副配線部6の上端は、主配線部5の上端よりも上方に位置する。
 一方、一対の副配線部6の下端部は電極接合部4の下面よりも下方に突出している。そのため、一対の副配線部6の下端部は、電極接合部4の下面よりも下方に突出した状態で、接合材8により電極接合部4の下面および主配線部5の下端と共に回路パターン2と接合されている。
 機器接続部7は、加工前の金属板における主配線部5となる部分に対し機器接続部7となる部分が、電極接合部4の辺4aに対向する辺4dの方へ曲げ加工されることで形成され、外部機器(図示省略)と接続される。機器接続部7は、上面視にて矩形状に形成され、主配線部5の上端部から電極接合部4の辺4dの方へ延在している。
 ここで、電極接合部4、主配線部5、および一対の副配線部6が回路パターン2と接合される端子3の一端部に相当し、機器接続部7が外部機器(図示省略)と接続される端子3の他端部に相当する。
 また、電極接合部4には、上面から下面に向けて貫通する溝9が形成されている。図2に示すように、溝9は、電極接合部4の辺4dの中央部から辺4b,4cと平行な方向に沿って辺4b,4cの中央部にかけて形成されている。さらに溝9は、この箇所で辺4a,4dと平行な方向に分岐して辺4b,4cの中央部にかけて形成されている。さらに溝9は、この箇所から辺4b,4cに沿って辺4aにかけて形成されている。また、溝9の上面側の幅と下面側の幅は一定である。
 端子3を回路パターン2と接合する際、回路パターン2の上面に接合材8が配置された後、接合工程において、接合材8の融点を超える温度に加熱することで端子3と回路パターン2が接合される。加熱により溶融された接合材8が溝9に浸入し溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。
 <効果>
 以上のように、実施の形態1では、半導体装置は、上面に半導体素子が搭載される回路パターン2を有する回路基板1と、一端部が回路パターン2と接合され、他端部が外部機器と接続される外部電極である端子3とを備え、端子3は、下面が接合材8により回路パターン2と接合された上面視にて矩形状の電極接合部4と、電極接合部4の辺4aから立設状に設けられた主配線部5と、主配線部5の幅方向の両端から電極接合部4の辺4aに隣接する辺4b,4cに沿って延在する一対の副配線部6とを有し、一対の副配線部6の下端部は、電極接合部4の下面よりも下方に突出し、一対の副配線部6の下端部は、電極接合部4の下面と共に接合材8により回路パターン2と接合されている。
 したがって、接合材8による回路パターン2と電極接合部4との接合に加えて、一対の副配線部6の下端部が電極接合部4の下面よりも下方に突出した状態で接合材8により回路パターン2と接合されるため、一対の副配線部6の下端が接合材8により回路パターン2と接合される場合と比較して、回路パターン2と端子3との接合面積が増加する。これにより、大電流通電時における回路パターン2と端子3との接合箇所の発熱を抑制することができる。よって、半導体装置の長期使用が可能となる。
 また、電極接合部4には、上面から下面に向けて貫通する溝9が形成されているため、加熱により溶融された接合材8が溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。これにより、半導体装置の信頼性が向上する。
 <実施の形態2>
 <半導体装置の構成>
 次に、実施の形態2に係る半導体装置について説明する。図3は、実施の形態2に係る半導体装置が備える端子3Aの正面図である。図4は、図3のB-B線断面図である。図5は、実施の形態2に係る半導体装置が備える端子3Aが回路パターン2と接合された状態を示す正面図である。図6は、図5のC-C線断面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
 図3と図4に示すように、実施の形態2では、実施の形態1に対して溝9の形状が異なっている。実施の形態1では、溝9の上面側の幅と下面側の幅は一定であったが、実施の形態2では、溝9の上面側の幅は下面側の幅よりも広く形成されている。
 溝9は、上面側の拡幅部9aと、下面側の等幅部9bとを備えている。拡幅部9aは、溝9の上面側に等幅部9bよりも広い一定の幅を有している。等幅部9bは溝9の下面側に形成され、拡幅部9aと連通している。また、等幅部9bは、拡幅部9aよりも狭い一定の幅を有している。加熱により溶融された接合材8が溝9に浸入し溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。溝9の上面側に凹状の拡幅部9aを設けることで、溝9に充填された接合材8にアンカー効果を持たせることが可能となる。
 なお、溝9のうち、電極接合部4の辺4dの中央部から辺4b,4cと平行な方向に沿って辺4b,4cの中央部にかけて形成された部分と、辺4a,4dと平行な方向に分岐して辺4b,4cの中央部にかけて形成された部分については、上面側の幅は下面側の幅よりも広く形成されている。一方、辺4b,4cの中央部から辺4aにかけて形成された部分については、上面側の幅と下面側の幅は一定である。
 また、アンカー効果を効果的に機能させるために、図5と図6に示すように、溝9に充填された接合材8は、電極接合部4の上面における溝9の周囲を覆うように広がることが望ましい。
 <効果>
 以上のように、実施の形態2に係る半導体装置では、溝9の上面側の幅は下面側の幅よりも広いため、溝9に充填された接合材8にアンカー効果を持たせることができることから、電極接合部4と回路パターン2との接合強度がさらに向上する。これにより、半導体装置の信頼性がさらに向上する。
 <実施の形態3>
 <半導体装置の構成>
 次に、実施の形態3に係る半導体装置について説明する。図7は、実施の形態3に係る半導体装置が備える端子3Bが回路パターン2と接合された状態を示す正面図である。図8は、図7のD-D線断面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
 図7と図8に示すように、実施の形態3では、実施の形態1に対して金属板20が設けられている点が異なっている。
 金属板20は、銅またはアルミ合金等を用いて電極接合部4と同じ厚みに形成され、電極接合部4よりも小さな上面視輪郭を有している。また、金属板20は、電極接合部4の上方において、主配線部5と一対の副配線部6とで囲まれた部分に配置され、はんだ等の接合材20aにより主配線部5および一対の副配線部6と接合されている。さらに、金属板20の下面は、はんだ等の接合材8aにより電極接合部4の上面と接合されている。
 大電流通電時に回路パターン2と端子3Bとの接合箇所に発生する発熱を低減するためには回路パターン2と端子3Bとの接合面積を増加させることの他に、端子3Bの電流経路を増やすことが有効である。端子3Bの電流経路を増やすために、電極接合部4の上方には金属板20が設けられている。なお、金属板20に代えて、金属板20よりも厚みの厚い金属ブロックが設けられていても良い。
 <効果>
 以上のように、実施の形態3に係る半導体装置では、電極接合部4の上方に金属板20または金属ブロックが設けられ、金属板20または金属ブロックは、主配線部5および一対の副配線部6と接続されている。
 したがって、金属板20または金属ブロックを設けない場合と比較して、端子3Bの電流経路が増加するため端子3Bの電気的抵抗が低減し、大電流通電時における回路パターン2と端子3Bとの接合箇所の発熱をさらに抑制することできる。
 また、金属板20を設けたことで端子3Bの熱容量が増加するため、端子3Bの温度上昇を抑えることができる。
 なお、金属板20または金属ブロックを実施の形態2の端子3Aに採用することも可能である。この場合も、実施の形態3の場合と同様の効果が得られる。
 <実施の形態4>
 <半導体装置の構成>
 次に、実施の形態4に係る半導体装置について説明する。図9は、実施の形態4に係る半導体装置が備える端子3Cが回路パターン2と接合された状態を示す正面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
 図9に示すように、実施の形態4では、実施の形態1に対して、主配線部5の表面から裏面に向けて貫通するスリット21が形成された点が異なっている。
 スリット21は、主配線部5の幅方向中央部において上下方向に延びるように形成されている。
 端子3Cの電流経路としては主配線部5を通る経路と一対の副配線部6を通る経路とがあるが、機器接続部7は主配線部5と直接接続されているため、主配線部5を通る経路の方が一対の副配線部6を通る経路よりも多くの電流が流れる。その結果、大電流通電時に主配線部5に発熱が発生しやすくなる。主配線部5の電流密度を低減し主配線部5と一対の副配線部6との電流密度を均一にするために、主配線部5にはスリット21が形成されている。
 ここで、スリット21は、主配線部5と一対の副配線部6との電流密度を均一にすることが可能な大きさに形成されている。
 <効果>
 以上のように、実施の形態4に係る半導体装置では、主配線部5には、上下方向に延びるスリット21が形成されているため、主配線部5の電流密度を低減し、主配線部5と一対の副配線部6との電流密度を均一にすることができる。これにより、大電流通電時における主配線部5の発熱を抑制することできる。
 なお、スリット21を実施の形態2の端子3Aと実施の形態3の端子3Bに採用することも可能である。この場合も、実施の形態4の場合と同様の効果が得られる。
 この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
 なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
 1 回路基板、2 回路パターン、3,3A,3B,3C 端子、4 電極接合部、5 主配線部、6 副配線部、9 溝、20 金属板、21 スリット。

Claims (5)

  1.  上面に半導体素子が搭載される回路パターンを有する回路基板と、
     一端部が前記回路パターンと接合され、他端部が外部機器と接続される外部電極である端子と、を備え、
     前記端子は、下面が接合材により前記回路パターンと接合された上面視にて矩形状の電極接合部と、前記電極接合部の第1の辺から立設状に設けられた主配線部と、前記主配線部の幅方向の両端から前記電極接合部の前記第1の辺に隣接する第2の辺および第3の辺に沿って延在する一対の副配線部とを有し、
     一対の前記副配線部の下端部は、前記電極接合部の下面よりも下方に突出し、
     一対の前記副配線部の下端部は、前記電極接合部の下面と共に前記接合材により前記回路パターンと接合された、半導体装置。
  2.  前記電極接合部には、上面から下面に向けて貫通する溝が形成された、請求項1に記載の半導体装置。
  3.  前記溝の上面側の幅は下面側の幅よりも広い、請求項2に記載の半導体装置。
  4.  前記電極接合部の上方に金属板または金属ブロックが設けられ、
     前記金属板または前記金属ブロックは、前記主配線部および一対の前記副配線部と接続された、請求項1から請求項3のいずれか1項に記載の半導体装置。
  5.  前記主配線部には、上下方向に延びるスリットが形成された、請求項1から請求項4のいずれか1項に記載の半導体装置。
PCT/JP2021/013259 2021-03-29 2021-03-29 半導体装置 WO2022208603A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112021007408.3T DE112021007408T5 (de) 2021-03-29 2021-03-29 Halbleitervorrichtung
PCT/JP2021/013259 WO2022208603A1 (ja) 2021-03-29 2021-03-29 半導体装置
JP2023509917A JP7438454B2 (ja) 2021-03-29 2021-03-29 半導体装置
CN202180096198.6A CN117043939A (zh) 2021-03-29 2021-03-29 半导体装置
US18/260,592 US20240071868A1 (en) 2021-03-29 2021-03-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/013259 WO2022208603A1 (ja) 2021-03-29 2021-03-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2022208603A1 true WO2022208603A1 (ja) 2022-10-06

Family

ID=83455713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013259 WO2022208603A1 (ja) 2021-03-29 2021-03-29 半導体装置

Country Status (5)

Country Link
US (1) US20240071868A1 (ja)
JP (1) JP7438454B2 (ja)
CN (1) CN117043939A (ja)
DE (1) DE112021007408T5 (ja)
WO (1) WO2022208603A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277870U (ja) * 1988-12-02 1990-06-14
JPH05144986A (ja) * 1991-11-25 1993-06-11 Fuji Electric Co Ltd トランジスタモジユール
JPH09121019A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277870U (ja) * 1988-12-02 1990-06-14
JPH05144986A (ja) * 1991-11-25 1993-06-11 Fuji Electric Co Ltd トランジスタモジユール
JPH09121019A (ja) * 1995-10-25 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112021007408T5 (de) 2024-01-18
JP7438454B2 (ja) 2024-02-26
US20240071868A1 (en) 2024-02-29
CN117043939A (zh) 2023-11-10
JPWO2022208603A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
WO2012157583A1 (ja) 半導体装置とその製造方法
JP4764692B2 (ja) 半導体モジュール
JP6697944B2 (ja) 電力用半導体装置
JP6668617B2 (ja) サーミスタ搭載装置およびサーミスタ部品
JP4431756B2 (ja) 樹脂封止型半導体装置
JP2005142189A (ja) 半導体装置
JP2020519027A (ja) 半導体モジュール
WO2022208603A1 (ja) 半導体装置
US7439625B2 (en) Circuit board
JPWO2017090413A1 (ja) 電力用半導体装置
JP2000277557A (ja) 半導体装置
US5532517A (en) Hybrid integrated circuit device with heat suppression means provided in the vicinity of solder bonding areas
JP6477105B2 (ja) 半導体装置
US11557564B2 (en) Semiconductor device
JP2009158769A (ja) 半導体装置
JP5145168B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP4329187B2 (ja) 半導体素子
WO2021220357A1 (ja) 半導体装置
US11349233B2 (en) Connection structure including circuit body and conductive body
WO2024048216A1 (ja) 配線基板
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
CN110400755B (zh) 半导体封装结构
JP6154987B2 (ja) 半導体装置
JP2022027162A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21934777

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023509917

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18260592

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180096198.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007408

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21934777

Country of ref document: EP

Kind code of ref document: A1