CN110400755B - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN110400755B
CN110400755B CN201910163031.1A CN201910163031A CN110400755B CN 110400755 B CN110400755 B CN 110400755B CN 201910163031 A CN201910163031 A CN 201910163031A CN 110400755 B CN110400755 B CN 110400755B
Authority
CN
China
Prior art keywords
joint
conductive sheet
semiconductor package
extension
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910163031.1A
Other languages
English (en)
Other versions
CN110400755A (zh
Inventor
韩伟国
张景尧
徐世丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108102296A external-priority patent/TWI671877B/zh
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN110400755A publication Critical patent/CN110400755A/zh
Application granted granted Critical
Publication of CN110400755B publication Critical patent/CN110400755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装结构，其包括第一导体、第一接合层、第一导电片以及第二导电片。第一接合层设置于第一导体。第一导电片包括彼此相连的第一接合部与第一延伸部。第一接合部接合于第一接合层，其中第一导电片具有第一沟槽，且第一沟槽将第一接合部划分为并列的两个第一接合分支。第二导电片包括彼此相连的第二接合部与第二延伸部。第二接合部接合于第一接合层，其中第二导电片具有第二沟槽，且第二沟槽将第二接合部划分为并列的两个第二接合分支。第二延伸部并列于第一延伸部，其中第二接合部反向于第一接合部，且第二延伸部位于第一延伸部与第二接合部之间。

Description

半导体封装结构
技术领域
本发明涉及一种半导体封装结构。
背景技术
常见的功率模块是由导电载体(例如线路板或导线架)承载功率芯片，而功率芯片可采用导线电连接其他电子元件或导电载体的电性接点，或者是采用导电扣片电连接其他电子元件或导电载体的电性接点。就采用导线电连接功率芯片与其他电子元件或导电载体的电性接点的实施方式而言，若为满足大电流量的操作需求，则导线的数量需相对应地增加以分摊电流，避免导线过热而烧断。进一步来说，此作法较难提高制作工艺效率，且散热效果也不佳。
就采用导电扣片电连接功率芯片与其他电子元件或导电载体的电性接点的实施方式而言，导电扣片不仅可用以供大电流量通过，同时具有较佳的散热效果。然而，导电扣片大多通过焊料层接合于功率芯片，且导电载体、功率芯片、焊料层以及导电扣片之间的热膨胀系数存在着明显差异，因此，在功率模块运作的过程中，基于电流的周期性变化或电流量的变化，受到冷热交替作用的焊料层据此而产生周期性热应力(cyclic thermalstress)，并相应产生周期性热应变(cyclic thermal strain)。此热应力与热应变的交替变化下，焊料层会产生疲劳(fatigue)，因而产生塑性变形导致脱层。进一步来说，现有的导电扣片的设计较难显著改善功率模块的可靠度与使用寿命。
发明内容
本发明的目的在于提供一种半导体封装结构，具有良好的可靠度与较长的使用寿命。
本发明一实施例的半导体封装结构，其包括第一导体、第一接合层、第一导电片以及第二导电片。第一接合层设置于第一导体。第一导电片包括彼此相连的第一接合部与第一延伸部。第一接合部接合于第一接合层，其中第一导电片具有第一沟槽，且第一沟槽将第一接合部划分为并列的两个第一接合分支。第二导电片包括彼此相连的第二接合部与第二延伸部。第二接合部接合于第一接合层，其中第二导电片具有第二沟槽，且第二沟槽将第二接合部划分为并列的两个第二接合分支。第二延伸部并列于第一延伸部，其中第二接合部反向于第一接合部，且第二延伸部位于第一延伸部与第二接合部之间。
本发明另一实施例的半导体封装结构，其包括第一导体、第一接合层以及导电片。第一接合层设置于第一导体。导电片包括彼此相连的第一接合部与延伸部，且第一接合部接合于接合层，其中导电片具有沟槽，且沟槽将第一接合部划分为并列的两个接合分支。
基于上述，在本发明的半导体封装结构中，包括至少一导电片，导电片包括彼此相连的第一接合部与延伸部并具有沟槽，第一接合部接合于接合层，且沟槽将第一接合部划分为并列的两个接合分支。据此，半导体封装结构能获致电流分摊的效果，并确保通过二接合分支的电流密度小于一个定值，避免产生过大的电迁移效应。此外，接合部与接合层相接合的位置的分布更为平均，可获致分散作用于第一接合层的热应力的效果，并使接合层的热应变的分布更为均匀，同时降低接合层的热应变量，有助于改善半导体封装结构的可靠度与使用寿命。
为让本发明的上述特征能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是本发明第一实施例的半导体封装结构的示意图；
图2是本发明第二实施例的半导体封装结构的示意图；
图3是本发明第三实施例的半导体封装结构的示意图；
图4是本发明第四实施例的半导体封装结构的示意图；
图5是本发明第五实施例的半导体封装结构的示意图；
图6是本发明第六实施例的半导体封装结构的示意图；
图7是本发明第七实施例的半导体封装结构的示意图；
图8A是本发明第八实施例的半导体封装结构的示意图；
图8B与图8C分别是图8A的半导体封装结构于两不同视角的侧视示意图。
符号说明
100、100A～100G：半导体封装结构
110：第一导体
111：导电载体
112：芯片
113：第二导体
112a、112b：中心线
120：第一接合层
130、130a：第一导电片
130b～130g：导电片
131：第一接合部
1310、1370：接合部
1311、1371：接合半部
131a：第一接合分支
131b：端部
131c：倒角斜面
132：第一延伸部
1320：延伸部
133：第一沟槽
1330：沟槽
134：第一连接部
1340：连接部
134a：第一连接分支
135、136、145、146：侧边
137：第三接合部
138：侧沟槽
139：内沟槽
140、140a：第二导电片
141：第二接合部
141a：第二接合分支
142：第二延伸部
143：第二沟槽
144：第二连接部
144a：第二连接分支
147：第四接合部
150：第二接合层
160：导热层
L1、L2：长度
W1、W2：宽度
具体实施方式
图1是本发明第一实施例的半导体封装结构的示意图。请参考图1，在本实施例中，半导体封装结构100可以是功率模块，能被应用于马达驱动器、变频器、转换器或电源供应器等器件，且涉及再生能源发电、非再生能源发电、温控设备或电动车等领域，举例来说，功率模块可以是高功率模块、中功率模块或低功率模块，但本发明对于半导体封装结构的类型与用途不加以限制。
具体而言，半导体封装结构100包括第一导体110、第一接合层120、第一导电片130以及第二导电片140，其中第一导体110可包括导电载体111(例如电路板或导线架)的一部分与设置于导电载体111上的芯片112，以功率模块为例，芯片112可以是功率芯片，但本发明对于芯片的类型不加以限制。另一方面，第一接合层120设置于第一导体110上，进一步来说，第一接合层120设置于芯片112上，且第一导电片130与第二导电片140接合于第一接合层120，以通过第一接合层120电连接芯片112。举例来说，第一接合层120的材质可采用锡、铅、银、铝、铜、金或上述材料的组合，或者是其他具有良好导电性的金属或合金。
在本实施例中，第一导电片130罩覆于第二导电片140的上方，且两者的几何轮廓相似，不同处在于，第一导电片130用以接合第一接合层120的部位反向于第二导电片140用以接合第一接合层120的部位。进一步来说，第一导电片130包括彼此相连的第一接合部131与第一延伸部132，且第一接合部131接合于第一接合层120。此外，第一导电片130具有第一沟槽133，其中第一沟槽133将第一接合部131划分为并列的两个第一接合分支131a，且所述两个第一接合分支131a的尺寸相同或相近。相应地，第二导电片140包括彼此相连的第二接合部141与第二延伸部142，且第二接合部141接合于第一接合层120。此外，第二导电片140具有第二沟槽143，其中第二沟槽143将第二接合部141划分为并列的两个第二接合分支141a，且所述两个第二接合分支141a的尺寸相同或相近。
如图1所示，第一导电片130的第一延伸部132与第二导电片140的第二延伸部142并列设置，或称第一导电片130的第一延伸部132罩覆于第二导电片140的第二延伸部142的上方。举例来说，第一延伸部132与第二延伸部142相抵靠但并未加以固定，或者是彼此分离而于两者之间保有间隙，以预留热膨胀变形的裕度，避免第一导电片130与第二导电片140在热膨胀变形的过程中相互推挤。另一方面，第一导电片130的第一接合部131反向于第二导电片140的第二接合部141，就各部位的相对位置而言，第二延伸部142位于第二接合部141的上方，且第二延伸部142位于第一延伸部132与第二接合部141之间。
进一步来说，第一导电片130还包括第一连接部134，用以连接第一接合部131与第一延伸部132，其中第一接合部131与第一连接部134相连处具有转折，且第一连接部134与第一延伸部132相连处具有转折。举例来说，第一接合部131与第一延伸部132互为平行，而第一连接部134垂直于第一接合部131与第一延伸部132。相应地，第二导电片140还包括第二连接部144，用以连接第二接合部141与第二延伸部142，其中第二接合部141与第二连接部144相连处具有转折，且第二连接部144与第二延伸部142相连处具有转折。举例来说，第二接合部141与第二延伸部142互为平行，而第二连接部144垂直于第二接合部141与第二延伸部142。此外，第一延伸部132平行于第二延伸部142，且两者概呈平板状。在其他实施例中，各导电片的延伸部可呈圆弧状或其他适当的几何外型。
另一方面，第二导电片140的第二连接部144对应于第一导电片130的第一连接部134，其中第一连接部134与第二连接部144可互为平行，且两者之间保有间隙。基于第一导电片130的第一接合部131反向于第二导电片140的第二接合部141的配置，第一连接部134与第二连接部144并列设置于第一接合部131与第二接合部141之间。
在本实施例中，第一导电片130还具有侧边135与两个侧边136，其中各侧边136相交于侧边135，且例如是互为垂直。其中，第一沟槽133自侧边135沿着平行于任一个侧边136的方向朝向第一连接部134或第一延伸部132延伸。相应地，第二导电片140还具有侧边145与两个侧边146，其中各侧边146相交于侧边145，且例如是互为垂直。其中，第二沟槽143自侧边145沿着平行于任一个侧边146的方向朝向第二连接部144或第二延伸部142延伸。
进一步来说，第一导电片130的侧边135可以是平行于第二导电片140的侧边145，且芯片112具有垂直于侧边135的中心线112a与平行于侧边135的中心线112b。第一沟槽133与第二沟槽143可以是相对准，且重叠于中心线112a，也就是说，所述两个第一接合分支131a分别位于中心线112a的相对两侧，且所述两个第二接合分支141a分别位于中心线112a的相对两侧。另一方面，互为反向的第一接合部131与第二接合部141分别位于中心线112b的相对两侧。基于上述配置方式，得以让第一接合部131与第一接合层120相接合的位置以及第二接合部141与第一接合层120相接合的位置的分布更为平均，以获致分散作用于第一接合层120的热应力的效果，并使第一接合层120的热应变的分布更为均匀，同时，降低第一接合层120的热应变量。
承接上述，首先，因第一导电片130实质上通过所述两个第一接合分支131a电连接芯片112，且第二导电片140实质上通过所述两个第二接合分支141a电连接芯片112，如此能获致电流分摊的效果，并确保通过各接合分支的电流密度小于一个定值，避免产生过大的电迁移效应。其次，在半导体封装结构100运行的过程中，电流通过第一接合层120与第一接合部131，也通过第一接合层120与第二接合部141，此时伴随着热的产生，而各接合分支可将热分散，避免热应力与热应变交替作用并集中于第一接合层120的特定区块而使第一接合层120产生疲劳，因而产生塑性变形导致脱层。也因此，各导电片与第一接合层120之间的接合强度得以被提高，相应地，半导体封装结构100可具有良好的可靠度，且延长其使用寿命。
请继续参考图1，在本实施例中，第一沟槽133的宽度W1与第一导电片130的侧边135的长度L1的比值介于0.01至0.1之间。相应地，第二沟槽143的宽度W2与第二导电片140的侧边145的长度L2的比值介于0.01至0.1之间。实务上，第一沟槽133的宽度大致上等于第一导电片130的厚度，且第二沟槽143的宽度W2大致上等于第二导电片140的厚度。
另一方面，第一沟槽133进一步延伸通过第一连接部134，并延伸至第一延伸部132。据此，第一连接部134被第一沟槽133划分为并列的两个第一连接分支134a，而第一延伸部132靠近第一连接部134的区块被第一沟槽133分隔开来。相应地，第二沟槽143进一步延伸通过第二连接部144，并延伸至第二延伸部142。据此，第二连接部144被第二沟槽143划分为并列的两个第二连接分支144a，而第二延伸部142靠近第二连接部144的区块被第二沟槽143分隔开来。随着各导电片的沟槽的长度的加长，热应力越分散。
举例来说，第二沟槽143位于第二延伸部142上的区段的长度可大于第一沟槽133位于第一延伸部132上的区段的长度，但本发明不限于此。在其他实施例中，导电片的沟槽可自接合部朝向连接部延伸，并止于接合部与连接部之间的转角。又或者是，导电片的沟槽可自接合部延伸至连接部，并止于连接部而未延伸至延伸部。也就是说，导电片的沟槽的延伸长度可视实际需求而调整，本发明对此不多作限制。
在本实施例中，第一导电片130还包括第三接合部137，且第一接合部131与第三接合部137分别位于第一延伸部132的相对两侧。第三接合部137例如是平行于第一延伸部132，且两者可通过相似于第一连接部134的结构相连接，但此结构未被沟槽一分为二。相应地，第二导电片140还包括第四接合部147，且第二接合部141与第四接合部147分别位于第二延伸部142的相对两侧。第四接合部147例如是平行于第二延伸部142，且两者可通过相似于第二连接部144的结构相连接，但此结构未被沟槽一分为二。另一方面，第三接合部137反向于第四接合部147，就各部位的相对位置而言，第二延伸部142位于第四接合部147的上方，且第二延伸部142位于第一延伸部132与第四接合部147之间。
半导体封装结构100还包括相对于第一导体110的第二导体113与设置于第二导体113的第二接合层150。第二导体113可以是导电载体111(例如电路板或导线架)的另一部分，且第三接合部137与第四接合部147接合于第二接合层150，据而让芯片112通过第一导电片130与第二导电片140电连接第二导体113。
以下将列举其他实施例进行说明，特别说明的是，相同或相似的元件沿用相同或相似的元件符号，且相同或相似的结构配置、设计原理或技术效果不再赘述，可参照上述实施例的说明。以下主要就各实施例之间的差异进行说明。
图2是本发明第二实施例的半导体封装结构的示意图。请参考图2，本实施例的半导体封装结构100A与第一实施例的半导体封装结构100的差异在于：导电片的结构型态与配置方式。在本实施例中，第一导电片130a的结构型态与第二导电片140a的结构型态相同，且对称设置于芯片112的中心线112a的相对两侧。第一导电片130a的第一延伸部132与第二导电片140a的第二延伸部142分别位于中心线112a的相对两侧，且互为平行。第一导电片130a的第一连接部134与第二导电片140a的第二连接部144分别位于中心线112a的相对两侧，且互为平行。第一导电片130a的第一接合部131与第二导电片140a的第二接合部141分别位于中心线112a的相对两侧，且第一导电片130a的第一接合部131反向于第二导电片140a的第二接合部141。
另一方面，第一导电片130a的第一延伸部132与第一连接部134的板面垂直于第一接合部131的板面，而第二导电片140a的第二延伸部142与的第二连接部144的板面垂直于第二接合部141的板面。在本实施例中，各导电片未设有沟槽，但本发明不限于此。在其他实施例中，可视实际需求而在各导电片的接合部开设沟槽，且各沟槽的延伸长度可视实际需求而调整，举例来说，沟槽可进一步延伸至连接部，或延伸通过连接部而延伸至延伸部。
图3是本发明第三实施例的半导体封装结构的示意图。请参考图3，本实施例的半导体封装结构100B与第一实施例的半导体封装结构100的差异在于：本实施例的导电片的数量为一个，且相当于第一实施例的第一导电片130与第二导电片140制作为一体成型。在本实施例中，导电片130b包括接合部1310、连接部1340以及延伸部1320，其中接合部1310通过连接部1340连接延伸部1320，且接合部1310包括两个接合半部1311。所述两个接合半部1311分别设置于连接部1340的相对两侧，且其中一个接合半部1311位于第一接合层120与延伸部1320之间。也就是说，所述两个接合半部1311互为反向。
沟槽1330沿着芯片112的中心线112a贯通所述两个接合半部1311，并自接合部1310延伸通过连接部1340，最后延伸至延伸部1320。在其他实施例中，导电片的沟槽可自接合部朝向连接部延伸，并止于接合部与连接部之间的转角。又或者是，沟槽可自接合部延伸至连接部，并止于连接部而未延伸至延伸部。也就是说，导电片的沟槽的延伸长度可视实际需求而调整，本发明对此不多作限制。
在本实施例中，导电片130b通过接合部1370接合于第二导体113上的第二接合层150，其中接合部1310与接合部1370分别位于延伸部1320的相对两侧，且接合部1370可通过相似于连接部1340的结构连接延伸部1320。另一方面，接合部1370的结构型态与接合部1310相同或相似，其包括两个接合半部1371。所述两个接合半部1311的其一朝向连接部1340延伸，而所述两个接合半部1311的另一背向连接部1340延伸，但接合部1370未被沟槽一分为二。
图4是本发明第四实施例的半导体封装结构的示意图。请参考图4，本实施例的半导体封装结构100C与第一实施例的半导体封装结构100的差异在于：本实施例的导电片的数量为一个，其结构型态与第一实施例的第一导电片130的结构型态相似。特别说明的是，在其他实施例中，导电片的沟槽可自接合部朝向连接部延伸，并止于接合部与连接部之间的转角。又或者是，沟槽可自接合部延伸至连接部，并止于连接部而未延伸至延伸部。也就是说，导电片的沟槽的延伸长度可视实际需求而调整，本发明对此不多作限制。
图5是本发明第五实施例的半导体封装结构的示意图。请参考图5，本实施例的半导体封装结构100D与第四实施例的半导体封装结构100C的差异在于：本实施例的导电片130d的第一延伸部132概呈圆弧状，且圆弧的凹面朝向第一导体111。另一方面，第一沟槽133自第一接合部131朝向第一连接部134延伸，并止于第一接合部131与第一连接部134之间的转角。在其他实施例中，导电片的沟槽可自接合部延伸至连接部，并止于连接部而未延伸至延伸部。又或者是，沟槽可进一步延伸通过连接部，并延伸至延伸部。也就是说，导电片的沟槽的延伸长度可视实际需求而调整，本发明对此不多作限制。
图6是本发明第六实施例的半导体封装结构的示意图。请参考图6，本实施例的半导体封装结构100E与第四实施例的半导体封装结构100C的差异在于：导电片130e还具有位于第一接合部131的侧沟槽138与内沟槽139，其中侧沟槽138可为两个，且分别位于第一沟槽133的相对两侧。各侧沟槽138自对应的侧边136沿着平行于侧边135的方向朝向第一沟槽133延伸，但未与第一沟槽133相连通。在其他实施例中，侧沟槽的可设于第一沟槽的单一侧，且数量可视实际需求增加或减少。又或者是，维持在第一沟槽的相对两侧设置侧沟槽的实施态样，并增加位于第一沟槽的任一侧的侧沟槽的数量。其中，分设于第一沟槽的相对两侧的所述多个侧沟槽的排列方式可为对称排列或错位排列。
在本实施例中，内沟槽139连通第一沟槽133，并自第一沟槽133沿着平行于侧边135的方向朝向侧边136延伸，但未贯通侧边136。进一步来说，内沟槽139的相对两端分别朝向所述两个侧边136延伸。在其他实施例中，内沟槽的数量可视实际需求而增加，并且内沟槽可仅朝向单一侧边延伸。特别说明的是，本发明对于侧沟槽与内沟槽的相对位置不加以限制。
图7是本发明第七实施例的半导体封装结构的示意图。请参考图7，本实施例的半导体封装结构100F与第四实施例的半导体封装结构100C的差异在于：本实施例的导电片130f未设有沟槽，且设置导热层160于导电片130f的第一接合部131上。进一步来说，导热层160与第一接合层120分别位于第一接合部131的相对两侧，其中导热层160可以是镍铁合金层，或者是由其他热膨胀系数低的导热材质所构成。基于导热层160的热膨胀系数较导电片130f与第一接合层120的热膨胀系数为低的设计，第一接合层120受热所产生的热应变量得以被降低。举例来说，导热层160实质上占满第一接合部131背向于第一接合部131的表面，用于让第一接合层120受热所产生的热应变量明显下降。
图8A是本发明第八实施例的半导体封装结构的示意图。图8B与图8C分别是图8A的半导体封装结构于两不同视角的侧视示意图。请参考图8A，本实施例的半导体封装结构100G与第四实施例的半导体封装结构100C的差异在于：本实施例的导电片130g的第一沟槽133自第一接合部131朝向第一连接部134延伸，并止于第一接合部131与第一连接部134之间的转角。在其他实施例中，导电片的沟槽可自接合部延伸至连接部，并止于连接部而未延伸至延伸部。又或者是，沟槽可进一步延伸通过连接部，并延伸至延伸部。也就是说，导电片的沟槽的延伸长度可视实际需求而调整，本发明对此不多作限制。
在本实施例中，第一接合分支131a中远离第一连接部134的端部131b概呈弧形或半圆形，而此圆弧设计有助于降低第一接合层120的热应变量，如图8A所示。请参考图8B与图8C，第一接合分支131a的周缘可为倒角斜面131c，其中倒角斜面131c内嵌于第一接合层120，用于提高第一接合分支131a与第一接合层120的接合强度。在其他实施例中，第一接合分支中远离第一连接部的端部的几何形状可为矩形或其他多边形，且第一接合分支的周缘可为倒角斜面。
综上所述，本发明实施例的半导体封装结构通过导电片电连接导体，进一步来说，导电片的接合部接合于导体上的接合层，在一实施例中，导电片设有沟槽，其中沟槽至少用以将接合部划分为两接合分支，且能依实际需求使沟槽延伸至连接部，或使沟槽延伸通过连接部并延伸至延伸部，此时的连接部被沟槽划分为两连接分支。此设计能获致电流分摊的效果，并确保通过各接合分支或各接合分支与对应的连接分支的电流密度小于一个定值，避免产生过大的电迁移效应。
其次，在半导体封装结构运行的过程中，电流通过接合层与接合部，此时伴随着热的产生，而各接合分支可将热分散，避免热应力与热应变交替作用并集中于接合层的特定区块而使接合层产生塑性变形导致脱层。进一步来说，导电片的接合分支的设计能够获致分散作用于接合层的热应力的效果，并使接合层的热应变的分布更为均匀，同时，降低接合层的热应变量。也因此，导电片与接合层之间的接合强度得以被维持，相应地，半导体封装结构可具有良好的可靠度，且延长其使用寿命。
在其他实施例中，导电片可选择不设置沟槽，但采取提高导电片的数量的方式，以获致相同或相似于上述实施例的技术效果。又或者是，在导电片与接合层相接合的背侧设置热膨胀系数低的导热层，以获致相同或相似于上述实施例的技术效果。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (11)

1.一种半导体封装结构，其特征在于，包括：
第一导体；
第一接合层，设置于所述第一导体；
第一导电片，包括彼此相连的第一接合部与第一延伸部，所述第一接合部接合于所述第一接合层，其中所述第一导电片具有第一沟槽，且所述第一沟槽将所述第一接合部划分为并列的二第一接合分支；以及
第二导电片，包括彼此相连的第二接合部与第二延伸部，所述第二接合部接合于所述第一接合层，其中所述第二导电片具有第二沟槽，且所述第二沟槽将所述第二接合部划分为并列的二第二接合分支，所述第二延伸部并列于所述第一延伸部，其中所述第二接合部反向于所述第一接合部，且所述第二延伸部位于所述第一延伸部与所述第二接合部之间，所述第一延伸部与所述第二延伸部相抵靠。
2.如权利要求1所述的半导体封装结构，其特征在于，所述第一导电片还包括第一连接部，用以连接第一接合部与第一延伸部，且所述第一沟槽自所述第一接合部朝向所述第一连接部延伸，所述第二导电片还包括第二连接部，用以连接第二接合部与第二延伸部，且所述第二沟槽自所述第二接合部朝向所述第二连接部延伸。
3.如权利要求2所述的半导体封装结构，其特征在于，所述第一连接部与所述第二连接部并列设置于所述第一接合部与所述第二接合部之间。
4.如权利要求2所述的半导体封装结构，其特征在于，所述第一沟槽进一步延伸至所述第一连接部，且所述第一连接部被所述第一沟槽划分为并列的二第一连接分支。
5.如权利要求4所述的半导体封装结构，其特征在于，所述第一沟槽进一步延伸至所述第一延伸部。
6.如权利要求2所述的半导体封装结构，其特征在于，所述第二沟槽进一步延伸至所述第二连接部，且所述第二连接部被所述第二沟槽划分为并列的二第二连接分支。
7.如权利要求6所述的半导体封装结构，其特征在于，所述第二沟槽进一步延伸至所述第二延伸部。
8.如权利要求1所述的半导体封装结构，其特征在于，所述第一导电片还包括第三接合部，且所述第一接合部与所述第三接合部分别位于所述第一延伸部的相对两侧，所述第二导电片还包括第四接合部，且所述第二接合部与所述第四接合部分别位于所述第二延伸部的相对两侧，所述第三接合部反向于所述第四接合部，其中所述半导体封装结构还包括相对于所述第一导体的第二导体与设置于所述第二导体的第二接合层，且所述第三接合部与所述第四接合部接合于所述第二接合层。
9.如权利要求1所述的半导体封装结构，其特征在于，所述第一沟槽对准所述第二沟槽。
10.如权利要求1所述的半导体封装结构，其特征在于，所述第一导电片还具有第一侧边与相交于第一侧边的第二侧边，且所述第一沟槽自所述第一侧边朝向所述第一延伸部延伸，且所述第一沟槽的延伸方向平行于所述第二侧边。
11.如权利要求1所述的半导体封装结构，其特征在于，所述第二导电片还具有第一侧边与相交于第一侧边的第二侧边，且所述第二沟槽自所述第一侧边朝向所述第二延伸部延伸，且所述第二沟槽的延伸方向平行于所述第二侧边。
CN201910163031.1A 2018-04-24 2019-03-05 半导体封装结构 Active CN110400755B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862662207P 2018-04-24 2018-04-24
US62/662,207 2018-04-24
TW108102296 2019-01-21
TW108102296A TWI671877B (zh) 2018-04-24 2019-01-21 半導體封裝結構

Publications (2)

Publication Number Publication Date
CN110400755A CN110400755A (zh) 2019-11-01
CN110400755B true CN110400755B (zh) 2022-02-01

Family

ID=68322446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910163031.1A Active CN110400755B (zh) 2018-04-24 2019-03-05 半导体封装结构

Country Status (1)

Country Link
CN (1) CN110400755B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105985A1 (en) * 2011-11-01 2013-05-02 Junji Tsuruoka Semiconductor device
CN103918066A (zh) * 2012-11-05 2014-07-09 日本精工株式会社 半导体模块
CN204029816U (zh) * 2014-08-15 2014-12-17 常州银河世纪微电子有限公司 一种贴片式二极管
CN107078126A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 半导体模块以及半导体模块用的导电构件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226200B2 (ja) * 2000-07-25 2009-02-18 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105985A1 (en) * 2011-11-01 2013-05-02 Junji Tsuruoka Semiconductor device
CN103918066A (zh) * 2012-11-05 2014-07-09 日本精工株式会社 半导体模块
CN204029816U (zh) * 2014-08-15 2014-12-17 常州银河世纪微电子有限公司 一种贴片式二极管
CN107078126A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 半导体模块以及半导体模块用的导电构件

Also Published As

Publication number Publication date
CN110400755A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
WO2011125747A1 (ja) プレスフィット端子および半導体装置
JP2007184525A (ja) 電子機器装置
US7148562B2 (en) Power semiconductor device and power semiconductor module
CN113039636A (zh) 功率半导体装置
JP4403665B2 (ja) 半導体装置
US9859195B1 (en) Semiconductor device
US10389099B2 (en) Circuit assembly
CN110400755B (zh) 半导体封装结构
JP2015179702A (ja) 半導体装置およびその製造方法
JP6966558B2 (ja) パワー半導体装置及びその製造方法
JP2011023748A (ja) 電子機器装置
WO2022004332A1 (ja) 回路構成体
JP5840102B2 (ja) 電力用半導体装置
TWI671877B (zh) 半導體封裝結構
CN113508461B (zh) 半导体装置
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP2012015167A (ja) 半導体モジュールおよびその製造方法
CN113557603B (zh) 半导体装置
CN220963318U (zh) 功率器件及电器设备
WO2022208603A1 (ja) 半導体装置
JP7428679B2 (ja) パワー半導体装置および電力変換装置
CN216958019U (zh) 一种具有金属连接框架的功率模块
CN214068727U (zh) 多芯片并联的封装结构和电力设备
JP7005781B2 (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant