JP2007184525A - 電子機器装置 - Google Patents

電子機器装置 Download PDF

Info

Publication number
JP2007184525A
JP2007184525A JP2006166869A JP2006166869A JP2007184525A JP 2007184525 A JP2007184525 A JP 2007184525A JP 2006166869 A JP2006166869 A JP 2006166869A JP 2006166869 A JP2006166869 A JP 2006166869A JP 2007184525 A JP2007184525 A JP 2007184525A
Authority
JP
Japan
Prior art keywords
conductor
hole
semiconductor element
notch
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006166869A
Other languages
English (en)
Inventor
Yasunari Hino
泰成 日野
Koji Hiraoka
功治 平岡
Yasushi Nakajima
泰 中島
Haruo Takao
治雄 高尾
Tatsuyuki Takeshita
竜征 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006166869A priority Critical patent/JP2007184525A/ja
Publication of JP2007184525A publication Critical patent/JP2007184525A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】配線接続において、簡易な接合構造で十分な接合強度が得られ、生産性の高い接合構造を備え、高信頼性、小型化及び低コスト化された電子機器装置を得る。
【解決手段】半導体素子１と、半導体素子１の電極に電気的に接続された平板状の金属板４と、金属板４に接合された平板状の入力端子６ａとを備えた電力半導体装置において、入力端子６ａに貫通孔を形成し、貫通孔を形成した入力端子６ａの貫通孔の形成部を金属板４に略平行に配置し、貫通孔及び貫通孔と金属板４との間にはんだ２を満たして入力端子６ａと金属板４とを接合する。
【選択図】図１

Description

この発明は、電子機器装置に関し、詳細には電子機器装置内の配線接続における接合構造に関するものである。
近年、環境規制の高まりから、環境問題に配慮した環境にやさしい電気機器装置が非常に強く求められている。さらに、従来よりも、電気製品の小型化、高信頼化及び低コスト化が求められている。特に、高効率、省エネに対応したモータを備えた家電の駆動制御装置のような電子機器装置、電気自動車、ハイブリッド自動車向けの車載制御機器としての電子機器装置に対する高信頼性、小型化及び低コスト化のニーズが非常に高まっている。
近年、このような用途の電子機器装置において、高機能を満たしながら、小型化、低コスト化とともに、高品質、高信頼性、高出力化が要求されており、これを実現させるためには、配線接続部において、高品質、高信頼性を確保した上で、さらに小型化、低コスト化を進める必要があった。
例えば、特許文献１に記載されている大電力半導体装置においては、入出力端子と半導体素子の各電極において、回路を形成するため、電気的な接続が必要である。例えば、半導体装置内において、銅または銅合金からなる配線導体と回路を有した基板とを接続させるために、はんだ接合を用いている。電子機器装置の小型化、配線接続の高密度化が進むにつれ、接合箇所が増加し、接合箇所の面積が小さくなっている。このように、接合箇所が複数箇所となり、接合領域が協商化される傾向にある。
上記特許文献１に示されているような電子機器装置では、このような接合部に、レジストによって領域を規制した電極領域に対してはんだ接合を用いている。ここで、レジストは接合箇所の位置を定め、フィレット形状を安定化させる作用を有するものである。レジストが施されていない場合、オーバーハング形状になったり、濡れ広がりが大きすぎるようになるため、フィレット形状が不安定になる。フィレットの曲率Ｒが小さい場合、はんだ接合の信頼性が低下するというフィレット形状と接合の信頼性との相関関係があり、フィレット形状の安定化が必要になる。このように、レジストによるフィレット形状の安定化が接合の信頼性確保のために重要であった。
特開平６−２６０５８１号公報（第３−４頁、図１）
電子機器装置の小型化、配線接続の高密度化が、進むにつれ、接合箇所が増加し、接合箇所の面積が小さくなっている。このように接合箇所が複数箇所となり、接合領域が挟小化され、かつ接合箇所の強度の確保が求められているが、上記特許文献１のように接合部間の面同士を接合した場合、十分な強度、信頼性が得られないという問題がある。
また、接合領域を限定しようとした場合、従来の方法ではレジストを用いて接合領域を限定する方法が採用されるが、増大する接合箇所のレジストによる処理工程が増え、また、高価なレジストを用いるため、製造コストがアップするという問題がある。
本発明は、上記のような問題点を解決するためになされたものであり、配線接続において、簡易な接合構造で十分な接合強度が得られ、生産性の高い接合構造を備え、高信頼性、小型化及び低コスト化された電子器装置を得ることを目的としている。
本発明に係る第１の電子機器装置は、半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体とを備えた電子機器装置において、
上記第一導体または第二導体のいずれか一方の導体に貫通孔を形成し、
上記貫通孔を形成した一方の導体の上記貫通孔の形成部を他方の導体に略平行に配置し、
上記貫通孔及び上記貫通孔と上記他方の導体との間に接合材を満たして上記第一導体と上記第二導体とを接合しているものである。
本発明に係る第２の電子機器装置は、半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体とを備えた電子機器装置において、
上記第一導体または第二導体のいずれか一方の端部に切り欠きを形成し、
上記切り欠きを形成した一方の導体の上記切り欠きの形成部を他方の導体に略平行に配置し、
上記切り欠き及び上記切り欠きと上記他方の導体との間に接合材を満たして上記第一導体と上記第二導体とを接合しているものである。
本発明に係る第３の電子機器装置は、半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体と、上記第一導体及び第二導体に接続された第三導体とを備えた電子機器装置において、
上記第一導体、第二導体または第三導体のいずれか２つの導体に貫通孔を形成し、
上記貫通孔を形成した２つの導体の上記貫通孔の形成部を残る１つの導体に上記貫通孔を重ね合わせて略平行に配置し、
上記貫通孔及び上記残る１つの導体と上記貫通孔との間に接合材を満たして上記第一導体、第二導体及び第三導体を接合しているものである。
本発明に係る第４の電子機器装置は、半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体と接合された平板状の第二導体と、上記第一導体及び第二導体に接続された第三導体とを備えた電子機器装置において、
上記第一導体、第二導体または第三導体のいずれか２つの導体の端部に切り欠きを形成し、
上記切り欠きを形成した２つの導体の上記切り欠きの形成部を突き合わせて残る１つの導体に略平行に配置し、
上記切り欠き及び上記残る１つの導体と上記切り欠きとの間に接合材を満たして上記第一導体、第二導体及び第三導体を接合しているものである。
本発明に係る第１ないし第４の電子機器装置によれば、簡易な接合構造で十分な接合強度が得られ、同時に生産性の高い接合構造を備え、高品質、高信頼性、小型化及び低コスト化された電子機器装置が得られる。
以下、本発明に係る電子機器装置及びその製造方法について、図を用いて好適実施の形態を説明する。
実施の形態１．
図１は、本発明に係る電子機器装置の実施の形態１を示す平面図（ａ）及びＡ−Ａ断面図（ｂ）である。本実施の形態１の電子機器装置は、半導体素子１と、半導体素子１の裏面の電極がはんだ２を介し接合されていて、半導体素子１との接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面の電極に、はんだ２を介して接合された導電部材５と、金属板４と電気的に接続された入力端子６ａと、導電部材５と電気的に接続された出力端子６ｂと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
このように半導体素子１の電極に接続された導電部材５（第一導体）は出力端子６ｂ（第二導体））に接続され、入力端子６ａは金属板４に接続されている。
半導体素子１の種類には、表裏面に電極を備え、例えば、コレクタ電極、ゲート電極、エミッタ電極が配置されたＩＧＢＴのような半導体素子１と、ダイオード機能をもった半導体素子１との２種類があり、本発明に係る電子機器装置は、この２種類の半導体素子１を一対で用いている。各電極に接続された入力端子６ａ、出力端子６ｂ及び信号端子７によって、外部からの入力及び外部への出力がなされている。半導体素子１は、ＩＧＢＴに限定されるものではなく、ＭＯＳＦＥＴ、トランジスタ等を用いてもよい。
半導体素子１の裏面のコレクタ電極と金属板４とがはんだ付され、金属板４は、熱伝導率が約４００Ｗ／ｍ・ｋと大きく、かつ、電機抵抗率が約２μΩ・ｃｍと小さい銅もしくは銅合金といった金属からなる厚さ３〜５ｍｍ程度の板であり、放熱板としての機能を有する。上記のようなＩＧＢＴ、ＭＯＳＦＥＴ等の半導体素子１は、大電流をスイッチング制御するために発熱量が大きい。したがって、このような熱伝導率の高い放熱板として機能する金属板４が必要となる。
金属板４の裏面に固着された絶縁箔３は、絶縁層３ａと保護金属層３ｂとの積層構造となっている。絶縁層３ａには、窒化ホウ素やアルミナ等のフィラーが混入されたエポキシ樹脂を用いる。この絶縁層３ａに熱伝導性の高い銅等からなる保護金属層３ｂが固着されている。
半導体素子１で発熱した熱は、金属板４、絶縁箔３を伝わって放熱されて、さらに、図示していないが、絶縁箔３に放熱板、複数のフィンを備えたヒートシンクが接続されており、放熱、冷却性能が向上され、半導体素子１の温度上昇が抑制される。
なお、本実施の形態１においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
半導体素子１の表面のゲート電極は、ワイヤ８により信号端子７と接続され、エミッタ電極は、出力端子６ｂが接続された導電部材５に接続されている。半導体素子１裏面のコレクタ電極は、金属板４を介して入出力端子６ａに電気的に接続されている。導電部材５は、銅もしくは銅合金からなるもので、厚さ０．１〜１ｍｍ程度の平板である。
図２は、入力端子６ａと金属板４とを接合した接合部の拡大断面図であり、図３は、図２のＡ−Ａ断面図である。入力端子６ａは、厚さ０．５〜１ｍｍ程度の銅板もしくは銅合金板からなる。図２及び図３に示したように、入力端子６ａと金属板４とを等電位に配線接続するために、接合部付近において、入力端子６ａを、入力端子６ａと接合する金属板４の主面と略平行位置になるように、金属板４の主面と隙間ｄを形成して引き回し、金属板４と略平行な入力端子６ａの導体部におおよそΦ０．５〜６ｍｍの貫通孔２ａを施し、貫通孔２ａ及び貫通孔２ａと金属板４との間に溶融したはんだ２を満たし、固化させ、入力端子６ａと金属板４とを接合する。毛管現象により、隙間ｄ内にはんだ２が濡れ広がり、対向する入力端子６ａの主面と金属板４の主面が、はんだ２と接合される。ただし、隙間ｄが狭すぎるとはんだ２が広がりすぎ、隙間ｄが広すぎると貫通孔２ａ内に満たされにくくなるので、隙間ｄは、Φ０．５〜６ｍｍの貫通孔２ａに対しておおよそ０．１〜０．５ｍｍとする。隙間ｄの大きさは、貫通孔２ａの大きさにより変わり、貫通孔２ａの大きさに対して適切な大きさとする。
図２及び図３に示したような接合構造においては、はんだ２が入力端子６ａの導体の貫通孔２ａの壁面と垂直な表面及び裏面（以下、主面という）と濡れ、接合されたはんだ２の断面形状はリベットのような形状になり、図１（ｂ）からみて、入力端子６ａと金属板４との高さ方向に対する接合強度を大きくすることができる。
また、はんだ２と金属板４及び入力端子６ａとの濡れによりはんだ２と金属板４との接合面積及びはんだ２と入力端子６ａとの接合面積が大幅に拡大し、はんだ２と金属板４及びはんだ２と入力端子６ａとの接合強度が大きくなる。
また、隙間ｄを設けず、入力端子６ａと金属板４とを完全に密着させるようにしてもよい。入力端子６ａと金属板４とを完全に密着させる場合は、はんだ２が入力端子６ａの主面（表面）を濡らすように、はんだ２を貫通孔２ａに満たすことにより、はんだ２と入力端子６ａとの接合強度を大きくすることができる。
図３に示した貫通孔２ａの形状は、はんだ２が貫通孔２ａの中心から均等に濡れるように略円形状としているが、円形状ではなく、楕円形状や四角形状など、種々の形状でも接合可能である。これらの形状であれば、はんだ接合面積が増し、同一はんだ供給量に対して得られる接合強度を大きくすることができる。
貫通孔２ａにはんだ２を満たす際、入力端子６ａ及び金属板４に対するはんだ２の濡れ性により、はんだ２がある限られた範囲内で自然に濡れ広がるという物理的な現象を利用することができる。はんだ２の濡れ性をよくするために、入力端子６ａ及び金属板４を、低酸素濃度の還元雰囲気で加熱することにより、高品質、高信頼性の、図２及び図３に示したような濡れ面積、フィレット形状が無理なく得られる。このようなはんだ接合構造であれば、電子機器装置を製品として使用した場合に生じる熱応力、歪みによる影響を抑制することができる。また、はんだ２の投入位置は、凡そ貫通孔２ａ内であればよく、従来と異なり、高い位置精度は要求されない。
従来、はんだ２といったろう材により、接合領域を限定して接合するときは、レジスト等により接合領域を限定していたが、本実施の形態１によれば、高価なレジストを必要としないので製造コストを削減することができる。
また、レジスト等の配置面積が必要でなくなるので、配線接続するための接合領域を極めて小さくすることができ、ひいては、電子機器装置のサイズの小型化を達成することができる。
また、従来のようにレジストを用いた場合、生産、組み立てするにあたり、接合部の位置決めが、接合箇所の増加、接合面積の微細化により、一層困難となっていたが、本実施の形態１によれば、接合するための位置決めも不要となり、生産性、組立性が大幅に向上する。さらに、配線接続部において、一部しか接合されていない等の接合不良がなく、望ましい接合構造が確保され、高品質、高信頼性を有した電子機器装置が得られる。
図１に示した、出力端子（第二導体）６ｂと導電部材（第一導体）５との接続も、金属板４と入力端子６ａとの接続と同様に、出力端子６ｂの接合側の先端近傍に、貫通孔を形成し、貫通孔形成部を導電部材５と略平行に配置し、貫通孔及び導電部材５と貫通孔との間にはんだ２を満たし、出力端子６ｂと導電部材５とを接合する。貫通孔を中心とした出力端子６ｂの主面（表面及び裏面）から貫通孔の内壁面に掛けてはんだ２が濡れ、はんだ２の断面形状はリベットのような形状になり、高さ方向に対して出力端子６ｂと導電部材５と導電部材５との接合強度を大きくすることができる。
なお、貫通孔は、出力端子６ｂに設けるのではなく、導電部材５に設け、導電部材５を出力端子６ｂの導体の上に位置させるようにしてもよい。
三相交流モータ等の交流負荷を駆動させるインバータ制御として使用する電子機器装置は、各相毎に電源Ｐ側からコレクタ電極、エミッタ電極と接続され、そして、そのエミッタ電極からコレクタ電極、エミッタ電極と接続され、電源Ｎ側に接続されている。電源Ｐ側からコレクタ電極、エミッタ電極に接続されている部分を上アーム、エミッタ電極からコレクタ電極、エミッタ電極に接続され、電源Ｎ側に接続されている部分を下アームと称している。
図１は、上アームに関するものであるが、本発明の電力半導体装置は、図１（ａ）の上アームと並列に下アームが配設されており、上アームと下アームとを一対にして制御を行うものであり、下アームは、上アームと同様の構造を有する。
上アームと下アームとの接続においては、上アームのエミッタ電極から下アームのコレクタ電極に接続される。つまり、上アームの導電部材５と下アームの金属板とが配線部材１０によって接合され、下アームのエミッタ電極から電源へ接続される。上アームの導電部材５と配線部材１０との接合及び配線部材１０と下アームの金属板との接合部においても、図１、図２及び図３における入力端子６ａから金属板４への配線接続、導電部材５から出力端子６ｂへの配線接続と同様の接合構造とする。
上アームと下アームを一体にして、エポキシ樹脂を主体とした封止樹脂、または、エンプラ、ＰＰＳ、ＰＢＴを主体とした封止樹脂を用いて形成され、電子機器装置がパッケージングされる。
なお、本実施の形態１では、上アーム、下アームから構成された２ｉｎ１ＰＫＧ構造で記載しているが、それに限らず、単体のＰＫＧ構造、３相分が一体となった６ｉｎ１ＰＫＧ構造でもよい。
また、図示していないが、樹脂成形に代えて、ＰＰＳ、ＰＢＴを主体とした筐体に合わせ込み、絶縁材でＰＫＧされるＰＫＧ構造でもよい。
はんだ２による接合は、窒素等の不活性ガスまたは水素等の還元ガスまたはその混合ガスで満たされた低酸素濃度の雰囲気炉内で、酸化を抑制して、良好な接合が行われる。具体的には、アクチュエータが備わったシリンジの先端で容器内に収容したはんだ２を吸い込み、接合部である貫通孔に吐出することによって、はんだ２の濡れ性により、図２に示したような楔形の接合形態が得られる。
通常、被接合材である金属とはんだとの接合性をよくするために、フラックスを用いて酸化膜を除去し、表面張力を小さくしてはんだの濡れ性を向上させるのであるが、上記プロセス条件の下ではフラックスは不要となる。また、フラックスを用いた場合、タクトが大きく生産工程上課題となっている洗浄工程が必要となるが、本実施の形態では洗浄工程が不要になり、生産効率が上がり、生産性が向上する。さらに、線上に使用する溶剤は高価であるが、不要となるので、コストが低減される。
はんだ２の材料としては、Ｐｂを除いたＳｎを主成分としたはんだを用いた。なお、Ｓｎ、Ｐｂ、Ｚｎ、Ｇａ、Ｉｎ、Ｂｉ、Ａｕまたはこれらを主成分としたはんだ２でも同様の効果が得られる。
これまで、接合部においてはんだ２を用いて説明してきたが、接合部材として導電性接着剤を用いた接合でも同様な効果を得ることができる。
また、金属板４、導電部材５、入出力端子６ａ、６ｂの材料として銅または銅合金を用い、Ｎｉめっき、Ｓｎめっき、はんだめっきを施すことにより、はんだの濡れ性をよくすることができ、また、銅及び銅合金以外の導電性金属にＮｉめっき、Ｓｎめっき、はんだめっきを施すことにより銅及び銅合金を使用した場合と同様のはんだ濡れ性を得ることができる。
実施の形態２．
図４は、本発明に係る電力半導体装置の実施の形態２を示す断面図、図５は、入力端子６ａと金属板４との接続部における接合状態を示す断面図、図６は、図５におけるＢ−Ｂ断面図である。本実施の形態２の電力半導体装置は、上記実施の形態１と同様であり、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合されていて、半導体素子１との接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された導電部材５と、金属板４と電気的に接続された入力端子６ａと、導電部材５と電気的に接続された出力端子６ｂと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
なお、本実施の形態２においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
上記実施の形態１と相違する点は、図５及び図６に示したように、入力端子（第二導体）６ａの先端近傍と金属板（第一導体）４との配線接続部における貫通孔２ａ、出力端子６ｂと半導体素子１のエミッタ電極からはんだ接合された平板形状の導電部材５との配線接続部における貫通孔２ａの形状である。
配線接続部における貫通孔２ａの形状について、入力端子６ａの先端近傍と金属板４との接合構造により説明する。上記実施の形態１では、円筒、つまり貫通孔２ａの幅が、入力端子６ａの表裏における主面までの開口面積（径）が同一な形状としたが、本実施の形態２においては、入力端子６ａの貫通孔２ａの形状において、入力端子６ａの表面側主面における開口面積が裏面側の主面の開口面積より大きくなっている。
このように、入力端子６ａにおける貫通孔２ａの表面側主面の開口面積を裏面側の主面の開口面積より大きくすることにより、はんだ２と入力端子６ａの貫通孔２ａとの接合面積が大きくなり（アンカー効果）、入力端子６ａと金属板４との接合強度、信頼性を上記実施の形態１の場合よりも大きくすることができる。
また、図６に示したように、貫通孔２ａの開口形状を四角形状とすることにより、円形状の場合より接合面積を大きくし、入力端子６ａと金属板４との接合強度を大きくすることができる。
さらに、等電位における接合箇所に、多数の貫通孔２ａを設けて接合することにより、入力端子６ａと金属板４との接合強度を大きくすることができる。接合領域が大きくなった場合、接合領域を分散させて１つの貫通孔２ａを小さくすることにより、はんだ接合部における熱応力や歪みが小さくなるので、より高信頼性が要求される場合に適している。
さらに、貫通孔２ａを複数で構成し、１つの貫通孔２ａのサイズを小さくすることにより、接合材であるはんだ２の使用量を減らし、最低限のはんだ量で接合できるようになる。
また、図５及び図６では、貫通孔２ａが横一列の場合を示したが、貫通孔２ａを三角形状、あるいは複数を並列に配置してもよい。また、接合領域を小さくすることにより、電子機器装置を小型化することができる。
特に、重量のある部材を接合する接合箇所においては、この接合形態による効果が顕著であり、また高信頼性を必要とする配線接続に対する接合に適している。
貫通孔２ａ内の壁面の形状は、図５に示した形状に限られるものではなく、入力端子６ａの表面側主面における開口面積を裏面側の主面の開口面積より大きくしたテーパ形状でもよく、主面間において貫通孔２ａ内の壁面に凹凸形状を有しているものでもよい。
貫通孔２ａの内面が凹凸形状の場合、アンカー効果及び接合面積が大きくなることにより、接合強度が大きくなる。また、凹凸形状であっても、上記実施の形態１と同様のプロセス条件の下で配線接続のための接合を実施することにより、はんだは隙間なく接合される。さらに、貫通孔２ａは、生産性の観点からプレス等により加工されるので、貫通孔２ａの内壁面には凹凸が生じている。通常、このようにプレス等により生じた内壁面の凹凸形状を研磨等により平面にする工程が不要となるのでコストが低減される。
以上、入力端子６ａから引き出された導体と金属板４との接合について説明したが、出力端子（第二導体）６ｂと導電部材（第一導体）５との接合も本実施の形態２と同様な形態にてはんだ接合することにより同様の効果が得られる。
なお、貫通孔２ａは、出力端子６ｂに設けるのではなく、導電部材５に設け、導電部材５を出力端子６ｂの導体の上に位置させるようにしてもよい。
実施の形態３．
図７は、本発明に係る電力半導体装置の実施の形態３を示す断面図、図８は、入力端子６ａと金属板４との接続部における接合状態を示す断面図、図９は、図８におけるＣ−Ｃ断面を示す断面図である。本実施の形態３の電力半導体装置は、上記実施の形態１と同様であり、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合されていて、半導体素子１との接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された導電部材５と、金属板４と電気的に接続された入力端子６ａと、導電部材５と電気的に接続された出力端子６ｂと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
なお、本実施の形態３においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
上記実施の形態１と相違する点は、導電部材５を出力端子６ｂと共用し、接合箇所を入力端子６ａと金属板４との間のみとした点、及び入力端子６ａと金属板４との接合構造である。本実施の形態３においては、図９に示したように、入力端子６ａの先端近傍に、切り欠き１１が形成され、切り欠き１１の先端側に突起１１ａを有し、切り欠き１１にはんだ２が満たされ固化している。突起１１ａは、切り欠き１１からはんだ２が流れでないようにするためのものである。
なお、切り欠き形状は、図９（ｂ）、図９（ｃ）、図９（ｄ）に示した形状でもよく、この形状により接合面積を増大させ、接合強度を大きくすることができる。特に、より少ないはんだ供給量でもって、大きな接合面積を確保することができるので、十分な接合強度が得られる。
本実施の形態３においては、切り欠き１１に満たされたはんだ２は、入力端子６ａの導体の切り欠き１１周辺の主面、入力端子６ａの先端及び切り欠き１１内の壁面に濡れて、切り欠き１１周辺の主面及び切り欠き１１内の金属板４が、はんだを介して接合され、楔形の接合形態が得られ、強固な接合構造が得られる。
また、出力端子６ｂと導電部材５を共用することにより、接合箇所を減らして組立性、接合工程における生産性を向上し、かつ、図７から見て、全体サイズの高さ方向における小型化を図ることができる。
なお、本実施の形態３において、切り欠き１１に代えて、入力端子６ａの金属板４との接合部に、図２、図３、図５及び図６で説明した貫通孔２ａを設けるようにしてもよい。
また、図４において、本実施の形態３と同様、導電部材５と出力端子６ｂとの接続部を切り欠きとしてもよい。
電子機器装置の使用状態によっては、入出力端子６ａ，６ｂ、金属板４及び導電部材５と接合材であるはんだとの熱膨張差により、接合部に対して熱応力、歪みが発生する。上記実施の形態１及び２では貫通孔２に、貫通孔２が形成された銅または銅合金と熱膨張係数の異なるはんだ２が接合される構造であったが、本実施の形態３においては、切り欠きであるので、はんだ２と接合される銅または銅合金は一方向のみであるので、はんだ２より熱膨張係数が大きな銅または銅合金による熱収縮の影響は小さくなる。すなわち、接合部に対する熱応力、歪みは小さくなり、高信頼性を有した配線接続部が得られる。
また、実施の形態１及び２と同様、入出力端子６ａ，６ｂ、金属板４及び導電部材５には、レジスト処理等が不要で、同一プロセス条件の下で、表面張力によるはんだの濡れ性を利用することにより、図８に示したような、濡れ面積（接合面積）、フィレット形状が得られる。
また、入出力端子６ａ，６ｂ、導電部材５に対して、切り欠きがない形状でもよい。この場合、さらに、切り欠き形状を施す加工が不要となり、生産工程を減らし、ひいてはコストを削減することができる。
実施の形態４．
図１０は、本発明に係る電力半導体装置の実施の形態４を示す平面図（ａ）及び断面図（ｂ）である。本実施の形態４の電力半導体装置は、上記実施の形態１と同様であり、半導体素子１と、半導体素子１の裏面にはんだ２を介し接合されていて、はんだ２との接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された導電部材５と、貫通孔２ａを有し、貫通孔２ａにはんだ２を満たすことにより金属板４と電気的に接合された入力端子６ａと、導電部材５と電気的に接続された出力端子６ｂと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
なお、本実施の形態４においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
上記実施の形態１と相違する点は、例えば、下アームへの配線部材（第三導体）１０の一端側が、導電部材（第一導体）５と出力端子（第二導体）６ｂとの接合部に重ねられて接合され、配線部材１０の他端側が下アームの金属板に接合されている点である。
図１０において、入力端子６ａから引き出された導体と金属板４との配線接続部の接合は、貫通孔２ａにはんだ２を充填するだけではなく、導体の先端部まで覆うようにした接合形態としている。
本実施の形態４は、特に、貫通孔２ａを有した入出力端子６ａ，６ｂにおいて、貫通孔２ａの位置が端部にあるときに適している。はんだが端部全体を覆うことにより、すなわち、入出力端子６ａ，６ｂの貫通孔２ａから端部にかけてのはんだとの接合面積が大きくなることにより、強度の高い高信頼性の接合構造となる。
また、出力端子６ｂと平板形状の導電部材５と下アームへの配線部材１０とは接合部において重ねられ、重ねられた上層の２つに貫通孔が形成され、上記実施の形態１と同様に貫通孔にはんだ２が満たされ、上記実施の形態１と同様の楔形の接合が得られる。
出力端子６ｂと平板形状の導電部材５と下アームへの配線部材１０との積み重ねの順序は、どのような順序でもよい。
このように、同一電位の多配線接続における接合箇所を一箇所に集中させることにより、装置を小型化（特に平面（横）方向に対して）することができ、接合工程を削減し、生産性の向上、接合箇所の信頼性向上を図ることができる。
なお、本実施の形態４における貫通孔は、図２、図３、図５及び図６で説明した貫通孔２ａを用いることができる。
また、入力端子６ａと金属板４との接合部は、貫通孔に代えて、図８及び図９で説明した切り欠き部としてもよい。
実施の形態５．
図１１は、本発明に係る電力半導体装置の実施の形態５を示す断面図である。本実施の形態５の電力半導体装置は、上記実施の形態１と同様であり、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合されていて、半導体素子１との接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された導電部材５と、切り欠き部１１を有し、切り欠き部１１にはんだ２を満たすことにより金属板４と電気的に接続された入力端子６ａと、導電部材５と電気的に接続された出力端子６ｂと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
なお、本実施の形態５においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
上記実施の形態１と相違する点は、下アームへの配線部材（第三導体）１０の一端側が、導電部材（第一導体）５と出力端子（第二導体）６ｂとの接合部において導電部材５と突き合わされて接合され、図示していないが、配線部材１０の他端側が下アームの金属板に接合されている点である。
配線部材１０及び導電部材５は、端部に上記実施の形態３と同様の切り欠き部を有し、出力端子６ｂの上面で切り欠き部が突き合わされて上記実施の形態３と同様の接合が成されている。
図１１では、出力端子６ｂの上面で配線部材１０及び導電部材５の切り欠き部を突き合わせる接合構造を示したが、導電部材５の上面で切り欠き部を有する出力端子６ｂ及び配線部材１０を突き合わせた接合構造、あるいは配線部材１０の上面で切り欠き部を有する出力端子６ｂ及び導電部材５を突き合わせた接合構造としてもよい。
図１１において、入力端子６ａと金属板４との配線接続部の接合は上記実施の形態３と同様の切り欠き部による接合形態を示しているが、貫通孔による接合形態でもよい。
このように、同一電位の多配線接続における接合箇所を一箇所に集中させることにより、装置を小型化（特に高さ方向に対して）することができ、接合工程を削減し、生産性の向上、接合箇所の信頼性向上を図ることができる。
なお、本実施の形態５における切り欠き部は、図８及び図９で説明したものを用いることができる。
実施の形態６．
図１２は、本発明に係る電力半導体装置の実施の形態６を示す断面図である。
本実施の形態６の電力半導体装置は、上記実施の形態１と同様に、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合され、半導体素子１が接合された面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、貫通孔２ａを有し、貫通孔２ａにはんだ２を満たすことにより金属板４と電気的に接合された入力端子６ａと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備えている。
上記実施の形態１と異なる点は、半導体素子１の表面電極に、はんだ２を介して、金属部材１２が接合され、金属部材１２と配線部１３とが、配線部１３に設けた貫通孔２ａに満たしたはんだ２によって接合されている。また、配線部１３は、上記実施の形態１における導電部材５と出力端子６ｂとを共用したものとしているが、上記実施の形態１と同様の構成でもよい。金属部材１２は、略平板な形状をした導体である。
通常、導体として、電気抵抗率が小さい銅または銅合金を用いるが、これらは線膨張係数が１７ｐｐｍ程度であるのに対して半導体素子（Ｓｉ）の線膨張係数が３ｐｐｍ程度であり、導体と半導体素子１との線膨張係数の差が大きい。従って、電子機器装置の使用状態における温度変化により、半導体素子と導体との接合部に対し、大きな熱応力を生じることになり、半導体素子サイズが大きくなると、接合部に対する熱応力、ひずみが大きくなるため、導体の厚みを薄くする、あるいはＳｉとの線膨張係数の差が小さいモリブデン（Ｍｏ）等の合金材料とすることによって、熱応力、ひずみを抑制する。
本実施の形態６では、図１２に示したように、半導体素子１の表面電極に、はんだ２を介して、金属部材１２が接合され、金属部材１２と配線部１３とが、配線部１３に設けた貫通孔２ａに満たしたはんだ２によって接合されているので、上記熱応力、ひずみの問題を半導体素子１の表面電極に薄板あるいはＭｏの金属部材１２を接合することによって回避し、配線部１３の厚さを厚くして電気抵抗を小さくすることができる。
また、配線部１３は、上記実施の形態１における導電部材５と出力端子６ｂとを共用したものとしているので、プレス加工することにより、製造することができる。また、上記実施の形態１において導電部材５と出力端子６ｂとをはんだ接合していた接合箇所が減り、生産性が向上する。また、導電部材５と出力端子６ｂとの接合部がなくなるため，筐体高さを小さくでき、ひいては小型化することができる。
接続される半導体素子１の数は、２個とは限らず、多品種、容量に応じて、並列に複数個からなる半導体素子１を接続することが可能である。
配線部１３の厚さは、例えば０．５ｍｍ〜２ｍｍ程度とすれば、所望の通電能力に対し十分小さい電気抵抗が得られた。また金属部材１２の厚さとしては、０．１ｍｍ〜０．４ｍｍの銅または銅合金材料、もしくは、Ｍｏ等のＳｉ線膨張係数差の小さい材料とする。
金属部材１２と配線部１３との接合状態は、実施の形態１で述べたような、金属板４と入力端子６ａとの接合、出力端子６ｂと導電部材５との接合と同様の接合状態となっている。すなわち、はんだ２は、配線部１３の貫通孔２ａ周囲の主面において濡れて、貫通孔２ａの開口面積より大きくなっている。また、配線部１３と金属部材１２とは一定の隙間をもって配置され、はんだ２が貫通孔２ａから上記隙間にわたって満たされ、配線部１３と金属部材１２とが接合されている。
このように、配線部１３と金属部材１２とは一定の隙間をもって配置され、貫通孔２ａから上記隙間にわたってはんだ２を満たすことにより接合することにより、半導体素子１や、先に接合していた各接合部に対して荷重及び応力をかけることなく接合できるので、信頼性の高い接合部が得られる。
従来の半導体装置では、半導体素子の表面電極と、半導体装置の外部電極へ一体化された内部電極間との接続において、多くの場合、超音波を用いた固相接合技術であるワイヤボンディングを用いていた。そのため、上記内部電極は、半導体素子の平面外の重ならない位置に配置する必要があった。特に、半導体素子がダイパッド内に接合されている場合には、上記内部電極は、ダイパッドまたは半導体素子を搭載している部材と平面的に干渉しない位置に配置する必要があった。このために、半導体装置が、大型化するという問題があった。
本実施の形態６では、配線部１３の接合箇所を金属部材１２の主面内に収めることができ、これにより半導体装置が小型化できる。さらに、実施の形態１と同様に、接合部に対し高信頼性が得られる。
金属部材１２は、半導体素子１の表面電極が複数ある場合には複数個としてもよい。その場合、配線部１３にはそれぞれの表面電極の位置に応じて貫通孔２ａを設けるとよく、例えば、表面電極が複数個あり異なる電位で異なる内部電極と接続したい場合は、配線部１３はそれぞれに図示していない別の出力端子に接続されるものとすればよい。
なお、本実施の形態６においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
また、図示していないが、後述の実施の形態８と同様に、金属部材１２の接合面に突起を設けることにより、配線部１３と金属部材１２との間の距離を大きくでき、また、はんだ２の接合面積を大きくできる。また、はんだ２のはみ出しを抑制することができ、上記実施の形態１と同等またはそれ以上の信頼性の高い接合が得られる。
また、本実施の形態６における入力端子６ａにおける貫通孔２ａは、図２、図３、図５及び図６で説明した貫通孔２ａを用いることができる。また、入力端子６ａにおける貫通孔２ａは切り欠き部としてもよい。
実施の形態７．
図１３は、本発明に係る電力半導体装置の実施の形態７を示す断面図であり、図１４は、図１３を側面から見た断面図である。
本実施の形態７の電力半導体装置は、上記実施の形態６と同様に、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合されていて、半導体素子１の接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された金属部材１２と、はんだ２を介して金属部材１２と電気的に接続された配線部１３と、貫通孔２ａを有し、貫通孔２ａにはんだ２を満たすことにより金属板４と電気的に接合された入力端子６ａと、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備え、配線部１３は金属部材１２との接合部において貫通孔２ａを有し、貫通孔２ａにはんだ２を満たすことにより配線部１３と金属部材１２とが接合されている。
半導体素子１の表面電極と金属部材１２との接合部において、特に、半導体素子１サイズが大きい場合あるいは表面電極の面積が大きい場合、半導体素子１の材料であるＳｉと金属部材１２の材料である銅または銅合金との線膨張係数差が大きいため、装置の使用温度範囲に応じて接合部に対して大きな熱応力及び歪みを生じていた。この熱応力及び熱歪みは半導体素子１のサイズが大きいほど大きくなっていた。
本実施の形態７では、図１３及び図１４に示したように半導体素子１の表面電極を複数に分割し、金属部材１２の接合部分を半導体素子１の表面電極と同一数に複数分割した凸部１２ａを有する。凸部１２ａと半導体素子１の表面電極とを接合することにより、半導体素子１の表面と金属部材１２との接合部に生じる熱応力及び熱歪みを抑制でき、半導体素子１のサイズが大きい場合においても熱応力及び熱歪みを抑制できる。
特に、電力用半導体装置では、半導体素子１の表面に幅たとえば０．数μｍ、深さ数μｍの微細な溝が多数配置された、いわゆるトレンチ構造が、特性向上のために用いられているが、トレンチ構造のような不連続部を有する半導体素子１の表面に金属部材１２をはんだづけした場合には、熱応力が大きくなると半導体素子１が故障するという問題があるために、例えば、使用可能な温度範囲を大きくできない等の問題があるが、本実施の形態７によれば、金属部材に半導体素子１の複数に分割した表面電極に対応する凸部１２ａを形成して、この凸部１２ａを半導体素子１の分割された各表面電極にはんだ２を介して接合することにより、半導体素子１の表面電極と金属部材１２との接合部のサイズは、金属部材１２に凸部１２ａがない単一の平板状の場合と比べて数分の１のサイズにでき、その結果、熱応力及び熱歪みは大きく抑制される。
また、半導体素子１の表面電極と金属部材１２との接合は金属部材１２の凸部１２ａで行い、配線部材１３と金属部材１２との接合は金属部材１２の凸部１２ａより大きな面積の平面部で行っているので、例えば、半導体素子１の複数の表面電極に対応した複数の平板状の金属部材を半導体素子１の表面に配置した場合に比べて、配線部材１３に設けられた貫通孔２ａの大きさを大きくすることができるので接合強度の信頼性が向上するとともに、貫通孔２ａの数を減らすことができるので生産性が向上する。
また、図１３及び図１４に示したように、金属部材１２の凸部１２ａの接合面に突起１２ｂを設けることにより、金属部材１２の半導体素子１の表面電極との間のクリアランスの最小値が規定される。配線部１３と金属部材１２との接合時には、金属部材１２に押圧力が働き、その結果、金属部材１２と半導体素子１との間の距離が変動し、金属部材１２と半導体素子１の表面との間のはんだが、はみ出すなどの不具合を生じることになるが、金属部材１２の凸部１２ａの接合面に突起１２ｂを設けることにより、金属部材１２と半導体素子１の表面との間の距離が必要以上に狭くなることを防止でき、生産性が向上する。
また、金属部材１２と半導体素子１との間の熱応力が大きい場合には、金属疲労により保証できる寿命に限界を有するという問題点があるが、はんだ層の厚みが大きいほど熱ひずみは小さくなる。金属部材１２の凸部１２ａの接合面に突起１２ｂを設けることにより、はんだ層の厚さを簡便に所定量以上にすることができ、信頼性を向上させることができる。
突起１２ｂの高さは、０．０５〜０．１ｍｍ、幅は、０．１〜１ｍｍとする。図１４に示したように、金属部材１２の凸部１２ａに設ける突起１２ｂは、各凸部１２ａに少なくとも１つあればよい。
図１４では、上アーム、下アームが一体化した２ｉｎ１構造となっているが、単体、もしくは、６ｉｎ１構造でも構わない。
なお、本実施の形態７においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
また、入力端子６ａと金属板４との接合部は、貫通孔２ａに代えて、図８及び図９で説明した切り欠き部としてもよい。
実施の形態８．
図１５は、本発明に係る電力半導体装置の実施の形態８を示す断面図である。
本実施の形態８の電力半導体装置は、上記実施の形態７と同様に、半導体素子１と、半導体素子１の裏面がはんだ２を介し接合されていて、半導体素子１の接合面と反対側の面（裏側の面）に固着された絶縁箔３を有する金属板４と、半導体素子１の表面に、はんだ２を介して接合された凸部１２ａを有する金属部材１２と、はんだ２を介して金属部材１２と電気的に接続された配線部１３と、ワイヤ８を介して半導体素子１と電気的に接続された信号端子７と、全体を封止する樹脂９とを備え、配線部１３は金属部材１２との接合部において貫通孔２ａを有し、貫通孔２ａにはんだ２を満たすことにより配線部１３と金属部材１２とが接合されている。
本実施の形態８では、金属部材１２の凸部１２ａの断面形状が円弧状の形状をしている。ここで好ましくは円弧のＲは配線部１３側を小さく、かつ、半導体素子１側を大きくするのがよい。金属部材１２と半導体素子１との間の接合及び金属部材１２と配線部１３との間の接合の両方をはんだ付けとした時に、金属部材１２が上下に動いた時には、半導体素子１の表面側のはんだ２が凸部１２ａの接合面からはみ出す危険が大きいが、半導体素子１側の円弧のＲを大きくすることにより、同じ上下動に対しても、円弧のＲに接したはんだ２のフィレット部で上下動によって生じる体積移動を吸収でき、はんだ２のはみ出しを防止できる。
また、本実施の形態８では、金属部材１２と配線部１３との接合部において、配線部１３の貫通孔２ａの周囲に位置するように、金属部材１２の接合面に突起１２ｃを設けている。金属部材１２と配線部１３との接合部における金属部材１２の接合面に突起１２ｃを設けることにより、配線部１３と金属部材１２との間の距離を大きくでき、また、はんだ２の接合面積を大きくできる。また、はんだ２のはみ出しを抑制することができ、上記実施の形態１と同等またはそれ以上の信頼性の高い接合が得られる。
金属部材１２の配線部１３との接合面に設ける突起１２ｃは、高さ０．０５〜０．１ｍｍで、幅０．１〜１ｍｍとし、貫通孔２ａの周囲に少なくとも１個以上配置すればよいが、本実施の形態８では、貫通孔２ａの周囲に均等に３個の突起１２ｃを配置し、はんだ２の厚さを全面で略均一にすることができた。また、突起１２ｃは、例えば、貫通孔２ａを囲むリング状としてもよい。
また、上記実施の形態７同様、金属部材１２の凸部１２ａの半導体素子１との接合面に突起１２ｂを設けることにより、一定のはんだ厚さを確保し、信頼性を向上させることができる。
また、上記実施の形態７同様、上アーム、下アームが一体化した２ｉｎ１構造となっているが、単体、もしくは、６ｉｎ１構造でも構わない。
なお、本実施の形態８においては、絶縁箔３を備えているが、絶縁箔３を備えていない構成で金属板４の電極が露出している構成でもよい。
本発明に係る電力半導体装置は、モータを有した家電の駆動装置、電気自動車、ハイブリッド自動車を制御するための車載機器における電力半導体装置に有効に利用することができる。
本発明に係る電子機器装置の実施の形態１を示す平面図（ａ）及び断面図（ｂ）である。 実施の形態１における入力端子と金属板とを接合した接合部の拡大断面図である。 図２におけるＡ−Ａ断面を示す断面図である。 本発明に係る電子機器装置の実施の形態２を示す断面図である。 実施の形態２における入力端子と金属板との接続部における接合状態を示す断面図である。 図５におけるＢ−Ｂ断面を示す断面図である。 本発明に係る電子機器装置の実施の形態３を示す断面図である。 実施の形態３における入力端子と金属板との接続部における接合状態を示す断面図である。 図８におけるＣ−Ｃ断面を示す断面図である。 本発明に係る電力半導体装置の実施の形態４を示す平面図（ａ）及び断面図（ｂ）である。 本発明に係る電子機器装置の実施の形態５を示す断面図である。 本発明に係る電子機器装置の実施の形態６を示す断面図である。 本発明に係る電子機器装置の実施の形態７を示す断面図である。 図１３における断面図である。 本発明に係る電子機器装置の実施の形態８を示す断面図である。
符号の説明
１ 半導体素子、２ はんだ、３ 絶縁箔、３ａ 絶縁層、３ｂ 保護金属層、
４ 金属板、５ 導電部材、６ 入出力端子、６ａ 入力端子、６ｂ 出力端子、
７ 信号端子、８ ワイヤ、９ 封止樹脂、１０ 配線部材、１１ 切り欠き、
１１ａ，１２ｂ，１２ｃ 突起、１２ 金属部材、１２ａ 凸部、１３ 配線部。

Claims (21)

  1. 半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体とを備えた電子機器装置において、
    上記第一導体または第二導体のいずれか一方の導体に貫通孔を形成し、
    上記貫通孔を形成した一方の導体の上記貫通孔の形成部を他方の導体に略平行に配置し、
    上記貫通孔及び上記貫通孔と上記他方の導体との間に接合材を満たして上記第一導体と上記第二導体とを接合していることを特徴とする電子機器装置。
  2. 上記貫通孔を形成した一方の導体の貫通孔周囲の主面が、上記接合材と接合していることを特徴とする請求項１記載の電子機器装置。
  3. 上記貫通孔を形成した一方の導体の主面と上記接合材との接合面積が、上記貫通孔の開口面積より大きいことを特徴とする請求項１記載の電子機器装置。
  4. 上記貫通孔の内壁面に凹凸が形成されていることを特徴とする請求項１記載の電子機器装置。
  5. 上記貫通孔の第一導体と第二導体との接合側の開口面積が、上記貫通孔の他方の開口面積より小さいことを特徴とする請求項１記載の電子機器装置。
  6. 上記貫通孔を形成した一方の導体の端部に上記貫通孔が形成されており、上記一方の導体と上記他方の導体とが一定の間隙をもって配置され、上記接合材が、上記一方の導体の両主面及び上記一方の導体の端部の一部を覆って上記第一導体と上記第二導体とを接合していることを特徴とする請求項１記載の電子機器装置。
  7. 同一電位を有した、同一接合部において、上記貫通孔が複数形成されていることを特徴とする請求項１記載の電子機器装置。
  8. 半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体とを備えた電子機器装置において、
    上記第一導体または第二導体のいずれか一方の端部に切り欠きを形成し、
    上記切り欠きを形成した一方の導体の上記切り欠きの形成部を他方の導体に略平行に配置し、
    上記切り欠き及び上記切り欠きと上記他方の導体との間に接合材を満たして上記第一導体と上記第二導体とを接合していることを特徴とする電子機器装置。
  9. 上記切り欠きを形成した一方の導体の切り欠き周囲の主面及び端部が、上記接合材と接合していることを特徴とする請求項８記載の電子機器装置。
  10. 上記切り欠き形成部を形成した一方の導体の主面と上記接合材との接合面積が、上記切り欠きの切り欠き面積より大きいことを特徴とする請求項８記載の電子機器装置。
  11. 半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体に接合された平板状の第二導体と、上記第一導体及び第二導体に接続された第三導体とを備えた電子機器装置において、
    上記第一導体、第二導体または第三導体のいずれか２つの導体に貫通孔を形成し、
    上記貫通孔を形成した２つの導体の上記貫通孔の形成部を残る１つの導体に上記貫通孔を重ね合わせて略平行に配置し、
    上記貫通孔及び上記残る１つの導体と上記貫通孔との間に接合材を満たして上記第一導体、第二導体及び第三導体を接合していることを特徴とする電子機器装置。
  12. 上記貫通孔を形成した２つの導体の貫通孔周囲の主面が、上記接合材と接合していることを特徴とする請求項１１記載の電子機器装置。
  13. 上記貫通孔の形成部における上記２つの導体の主面と上記接合材とのそれぞれの接合面積が、上記貫通孔の開口面積より大きいことを特徴とする請求項１１記載の電子機器装置。
  14. 半導体素子と、上記半導体素子の電極に電気的に接続された平板状の第一導体と、上記第一導体と接合された平板状の第二導体と、上記第一導体及び第二導体に接続された第三導体とを備えた電子機器装置において、
    上記第一導体、第二導体または第三導体のいずれか２つの導体の端部に切り欠きを形成し、
    上記切り欠きを形成した２つの導体の上記切り欠きの形成部を突き合わせて残る１つの導体に略平行に配置し、
    上記切り欠き及び上記残る１つの導体と上記切り欠きとの間に接合材を満たして上記第一導体、第二導体及び第三導体を接合していることを特徴とする電子機器装置。
  15. 上記切り欠きを形成した２つの導体の切り欠き周囲の主面が、上記接合材と接合していることを特徴とする請求項１４記載の電子機器装置。
  16. 上記切り欠きの形成部における上記２つの導体の主面と上記接合材とのそれぞれの接合面積が、上記切り欠きの切り欠き面積より大きいことを特徴とする請求項１４記載の電子機器装置。
  17. 上記半導体素子の電極に金属部材を接合し、
    上記第一導体の上記電極との電気的接続部に貫通孔を設けて、上記電極との電気的接続部に設けた貫通孔に接合材を満たして上記金属部材に上記第一導体を接合していることを特徴とする請求項１、８、１１ないし１４のいずれかに記載の電力半導体装置。
  18. 上記金属部材と接合される上記半導体素子の電極は複数に分割されており、上記金属部材に上記複数に分割された電極に対応する凸部が形成され、上記凸部が上記対応する電極に接合されていることを特徴とする請求項１７記載の電力半導体装置。
  19. 上記金属部材に形成された凸部の上記電極との接合部近傍が円弧形状を有することを特徴とする請求項１７記載の電力半導体装置。
  20. 上記金属部材の、上記半導体素子と接合する面に突起を有することを特徴とする請求項１７ないし１９のいずれかに記載の電力半導体装置。
  21. 上記第一導体と接合する上記金属部材の接合面に、突起を有することを特徴とする請求項１７記載の電力半導体装置。
JP2006166869A 2005-12-07 2006-06-16 電子機器装置 Pending JP2007184525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006166869A JP2007184525A (ja) 2005-12-07 2006-06-16 電子機器装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005352830 2005-12-07
JP2006166869A JP2007184525A (ja) 2005-12-07 2006-06-16 電子機器装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010234148A Division JP2011023748A (ja) 2005-12-07 2010-10-19 電子機器装置

Publications (1)

Publication Number Publication Date
JP2007184525A true JP2007184525A (ja) 2007-07-19

Family

ID=38340322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166869A Pending JP2007184525A (ja) 2005-12-07 2006-06-16 電子機器装置

Country Status (1)

Country Link
JP (1) JP2007184525A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
JP2008004873A (ja) * 2006-06-26 2008-01-10 Sanyo Electric Co Ltd 半導体装置
JP2010080611A (ja) * 2008-09-25 2010-04-08 Nitto Shinko Kk 半導体モジュール及び半導体モジュール製造方法
JP2010103222A (ja) * 2008-10-22 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012185869A (ja) * 2011-03-03 2012-09-27 Nhk Spring Co Ltd 圧電素子の電気的接続構造及びこれを備えたヘッド・サスペンション
WO2013065464A1 (ja) * 2011-11-01 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置
CN103219301A (zh) * 2012-01-18 2013-07-24 三菱电机株式会社 功率半导体模块及其制造方法
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置
JP2016048595A (ja) * 2016-01-15 2016-04-07 日本発條株式会社 圧電素子の電気的接続構造
CN106898590A (zh) * 2015-12-21 2017-06-27 三菱电机株式会社 功率半导体装置及其制造方法
US9741628B2 (en) 2014-11-18 2017-08-22 Fuji Electric Co., Ltd. Method for manufacturing semiconductor module and intermediate assembly unit of the same
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置
JP2019192751A (ja) * 2018-04-24 2019-10-31 ローム株式会社 半導体装置
WO2020090411A1 (ja) * 2018-10-30 2020-05-07 住友電気工業株式会社 半導体装置
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
WO2021075220A1 (ja) * 2019-10-15 2021-04-22 富士電機株式会社 半導体モジュール
JP7496796B2 (ja) 2021-03-29 2024-06-07 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119665A (ja) * 1982-01-11 1983-07-16 Hitachi Ltd 半導体装置及びその製法
JPH03110857U (ja) * 1990-02-28 1991-11-13
JPH05166993A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp 半導体チップキャリア
JP2003318344A (ja) * 2002-04-22 2003-11-07 Sanyo Electric Co Ltd 半導体装置
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119665A (ja) * 1982-01-11 1983-07-16 Hitachi Ltd 半導体装置及びその製法
JPH03110857U (ja) * 1990-02-28 1991-11-13
JPH05166993A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp 半導体チップキャリア
JP2003318344A (ja) * 2002-04-22 2003-11-07 Sanyo Electric Co Ltd 半導体装置
JP2004228461A (ja) * 2003-01-27 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
US8129836B2 (en) 2006-06-09 2012-03-06 Honda Motor Co., Ltd. Semiconductor device
JP2008004873A (ja) * 2006-06-26 2008-01-10 Sanyo Electric Co Ltd 半導体装置
JP2010080611A (ja) * 2008-09-25 2010-04-08 Nitto Shinko Kk 半導体モジュール及び半導体モジュール製造方法
JP2010103222A (ja) * 2008-10-22 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012185869A (ja) * 2011-03-03 2012-09-27 Nhk Spring Co Ltd 圧電素子の電気的接続構造及びこれを備えたヘッド・サスペンション
WO2013065464A1 (ja) * 2011-11-01 2013-05-10 アイシン・エィ・ダブリュ株式会社 半導体装置
CN103219301A (zh) * 2012-01-18 2013-07-24 三菱电机株式会社 功率半导体模块及其制造方法
JP2013149730A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
US9059334B2 (en) 2012-01-18 2015-06-16 Mitsubishi Electric Corporation Power semiconductor module and method of manufacturing the same
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置
US10658284B2 (en) 2014-05-20 2020-05-19 Mitsubishi Electric Corporation Shaped lead terminals for packaging a semiconductor device for electric power
JP2018093244A (ja) * 2014-05-20 2018-06-14 三菱電機株式会社 電力用半導体装置
US9741628B2 (en) 2014-11-18 2017-08-22 Fuji Electric Co., Ltd. Method for manufacturing semiconductor module and intermediate assembly unit of the same
DE102016224068A1 (de) * 2015-12-21 2018-06-07 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102016224068B4 (de) 2015-12-21 2023-06-22 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
CN106898590A (zh) * 2015-12-21 2017-06-27 三菱电机株式会社 功率半导体装置及其制造方法
US10283430B2 (en) 2015-12-21 2019-05-07 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing same
JP2017117846A (ja) * 2015-12-21 2017-06-29 三菱電機株式会社 パワー半導体装置およびその製造方法
US10475721B2 (en) 2015-12-21 2019-11-12 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing same
JP2016048595A (ja) * 2016-01-15 2016-04-07 日本発條株式会社 圧電素子の電気的接続構造
JP7150461B2 (ja) 2018-04-24 2022-10-11 ローム株式会社 半導体装置
JP2019192751A (ja) * 2018-04-24 2019-10-31 ローム株式会社 半導体装置
WO2020090411A1 (ja) * 2018-10-30 2020-05-07 住友電気工業株式会社 半導体装置
US11978683B2 (en) 2018-10-30 2024-05-07 Sumitomo Electric Industries, Ltd. Semiconductor apparatus
JPWO2020208867A1 (ja) * 2019-04-10 2020-10-15
JP7301124B2 (ja) 2019-04-10 2023-06-30 新電元工業株式会社 半導体装置
WO2021075220A1 (ja) * 2019-10-15 2021-04-22 富士電機株式会社 半導体モジュール
JPWO2021075220A1 (ja) * 2019-10-15 2021-04-22
CN113646887A (zh) * 2019-10-15 2021-11-12 富士电机株式会社 半导体模块
JP7414073B2 (ja) 2019-10-15 2024-01-16 富士電機株式会社 半導体モジュール
JP7496796B2 (ja) 2021-03-29 2024-06-07 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2007184525A (ja) 電子機器装置
JP4640345B2 (ja) 電力用半導体装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP4438489B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP6366857B2 (ja) 電力用半導体装置
JP6261642B2 (ja) 電力半導体装置
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP2013123016A (ja) 半導体装置
US20150206864A1 (en) Semiconductor Device
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2011023748A (ja) 電子機器装置
US11735557B2 (en) Power module of double-faced cooling
JP2009164647A (ja) 半導体装置
CN109727932B (zh) 功率半导体模块
JP2006190728A (ja) 電力用半導体装置
JP2015149363A (ja) 半導体モジュール
JP7147186B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP4861200B2 (ja) パワーモジュール
WO2021220357A1 (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置
WO2022255053A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201